JPH0157307B2 - - Google Patents
Info
- Publication number
- JPH0157307B2 JPH0157307B2 JP56044004A JP4400481A JPH0157307B2 JP H0157307 B2 JPH0157307 B2 JP H0157307B2 JP 56044004 A JP56044004 A JP 56044004A JP 4400481 A JP4400481 A JP 4400481A JP H0157307 B2 JPH0157307 B2 JP H0157307B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- acceleration
- deceleration
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001133 acceleration Effects 0.000 claims description 44
- 238000004364 calculation method Methods 0.000 claims description 36
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 36
- 230000000737 periodic effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Regulating Braking Force (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
本発明は、車輪速センサの出力パルスの周期変
化から加減速度を演算する加減速度演算装置に関
する。
化から加減速度を演算する加減速度演算装置に関
する。
本願発明者等は、この種の加減速度演算方式と
して、第１図の動作フローチヤート及び第２図の
タイムチヤートに示すように、まずモード１とな
る時刻t1、t2、t3でパルスＰが出力されたときの
カウンタにおけるクロツク計数値A1、B1、C1を
記憶し、これらのパルスの周期ToとTo+1との周
期差（To+1−To）すなわち、｛（C1−B1）−（B1−
A1）｝の値が所定値Ｓ（＝△Ｔ）以上のときには、 α＝ｋ（１／To+1−１／To）／（To+1＋To／２） ＝（１／C1−B1−１／B1−A1）／（C1−A1／Ｎ）……
…(1) （但し、Ｎはパルス周期が何個入るかを示す数
（以下周期数という）で、この場合はＮ＝２とな
る）の演算を実行して、加減速度αを求め、一
方、｛（C1−B1）−（B1−A1）｝の値が所定値Ｓを
下回つているときには、計数値B1、C1をリセツ
トして、上記のモード１の２倍となるパルスＰが
２ケ出力される時刻t3、t4のクロツク計数値B2、
C3を記憶し、同様に、｛（C2−B2）−（B2−A2）｝
の値（但し、A2＝A1）が所定値Ｓより大きいか
小さいかを判別し、Ｓより大きければ第(1)式の
A1、B1およびC1の代りに、A2、B2およびC2を代
入して加減速度α2を演算し、｛（C2−B2）−（B2−
A2）｝の値がＳより小さければ、モード３に移行
し、最終的にモード４に至つても周期差が所定値
Ｓより小さいときには、加減速度α4をゼロとして
再びモード１に戻るようにした方式を提案してい
る（特願昭55−2143、特公昭64−9588号公報）。
して、第１図の動作フローチヤート及び第２図の
タイムチヤートに示すように、まずモード１とな
る時刻t1、t2、t3でパルスＰが出力されたときの
カウンタにおけるクロツク計数値A1、B1、C1を
記憶し、これらのパルスの周期ToとTo+1との周
期差（To+1−To）すなわち、｛（C1−B1）−（B1−
A1）｝の値が所定値Ｓ（＝△Ｔ）以上のときには、 α＝ｋ（１／To+1−１／To）／（To+1＋To／２） ＝（１／C1−B1−１／B1−A1）／（C1−A1／Ｎ）……
…(1) （但し、Ｎはパルス周期が何個入るかを示す数
（以下周期数という）で、この場合はＮ＝２とな
る）の演算を実行して、加減速度αを求め、一
方、｛（C1−B1）−（B1−A1）｝の値が所定値Ｓを
下回つているときには、計数値B1、C1をリセツ
トして、上記のモード１の２倍となるパルスＰが
２ケ出力される時刻t3、t4のクロツク計数値B2、
C3を記憶し、同様に、｛（C2−B2）−（B2−A2）｝
の値（但し、A2＝A1）が所定値Ｓより大きいか
小さいかを判別し、Ｓより大きければ第(1)式の
A1、B1およびC1の代りに、A2、B2およびC2を代
入して加減速度α2を演算し、｛（C2−B2）−（B2−
A2）｝の値がＳより小さければ、モード３に移行
し、最終的にモード４に至つても周期差が所定値
Ｓより小さいときには、加減速度α4をゼロとして
再びモード１に戻るようにした方式を提案してい
る（特願昭55−2143、特公昭64−9588号公報）。
このような加減速度演算方式によれば、高速時
において、パルスＰの周期が短かくなつて、モー
ド１では周期差が取り出せないような速度変化を
生じていても、順次高次のモード２，３，…に移
行し、所定値Ｓを上回る周期差に相当する計数値
Ao、Bo、Coが得られたときに、加減速度の演算
を実行するようにしたため、低速から高速のあら
ゆる速度域で精度の高い加減速度を検出すること
ができる。
において、パルスＰの周期が短かくなつて、モー
ド１では周期差が取り出せないような速度変化を
生じていても、順次高次のモード２，３，…に移
行し、所定値Ｓを上回る周期差に相当する計数値
Ao、Bo、Coが得られたときに、加減速度の演算
を実行するようにしたため、低速から高速のあら
ゆる速度域で精度の高い加減速度を検出すること
ができる。
ところで、上記の演算方式の各モードで、加減
速度の演算を実行するかどうかの判別に用いてい
る所定値Ｓの値は、計数値Ao、Bo、Coを作り出
すためのクロツクパルスのパルス幅及び車輪速セ
ンサの機械的な精度に応じた周期誤差等に基づい
て定めている。
速度の演算を実行するかどうかの判別に用いてい
る所定値Ｓの値は、計数値Ao、Bo、Coを作り出
すためのクロツクパルスのパルス幅及び車輪速セ
ンサの機械的な精度に応じた周期誤差等に基づい
て定めている。
ところが、車輪速センサの機械的な精度に依存
したパルスＰの発生タイミングのずれ（周期誤
差）は、例えば、センサの機械的な精度が±５％
であつたとすると、第３図Ａのように、パルスＰ
の発生タイミングのずれが△T1であつたものが、
速度が半分になると同図Ｂに示すように２倍の△
T2（＝２△T1）となり、パルスＰの発生タイミン
グのずれは、速度によつて変るようになる。
したパルスＰの発生タイミングのずれ（周期誤
差）は、例えば、センサの機械的な精度が±５％
であつたとすると、第３図Ａのように、パルスＰ
の発生タイミングのずれが△T1であつたものが、
速度が半分になると同図Ｂに示すように２倍の△
T2（＝２△T1）となり、パルスＰの発生タイミン
グのずれは、速度によつて変るようになる。
そのため、上記の加減速度演算方式のように、
周期差を判別して演算を実行するかどうかを決め
ている所定値Ｓの値を固定的に決めていた場合に
は、所定値Ｓの値を上回るようなパルスＰの発生
タイミングのずれを生ずるような速度域において
は、パルスＰの発生タイミングのずれを含んだ計
数値Ao、Bo、Coの値によつて加減速度の演算を
行なうようになり、低速から高速に至るまでの全
ての速度域で精度の良い加減速度を検出できなく
なる恐れがある。
周期差を判別して演算を実行するかどうかを決め
ている所定値Ｓの値を固定的に決めていた場合に
は、所定値Ｓの値を上回るようなパルスＰの発生
タイミングのずれを生ずるような速度域において
は、パルスＰの発生タイミングのずれを含んだ計
数値Ao、Bo、Coの値によつて加減速度の演算を
行なうようになり、低速から高速に至るまでの全
ての速度域で精度の良い加減速度を検出できなく
なる恐れがある。
本発明は上記に鑑みてなされたもので、車輪に
設けたセンサから出力されるパルスが来る毎に、
該パルスより前の任意の数のパルス間隔と、更に
同じ数だけ前のパルス間隔との差を演算すると共
に、該差の値が生じるまでパルス間隔を順次拡大
し、差が一定値を越えた時の全パルス間隔に基づ
いて加減速度を演算する装置に於いて、演算精度
を向上するため、上記所定値を、速度の増加に伴
つて比例的に減少させるようにしたものである。
設けたセンサから出力されるパルスが来る毎に、
該パルスより前の任意の数のパルス間隔と、更に
同じ数だけ前のパルス間隔との差を演算すると共
に、該差の値が生じるまでパルス間隔を順次拡大
し、差が一定値を越えた時の全パルス間隔に基づ
いて加減速度を演算する装置に於いて、演算精度
を向上するため、上記所定値を、速度の増加に伴
つて比例的に減少させるようにしたものである。
以下、本発明を図面に基づいて説明する。
第４図は本発明の実施例を示したブロツク図で
あり、比較演算部を除く他の構成は、本願発明者
等が提案している特願昭55−2143（特公昭64−
9588号公報）と同じである。
あり、比較演算部を除く他の構成は、本願発明者
等が提案している特願昭55−2143（特公昭64−
9588号公報）と同じである。
まず構成を説明すると、１は速度センサからの
出力パルスＰの周期を計測するクロツクパルス
CPを発生するクロツク発振器、２はクロツクパ
ルスCPを計数して並列８ビツト出力×にて計数
値を順次出力するカウンタ、３はラツチ信号Po
のタイミングでカウンタ出力×をラツチするラツ
チ回路、４はラツチ回路３にラツチされた計数値
を順次記憶する記憶部である。
出力パルスＰの周期を計測するクロツクパルス
CPを発生するクロツク発振器、２はクロツクパ
ルスCPを計数して並列８ビツト出力×にて計数
値を順次出力するカウンタ、３はラツチ信号Po
のタイミングでカウンタ出力×をラツチするラツ
チ回路、４はラツチ回路３にラツチされた計数値
を順次記憶する記憶部である。
この記憶部４は、メモリ制御部５と計数値を記
憶する３つのメモリＡ、Ｂ、Ｃ（書き替え可能）
とから成り、メモリ制御信号ｂのコードビツトに
基づいて、所定のメモリへの計数値の書込み、及
びメモリＡ、Ｂ、Ｃ相互間での記憶値の転送を行
なわせる。尚、メモリＡ、Ｂ、Ｃのうち、メモリ
Ａには最も古い計数データAoが入り、また、メ
モリＢ、Ｃの順に新しい計数データBo、Coが入
るようになつている。また、メモリＡ、Ｂ、Ｃ間
でのデータ転送は加減速度の演算が終了したタイ
ミング（モード変更なし）で、次の演算の準備の
ために、メモリＣの計数データCoをメモリＡに
入れてAo+1とし、メモリＢ、Ｃはリセツトして、
新たなデータBo+1、Co+1を入れるようにクリアす
る。また、モード変更の際には、メモリＡはその
まま、メモリＢにメモリＣの計数データを転送、
メモリＣはクリアとする。
憶する３つのメモリＡ、Ｂ、Ｃ（書き替え可能）
とから成り、メモリ制御信号ｂのコードビツトに
基づいて、所定のメモリへの計数値の書込み、及
びメモリＡ、Ｂ、Ｃ相互間での記憶値の転送を行
なわせる。尚、メモリＡ、Ｂ、Ｃのうち、メモリ
Ａには最も古い計数データAoが入り、また、メ
モリＢ、Ｃの順に新しい計数データBo、Coが入
るようになつている。また、メモリＡ、Ｂ、Ｃ間
でのデータ転送は加減速度の演算が終了したタイ
ミング（モード変更なし）で、次の演算の準備の
ために、メモリＣの計数データCoをメモリＡに
入れてAo+1とし、メモリＢ、Ｃはリセツトして、
新たなデータBo+1、Co+1を入れるようにクリアす
る。また、モード変更の際には、メモリＡはその
まま、メモリＢにメモリＣの計数データを転送、
メモリＣはクリアとする。
６は比較演算部で、記憶部４からのデータAo、
Bo、Coに基づき、パルスＰの周期差が所定値Ｓ
より大きいか小さいかの比較、設定置S0から速度
Vwに反比例した値となる所定値Ｓの演算、及び
周期差が所定値Ｓ以上となつたときの加減速度αo
の演算のそれぞれを、演算指令信号ａに応じて実
行する。
Bo、Coに基づき、パルスＰの周期差が所定値Ｓ
より大きいか小さいかの比較、設定置S0から速度
Vwに反比例した値となる所定値Ｓの演算、及び
周期差が所定値Ｓ以上となつたときの加減速度αo
の演算のそれぞれを、演算指令信号ａに応じて実
行する。
この比較演算部６の回路構成の一実施例を第５
図に示す。第５図において、１０，１１，１２，
１３及び１８は減算器、１４，２０は割算器、１
６，１７は反転回路、１９は乗算器、１５は比較
器であり、記憶部４からのデータAo、Bo、Co、
及びデータAoからデータCoを得るまでのパルス
Ｐの周期数Ｎのそれぞれを入力し、 ｛（Co−Bo）−（Bo−Ao）｝ Ｋ（Bo−Ao）／Ｎ＝Ｓ の比較演算による出力Dfと、比較出力Dfに基づ
いた演算指令を受けたときに、 α＝Ｎ（１／Co−Bo−１／Bo−Ao）／Co−Ao の演算により求めた加減速度αのデータを出力す
るように構成している。
図に示す。第５図において、１０，１１，１２，
１３及び１８は減算器、１４，２０は割算器、１
６，１７は反転回路、１９は乗算器、１５は比較
器であり、記憶部４からのデータAo、Bo、Co、
及びデータAoからデータCoを得るまでのパルス
Ｐの周期数Ｎのそれぞれを入力し、 ｛（Co−Bo）−（Bo−Ao）｝ Ｋ（Bo−Ao）／Ｎ＝Ｓ の比較演算による出力Dfと、比較出力Dfに基づ
いた演算指令を受けたときに、 α＝Ｎ（１／Co−Bo−１／Bo−Ao）／Co−Ao の演算により求めた加減速度αのデータを出力す
るように構成している。
また、速度Vwに逆比例して変化する所定値Ｓ
の演算は、割算器１４で行なわれるようになつて
おり、この演算式は Ｓ＝S0（Bo−Ao）／Ｎ で与えられており、ここでS0は設定値（定数）、
（Bo−Ao）は周期To、Ｎは周期To内にあるパル
スＰごとの周期の数（モード毎に異り、例えば、
Ｎ＝２、４、８、16となる）であるので、上式は Ｓ＝S0／（Ｎ／To）＝S0／Vo と書き替えることができ、速度Voに反比例して
変化する所定値Ｓの値を求めるようにしている。
の演算は、割算器１４で行なわれるようになつて
おり、この演算式は Ｓ＝S0（Bo−Ao）／Ｎ で与えられており、ここでS0は設定値（定数）、
（Bo−Ao）は周期To、Ｎは周期To内にあるパル
スＰごとの周期の数（モード毎に異り、例えば、
Ｎ＝２、４、８、16となる）であるので、上式は Ｓ＝S0／（Ｎ／To）＝S0／Vo と書き替えることができ、速度Voに反比例して
変化する所定値Ｓの値を求めるようにしている。
再び第４図を参照して構成を説明するに、７は
比較演算部６で求めた加減速度αのデータを図示
しないアンチスキツド制御装置に出力する加減速
度出力部、８は比較演算部６から周期差判定出力
Df（比較出力）を受けて、周期差が所定値Ｓ以上
のときには比較演算部６に加減速度αの演算指令
ａを行なうと共に、メモリ制御部５にメモリＣの
計数データCoをメモリＡに転送し、且つメモリ
Ｂ、Ｃをクリアするメモリ制御指令ｂを出力し、
一方、周期差が所定値Ｓを下回つているときに
は、メモリ制御部５にメモリＢ、Ｃをクリアする
制御指令ｂを出力すると共に、パルス制御部９に
モード変更指令ａを出力する。尚、主制御部８か
らの各指令ａ、ｂは、例えば、ａ（a1、a2、a3、
a4）、ｂ（b1、b2）のようなコードビツトとするこ
とにより行なわれる。
比較演算部６で求めた加減速度αのデータを図示
しないアンチスキツド制御装置に出力する加減速
度出力部、８は比較演算部６から周期差判定出力
Df（比較出力）を受けて、周期差が所定値Ｓ以上
のときには比較演算部６に加減速度αの演算指令
ａを行なうと共に、メモリ制御部５にメモリＣの
計数データCoをメモリＡに転送し、且つメモリ
Ｂ、Ｃをクリアするメモリ制御指令ｂを出力し、
一方、周期差が所定値Ｓを下回つているときに
は、メモリ制御部５にメモリＢ、Ｃをクリアする
制御指令ｂを出力すると共に、パルス制御部９に
モード変更指令ａを出力する。尚、主制御部８か
らの各指令ａ、ｂは、例えば、ａ（a1、a2、a3、
a4）、ｂ（b1、b2）のようなコードビツトとするこ
とにより行なわれる。
パルス制御部９は、速速センサからのパルスＰ
に基づいてラツチ回路３にラツチパルスPoを出
力するもので、モード１ではパルスＰをそのまま
出力し、主制御部８からのモード変更指令ａを受
けると、予め定めた数のパルスＰが入力するごと
にラツチパルスPoを出力するようになり、この
実施例では、モード数を４として１、２、４、８
の重み付けを行なうことにより、モード２になる
と、パルスＰが２つ入つたときにラツチパルス
Poを出力し、モード３ではパルスＰが４つ入つ
たときにラツチパルスPoを出力し、更に、モー
ド４ではパルスＰが８つ入つたときにラツチパル
スPoを出力するようにしている。
に基づいてラツチ回路３にラツチパルスPoを出
力するもので、モード１ではパルスＰをそのまま
出力し、主制御部８からのモード変更指令ａを受
けると、予め定めた数のパルスＰが入力するごと
にラツチパルスPoを出力するようになり、この
実施例では、モード数を４として１、２、４、８
の重み付けを行なうことにより、モード２になる
と、パルスＰが２つ入つたときにラツチパルス
Poを出力し、モード３ではパルスＰが４つ入つ
たときにラツチパルスPoを出力し、更に、モー
ド４ではパルスＰが８つ入つたときにラツチパル
スPoを出力するようにしている。
尚、主制御部８は、モード４（最終モード）へ
の変更を指令した後に得られる周期差判別出力
Dfが、周期差が依然として所定値Ｓを下回つて
いることを表わしているときには、β信号を加減
速度出力部７に送出し、出力データ（加減速度デ
ータ）を強制的にゼロとする。
の変更を指令した後に得られる周期差判別出力
Dfが、周期差が依然として所定値Ｓを下回つて
いることを表わしているときには、β信号を加減
速度出力部７に送出し、出力データ（加減速度デ
ータ）を強制的にゼロとする。
次に、第６図の動作フローチヤート及び第７図
のパルス波形図を参照して上記の実施例の動作を
説明する。
のパルス波形図を参照して上記の実施例の動作を
説明する。
いま仮りに時刻t1で得られるパルスＰのタイミ
ングで処理を開始したとすると、主制御部８はパ
ルス制御部９にモード１の制御指令ａを与えてお
り、そのため、パルス制御部９は、パルスＰが得
られる各時刻t1、t2、t3のそれぞれにラツチパル
スPoをラツチ回路３に出力し、カウンタ２から
出力されている時刻t1、t2、t3のタイミングでの
計数値A1、B1、C1を次々とラツチして出力する。
ングで処理を開始したとすると、主制御部８はパ
ルス制御部９にモード１の制御指令ａを与えてお
り、そのため、パルス制御部９は、パルスＰが得
られる各時刻t1、t2、t3のそれぞれにラツチパル
スPoをラツチ回路３に出力し、カウンタ２から
出力されている時刻t1、t2、t3のタイミングでの
計数値A1、B1、C1を次々とラツチして出力する。
一方、主制御部８はメモリ制御部５に対しモー
ド１におけるメモリ制御指令ｂを出力しているの
で、ラツチ回路３にて順次ラツチされた計数値
A1、B1、C1は、メモリ制御指令ｂに基づいて、
メモリＡ、Ｂ、Ｃのそれぞれに記憶される。
ド１におけるメモリ制御指令ｂを出力しているの
で、ラツチ回路３にて順次ラツチされた計数値
A1、B1、C1は、メモリ制御指令ｂに基づいて、
メモリＡ、Ｂ、Ｃのそれぞれに記憶される。
このようにして時刻t3で計数値A1、B1、C1が
記憶部４に記憶されると、主制御部８から比較演
算部６に演算指令が与えられ、比較演算部６はま
ず周期差判別を行なう。
記憶部４に記憶されると、主制御部８から比較演
算部６に演算指令が与えられ、比較演算部６はま
ず周期差判別を行なう。
すなわち、第５図に示すように、減算器１１で
求めた（C1−B1）と、減算器１２で求めた（B1
−C1）との周期差｛（C1−B1）−（B1−A1）｝を減
算器１３で取り出して比較器１５に入力し、一
方、比較器１５には、割算器１４で求めたS1＝Ｋ
（B1−A1）／Ｎが比較基準値として入力している
ので、両者を比較し、周期差｛（C1−B1）−（B1−
A1）｝が基準値S1以上のときには、周期差判別出
力DfのＨレベル出力を生じ、基準値S1を下回つ
ているときには、Ｌレベルとなる周期差判別出力
Dfを生ずる。
求めた（C1−B1）と、減算器１２で求めた（B1
−C1）との周期差｛（C1−B1）−（B1−A1）｝を減
算器１３で取り出して比較器１５に入力し、一
方、比較器１５には、割算器１４で求めたS1＝Ｋ
（B1−A1）／Ｎが比較基準値として入力している
ので、両者を比較し、周期差｛（C1−B1）−（B1−
A1）｝が基準値S1以上のときには、周期差判別出
力DfのＨレベル出力を生じ、基準値S1を下回つ
ているときには、Ｌレベルとなる周期差判別出力
Dfを生ずる。
また、周期差判別と並行して比較演算部６は、
加減速度α1の演算を実行し、 α1＝Ｎ（１／C1−B1−１／B1−A1）／（C1−A1） となる加減速度データを加減速度出力部７に出力
する。
加減速度α1の演算を実行し、 α1＝Ｎ（１／C1−B1−１／B1−A1）／（C1−A1） となる加減速度データを加減速度出力部７に出力
する。
このような比較演算部６の演算において、周期
差判別出力DfがＨレベル（周期差がS1以上のと
き）のときには、加減速度出力部７に対する周期
差判別出力Dfの印加で、ゲートが開かれ、演算
された加減速度α1のデータの出力が行なわれ、図
示しないアンチスキツド制御部に与えられて、加
減速度α1に基づいたプレーキ油圧の制御を行な
う。
差判別出力DfがＨレベル（周期差がS1以上のと
き）のときには、加減速度出力部７に対する周期
差判別出力Dfの印加で、ゲートが開かれ、演算
された加減速度α1のデータの出力が行なわれ、図
示しないアンチスキツド制御部に与えられて、加
減速度α1に基づいたプレーキ油圧の制御を行な
う。
一方、周期差がS1を下回つているときには、周
期差判別出力DfはＬレベルのままであるので、
この周期差判別出力Dfに基づいて主制御部８は
モード２の処理に移行する。
期差判別出力DfはＬレベルのままであるので、
この周期差判別出力Dfに基づいて主制御部８は
モード２の処理に移行する。
モード２において主制御部８は、まず記憶部４
に対し、メモリＡの計数値A1はそのまま、メモ
リＢの計数値B1はキヤンセル、メモリＣの計数
値C1をキヤンセルしてメモリＢに転送してメモ
リＣを空けるメモリ転送指令を出力する。
に対し、メモリＡの計数値A1はそのまま、メモ
リＢの計数値B1はキヤンセル、メモリＣの計数
値C1をキヤンセルしてメモリＢに転送してメモ
リＣを空けるメモリ転送指令を出力する。
また、主制御部８はパルス制御部９にモード２
の指令を与えており、そのため、パルス制御部９
は、パルスPoの２倍となる周期毎に入力される
パルスＰに応じて時刻t4のラツチパルスPoを出力
し、時刻t4でラツチしたカウンタ２の計数値C2を
記憶部４のメモリＣに記憶する。このようなモー
ド２で記憶部４に記憶された計数値を、便宜上、
A2（＝A1）、B2（＝C1）、C2として表わす。
の指令を与えており、そのため、パルス制御部９
は、パルスPoの２倍となる周期毎に入力される
パルスＰに応じて時刻t4のラツチパルスPoを出力
し、時刻t4でラツチしたカウンタ２の計数値C2を
記憶部４のメモリＣに記憶する。このようなモー
ド２で記憶部４に記憶された計数値を、便宜上、
A2（＝A1）、B2（＝C1）、C2として表わす。
このようにモード２における計数値A2、B2、
C2の記憶が済むと、モード１と同様にして、比
較演算部６で周期差の判別と、加減速度α2の演算
が行なわれ、周期差が所定値S2（＝Ｋ（B2−
A2）／Ｎ）以上であれば、加減速度出力部７か
らα2のデータが出力され、周期差がS2を下回つて
いれば、モード３の処理に移行する。
C2の記憶が済むと、モード１と同様にして、比
較演算部６で周期差の判別と、加減速度α2の演算
が行なわれ、周期差が所定値S2（＝Ｋ（B2−
A2）／Ｎ）以上であれば、加減速度出力部７か
らα2のデータが出力され、周期差がS2を下回つて
いれば、モード３の処理に移行する。
このようにして最終モード４の処理に移つたと
きに、周期差判別出力Dfが依然としてＬレベル
にあるときには、主制御部８から指令βが加減速
度出力部７に与えられ、加減速度出力部７からは
α4＝０となるデータ出力が行なわれる。
きに、周期差判別出力Dfが依然としてＬレベル
にあるときには、主制御部８から指令βが加減速
度出力部７に与えられ、加減速度出力部７からは
α4＝０となるデータ出力が行なわれる。
以下、同様に、周期差の大小に基づいた加減速
度の検出処理が繰り返し行なわれる。
度の検出処理が繰り返し行なわれる。
尚、比較演算部６における処理としては、上記
の動作説明のように、周期差の判別と加減速度の
演算とを平行して行なつてもよいし、第６図のフ
ローチヤートに示すように、判別ブロツク２３，
２７で、周期差の大小を判別した結果に基づい
て、加減速度の演算を行なうようにしても良い。
の動作説明のように、周期差の判別と加減速度の
演算とを平行して行なつてもよいし、第６図のフ
ローチヤートに示すように、判別ブロツク２３，
２７で、周期差の大小を判別した結果に基づい
て、加減速度の演算を行なうようにしても良い。
このような周期差の判別処理において、本発明
によれば、周期差の判別基準値Soを、So＝Ｋ（Bo
−Ao）／Ｎとして、速度Vw（＝Ｎ／Bo−Ao）に反比 例して変化する値として設定しているので、パル
スＰを出力するセンサの機械的な精度に依存した
周期ずれ△Ｔは、加減速度の演算に含められるこ
とがなく、精度の高い加減速度が得られている。
によれば、周期差の判別基準値Soを、So＝Ｋ（Bo
−Ao）／Ｎとして、速度Vw（＝Ｎ／Bo−Ao）に反比 例して変化する値として設定しているので、パル
スＰを出力するセンサの機械的な精度に依存した
周期ずれ△Ｔは、加減速度の演算に含められるこ
とがなく、精度の高い加減速度が得られている。
尚、上記の実施例では、判別基準値Soの演算
に、（Bo−Ao）を用いているが（第５図参照）、
その代わりに、（Co−Bo）又は（Co−Ao）のいず
れを用いても良いし、更に、他の方法で、速度
Vwの逆数（１／Vw）を求めて（Bo−Ao）／Ｎの
代わりに用いるようにしても良い。
に、（Bo−Ao）を用いているが（第５図参照）、
その代わりに、（Co−Bo）又は（Co−Ao）のいず
れを用いても良いし、更に、他の方法で、速度
Vwの逆数（１／Vw）を求めて（Bo−Ao）／Ｎの
代わりに用いるようにしても良い。
勿論、第４図に示す回路ブロツクは、マイクロ
コンピユータ装置によるプログラム演算で実行す
るようにしても良い。
コンピユータ装置によるプログラム演算で実行す
るようにしても良い。
以上説明してきたように、本発明によれば、そ
の構成を、速度センサから出力される少なくとも
３つのパルス間での隣り合う周期の差が所定値以
上のときには、出力パルスの各周期に基づいて加
減速度を検出し、周期差が所定値以下のときに
は、周期差が所定値を上回るようになるまで、周
期差を求めるパルス間隔の数を増加させて加減速
度を検出する方式に於いて、上記所定値を速度に
反比例して変化させるようにしたため、パルスを
出力するセンサの機械的精度に依存して決まるパ
ルス発生タイミングのずれによる周期誤差が速度
によつて変つても、周期誤差の変化に応じて周期
差の大小を判別する所定値が変つて加減速度の検
出し周期誤差を含めないようにするので、高速域
でも低速域でも正確な加減速度の検出ができると
いう効果が得られる。
の構成を、速度センサから出力される少なくとも
３つのパルス間での隣り合う周期の差が所定値以
上のときには、出力パルスの各周期に基づいて加
減速度を検出し、周期差が所定値以下のときに
は、周期差が所定値を上回るようになるまで、周
期差を求めるパルス間隔の数を増加させて加減速
度を検出する方式に於いて、上記所定値を速度に
反比例して変化させるようにしたため、パルスを
出力するセンサの機械的精度に依存して決まるパ
ルス発生タイミングのずれによる周期誤差が速度
によつて変つても、周期誤差の変化に応じて周期
差の大小を判別する所定値が変つて加減速度の検
出し周期誤差を含めないようにするので、高速域
でも低速域でも正確な加減速度の検出ができると
いう効果が得られる。
第１図は本願発明者等が提案している加減速度
検出方式の処理動作を示したフローチヤート、第
２図は第１図の方式における周期の検出を示した
タイムチヤート、第３図はパルスの速度によるタ
イミングずれを示したタイムチヤート図、第４図
は本発明の一実施例を示したブロツク図、第５図
は第４図の比較演算処理部の実施例を示したブロ
ツク図、第６図は本発明による検出処理動作の一
例を示したフローチヤート図、第７図は本発明に
よる周期の検出を示したタイムチヤート図であ
る。 １……クロツク発振器、２……カウンタ、３…
…ラツチ回路、４……記憶部、５……メモリ制御
部、６……比較演算部、７……加減速度出力部、
８……主制御部、９……パルス制御部、１０，１
１，１２，１３，１８……減算器、１４，２０…
…割算器、１５……比較器、１９……乗算器。
検出方式の処理動作を示したフローチヤート、第
２図は第１図の方式における周期の検出を示した
タイムチヤート、第３図はパルスの速度によるタ
イミングずれを示したタイムチヤート図、第４図
は本発明の一実施例を示したブロツク図、第５図
は第４図の比較演算処理部の実施例を示したブロ
ツク図、第６図は本発明による検出処理動作の一
例を示したフローチヤート図、第７図は本発明に
よる周期の検出を示したタイムチヤート図であ
る。 １……クロツク発振器、２……カウンタ、３…
…ラツチ回路、４……記憶部、５……メモリ制御
部、６……比較演算部、７……加減速度出力部、
８……主制御部、９……パルス制御部、１０，１
１，１２，１３，１８……減算器、１４，２０…
…割算器、１５……比較器、１９……乗算器。
Claims (1)
- １ 車輪に設けたセンサから出力されるパルスが
来る毎に、該パルスより前の任意の数のパルス間
隔と、更に同じ数だけ前のパルス間隔との差を演
算すると共に、該差の値が生じるまでパルス間隔
を順次拡大し、差が一定値を越えた時の全パルス
間隔に基づいて加減速度を演算する装置におい
て、上記一定値を速度の増加に伴つて比例的に減
少させる手段を設けたことを特徴とする加減速度
演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4400481A JPS57158564A (en) | 1981-03-27 | 1981-03-27 | Adjustable speed operating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4400481A JPS57158564A (en) | 1981-03-27 | 1981-03-27 | Adjustable speed operating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57158564A JPS57158564A (en) | 1982-09-30 |
| JPH0157307B2 true JPH0157307B2 (ja) | 1989-12-05 |
Family
ID=12679552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4400481A Granted JPS57158564A (en) | 1981-03-27 | 1981-03-27 | Adjustable speed operating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57158564A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869582A (ja) * | 1971-12-21 | 1973-09-21 | ||
| JPS5139078A (ja) * | 1974-09-30 | 1976-04-01 | Hitachi Ltd | Dejitarukagensokudokenshutsukairo |
-
1981
- 1981-03-27 JP JP4400481A patent/JPS57158564A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869582A (ja) * | 1971-12-21 | 1973-09-21 | ||
| JPS5139078A (ja) * | 1974-09-30 | 1976-04-01 | Hitachi Ltd | Dejitarukagensokudokenshutsukairo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57158564A (en) | 1982-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408290A (en) | Method and device for determining acceleration and/or deceleration of a moving object | |
| US4799178A (en) | Method and apparatus for detecting rotational speed | |
| US4811232A (en) | Apparatus for measuring wheel speed for anti-skid control system | |
| US4975642A (en) | Method of and apparatus for measuring revolution speed in response to pulse signals detected from a rotary member | |
| US4885710A (en) | Method and apparatus for low speed estimation | |
| JP2539940B2 (ja) | 高効率回転速度計算法 | |
| US5231597A (en) | Vehicle speed measuring method and apparatus | |
| JPS59199351A (ja) | アンチスキツド制御装置 | |
| JPH047471B2 (ja) | ||
| JPH0441310B2 (ja) | ||
| JPH0417390B2 (ja) | ||
| JPS5913957A (ja) | 速度検出回路 | |
| JPH0157307B2 (ja) | ||
| JP2002131077A (ja) | 移動体の停止判定方法及び停止判定装置ならびに停止判定プログラムを記録した記憶媒体 | |
| JP2712045B2 (ja) | 回転速度計測装置 | |
| JP3511070B2 (ja) | 速度演算装置 | |
| JPS649589B2 (ja) | ||
| JPS6255110B2 (ja) | ||
| KR100286043B1 (ko) | 속도검출 시스템 및 그 방법 | |
| JP2744880B2 (ja) | パルス幅計測装置、および、回転速計測装置 | |
| US6625571B1 (en) | Method for evaluating signals with the aid of a timer and an overrun counter | |
| JP2779015B2 (ja) | 車輪速演算方法および車輪速演算装置 | |
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| JPS5861470A (ja) | 加減速度演算装置 | |
| JPH0229457Y2 (ja) |