JPS649589B2 - - Google Patents
Info
- Publication number
- JPS649589B2 JPS649589B2 JP3895780A JP3895780A JPS649589B2 JP S649589 B2 JPS649589 B2 JP S649589B2 JP 3895780 A JP3895780 A JP 3895780A JP 3895780 A JP3895780 A JP 3895780A JP S649589 B2 JPS649589 B2 JP S649589B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- acceleration
- pulse
- difference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001133 acceleration Effects 0.000 claims description 48
- 238000001514 detection method Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims 4
- 230000015654 memory Effects 0.000 description 39
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/16—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by evaluating the time-derivative of a measured speed signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Controls For Constant Speed Travelling (AREA)
- Regulating Braking Force (AREA)
Description
本発明は単位距離ごとにパルスを発生する距離
センサを用いてデジタル処理により車両の加速度
を検出する装置に関する。 従来、距離センサを用いて車両の加速度を検出
する方法としては、距離センサからある一定期間
内に出力されるパルスの数を隣接する期間どうし
で比較し、その変化を検出する方法と、隣り合う
パルス間（以下「１パルス区間」という）の時間
間隔（周期）を測定しその変化を検出する方法と
がある（例えば、特開昭54−112693号参照）。こ
れらの方法では車両の速度が大きいときは、一定
期間内に出力されるパルスの数またはパルスの周
期にほとんど差が出ないために加速度の検出が困
難にあるので、時間的に離れた２つの期間におけ
るパルス数どうしを比較したり、複数個のパルス
区間の周期を合計したものどうしを比較したりす
る方法が採られている。後者の検出方法は、各区
間の周期の微差が塁積されるので前者の方法より
感度はよくなるが、低速時にはパルスの数が少な
いために加速度が小さいときは、パルス数の変化
が小さくなるので所定の加速度を検出するために
はある程度長い時間が必要となる。たとえば車速
100Km／時で0.1Gの減速度を１マイクロ秒のオー
ダーで検出するためには最低８パルス区間にわた
つて観測する必要があるためパルス観測区間を８
パルス区間に定めると、車速が10Km／時になつた
とき８パルス区間に要する時間は約40ミリ秒にも
なる。すなわち、車速の加速度が変化してから約
40ミリ秒も経過してから初めてその加速度が検出
されることになる。このような検出方法は検出精
度は高いが、車輪のアンチスキツド制御において
はブレーキの増減圧サイクルを考慮して加速度の
検出に要する時間をたとえば20ミリ秒以内に制限
しているため、上記のような低速時における大き
な遅れを生じる検出方法は採用できない。 そこで車速が大きいときまたは加速度が小さい
ときはパルスの観測区間を長くし、逆に車速が小
さいときまたは加速度が大きいときはパルスの観
測区間を短かくする方法が考えられる。その具体
的な方法の１つとして、先ず隣接する１パルス区
間どうしの周期を比較し、その結果差があればそ
の差から加速度を求め、差がなければ隣接する２
パルス区間どうしの周期を比較し、その結果差が
あればその差から加速度を求め、差がなければ観
測パルス区間をさらに増加して同様な比較を差が
出るまで行ない、たとえば８パルス区間まで比較
して周期に差がなければそこで打ち切つて加速度
が零であると判定する方法が本発明者らにより提
案された（特開昭56−100363号）。 この方法では観測パルス区間をたとえば８パル
ス区間と定めているので加速度が小さい場合でも
遅れ時間は８パルス区間に相当する時間だけとな
るから加速度の検出に伴なう遅れ時間はそれほど
大きくならずにすむので車輪のアンチスキツド制
御には好ましい。 しかしながら、上記方法において、車速が小さ
く且つ加速度も小さい場合は遅れ時間がたとえば
８パルス区間という固定された観測パルス区間と
いえどもかなりの長さになるため上に述べたと同
じ理由でアンチスキツド制御の観点からは問題が
ある。 本発明は、上記の点にかんがみ、車速および加
速度が小さい場合にも所定時間内に加速度を知る
ため、観測パルス区間が所定時間を越えたときは
加速度の演算を終了せしめるとともに加速度を零
と出力するように構成したものである。 以下添付図面を参照して本発明を説明する。 第１図は本発明による加速度検出装置の一実施
例を示すブロツク線図である。図において、１は
クロツク信号発生器、２はクロツク信号発生器１
からのクロツク信号（１ビツト）を入力して計数
する２進カウンタ、３は２進カウンタ２からの並
列８ビツト出力を入力するラツチ回路である。こ
のラツチ回路３は後述するパルスコントローラ８
からのパルス状ラツチ信号（１ビツト）により２
進カウンタ２からの出力をラツチしてメモリコン
トローラ４に送る。メモリコントローラ４はラツ
チ回路３から入力されたデータを３つのメモリ４
ａ，４ｂ，４ｃのどれに入れるべきか、またメモ
リ４ａ，４ｂ，４ｃ間のデータ転送を後述するコ
ントローラ７からの３種類の転送パターン制御信
号ｂにより決定する。またメモリコントローラ４
は転送開始パルスａを出力しコントローラ７に送
る。５はメモリ４ａ，４ｂ，４ｃからの出力（８
ビツト×３）を受けて加減速度（８ビツト）αを
演算して出力する演算部５ａと、演算部５ａの演
算結果から周期の差を設定値T1と比較して加減
速判別出力（１ビツト）を出力する第１の比較部
５ｂと、演算部５ｂの演算結果を後述する設定時
間Toと比較して出力する第２の比較部５ｃとに
より構成された演算比較回路である。演算比較回
路５からの加減速度αは加減速度レギユレータ６
に入力され、この加減速度レギユレータ６におい
て演算比較回路５の第１の比較器５ｂからの比較
出力（１ビツト）およびコントローラ７からの出
力（１ビツト）Ｂとともに最終的な加減速度を決
定する。演算比較回路５の第１比較器５ｂからの
加減速判別出力と第２の比較器５ｃからの出力と
はオア回路９に入力され、コントローラ７はこの
オア回路９の出力を受けて転送パターン制御信号
（２ビツト）ｂおよびラツチ制御信号（４ビツト）
ｃを出力する。パルスコントローラ８は距離セン
サからのパルス信号Ｓを入力しこのパルスＳをラ
ツチ制御信号ｃによつて間引きしてラツチ回路３
へのラツチ信号を作る。 第２図は第１図の演算比較回路５の詳細を示す
ブロツク線図で、演算部５ａはメモリ４ａ，４
ｂ，４ｃから転送されてくるデータＡ，Ｂ，Ｃの
うち２つのデータの差を算出する周期測定手段と
しての３つの減算器５１ａ，５１ｂ，５１ｃと減
算器５１ｂ，５１ｃの出力の逆数を演算する演算
器５２ｂ，５２ｃと、これら両演算器５２ｂ，５
２ｃの出力の差を算出する減算器５３と、減算器
５３の出力に観測パルス数Ｎを乗算する乗算器５
４と、この乗算器５４の出力を減算器５１ａで割
算する割算器５５と、減算器５１ｂの出力と減算
器５１ｃの出力との差を算出する減算器５６とに
より構成されている。第１の比較部５ｂは演算部
５ａの減算器５６の出力を設定値T1と比較する
比較器５７により構成されており、第２の比較部
５ｃは演算部５ａの減算器５１ｂの出力T2を設
定時間Toと比較してT2＞Toならば出力する比較
器５８により構成されている。 次に上記検出装置の動作を説明する。 クロツク信号発生器１からは第３図イに示すよ
うなクロツク信号が発生され、このクロツク信号
が２進カウンタ２に入力されて計数される。その
結果２進カウンタ２の出力は同図ロに示すように
漸増してラツチ回路３に送られる。パルスコント
ローラ８からのラツチ信号（第３図ハ参照）がラ
ツチ回路３に入力されるとその瞬間の２進カウン
タ２の出力がラツチ回路３からメモリコントロー
ラ４へ送られる（第３図ニ参照）。メモリコント
ローラ４はメモリ４ａ，４ｂ，４ｃ間のデータ転
送を指令するとともにラツチ回路３からの新しい
入力が入る場所を指示する。メモリ４ａ，４ｂ，
４ｃはメモリコントローラ４によりメモリ４ａに
は最も古いデータが入力され、メモリ４ｃには最
も新しいデータが入力されるように常に制御され
る。この転送パターン制御信号ｂはコントローラ
７から送られてくる。演算比較回路５の演算部５
ａは第３図に示すようにメモリ４ａ，４ｂ，４ｃ
からデータＡ，Ｂ，Ｃをもらつて減算器５１ａ，
５１ｂ，５１ｃにおいて（Ｃ−Ａ）、（Ｃ−Ｂ）、
（Ｂ−Ａ）を算出し減算器５６により周期の差
（Ｃ−Ｂ）−（Ｂ−Ａ）を求め、この差が第１の比
較部５ｂにおいてあらかじめ定められた設定値
T1（たとえば５）と比較されT1より大きければ論
理１をまたT1より小さければ論理ｏを判別出力
としてゲート回路９と加減速度レギユレータ６と
に送る。演算部５ａでは、さらに演算部５２ｂ，
５２ｃ，減算器５３、乗算器５４、割算器５５に
より加減速度が計算される。加減速度の計算式は
｛Ｎ／（Ｃ−Ｂ）−Ｎ／（Ｂ−Ａ）｝／（Ｃ−Ａ／２） であり、Ｎは観測パルス数で、コントローラ７か
らのＣ信号（４ビツト）で演算部５ｂに入力され
る。一方、演算部５ａの減算器５１ｂでは（Ｃ−
Ｂ）が求められ、その出力T2は第２の比較器５
ｃに入力されてそこで予め入力されている設定時
間Toと比較されT2＞Toならば論理１が出力され
T2＜Toならば論理ｏが出力されてオア回路９に
与えられる。 コントローラ７は演算比較回路５の第１または
第２の比較器５ｂまたは５ｃからの周期の比較結
果を入力して次の観測パルス数を決定し、メモリ
コントローラのデータ転送のパターンを決定する
回路である。次にこのデータ転送パターンを決定
する方法について説明する。 (1) 転送パターン： １パルス区間を観測して周期に差が現われた
場合の転送パターンで、メモリ４ｂのデータＢ
をメモリ４ａに転送し、メモリ４ｃのデータＣ
をメモリ４ｂに転送しメモリ４ｃには新しいデ
ータを入力し次の観測パルス数は１である。 (2) 転送パターン： １パルス区間を観測して周期に差が現われな
い場合の転送パターンで、メモリ４ａのデータ
Ａはそのままとしメモリ４ｃのデータＣをメモ
リ４ｂに転送し、メモリ４ｃには新たなデータ
C′を入力し、次の観測パルス区間を２とする。
その結果周期に差が現われないときは同様なデ
ータ転送を行ない観測パルス区間を４とし、以
後周期に差が現われるまで観測パルス区間を倍
増させていく（ただし最高観測パルス区間は８
パルス区間としておく）。 (3) 転送パターン： 上記転送パターンにおいて、観測途中で周
期に差が現われた場合の転送パターンで、メモ
リ４ｃのデータをメモリ４ａに転送し、メモリ
４ｂ，４ｃには１パルス区間で新たなデータ
B′，C′を入力する。次の観測パルス区間は再び
１にもどす。 (4) 転送パターン： 上記転送パターンにおいて、８パルス区間
観測しても周期に差が現われない場合の転送パ
ターンで、メモリ４ｃのデータをメモリ４ａに
転送し、メモリ４ｂ，４ｃには次の新たなデー
タB′，C′を入力し、次の観測パルス区間を再び
１とする。このとき加減速度が零であることを
示す信号β＝ｏを加減速レギユレータ６に送
る。この転送パターンは上記転送パターンと
同じである。 以上４つの転送パターンをまとめると次の表の
ようになる。
センサを用いてデジタル処理により車両の加速度
を検出する装置に関する。 従来、距離センサを用いて車両の加速度を検出
する方法としては、距離センサからある一定期間
内に出力されるパルスの数を隣接する期間どうし
で比較し、その変化を検出する方法と、隣り合う
パルス間（以下「１パルス区間」という）の時間
間隔（周期）を測定しその変化を検出する方法と
がある（例えば、特開昭54−112693号参照）。こ
れらの方法では車両の速度が大きいときは、一定
期間内に出力されるパルスの数またはパルスの周
期にほとんど差が出ないために加速度の検出が困
難にあるので、時間的に離れた２つの期間におけ
るパルス数どうしを比較したり、複数個のパルス
区間の周期を合計したものどうしを比較したりす
る方法が採られている。後者の検出方法は、各区
間の周期の微差が塁積されるので前者の方法より
感度はよくなるが、低速時にはパルスの数が少な
いために加速度が小さいときは、パルス数の変化
が小さくなるので所定の加速度を検出するために
はある程度長い時間が必要となる。たとえば車速
100Km／時で0.1Gの減速度を１マイクロ秒のオー
ダーで検出するためには最低８パルス区間にわた
つて観測する必要があるためパルス観測区間を８
パルス区間に定めると、車速が10Km／時になつた
とき８パルス区間に要する時間は約40ミリ秒にも
なる。すなわち、車速の加速度が変化してから約
40ミリ秒も経過してから初めてその加速度が検出
されることになる。このような検出方法は検出精
度は高いが、車輪のアンチスキツド制御において
はブレーキの増減圧サイクルを考慮して加速度の
検出に要する時間をたとえば20ミリ秒以内に制限
しているため、上記のような低速時における大き
な遅れを生じる検出方法は採用できない。 そこで車速が大きいときまたは加速度が小さい
ときはパルスの観測区間を長くし、逆に車速が小
さいときまたは加速度が大きいときはパルスの観
測区間を短かくする方法が考えられる。その具体
的な方法の１つとして、先ず隣接する１パルス区
間どうしの周期を比較し、その結果差があればそ
の差から加速度を求め、差がなければ隣接する２
パルス区間どうしの周期を比較し、その結果差が
あればその差から加速度を求め、差がなければ観
測パルス区間をさらに増加して同様な比較を差が
出るまで行ない、たとえば８パルス区間まで比較
して周期に差がなければそこで打ち切つて加速度
が零であると判定する方法が本発明者らにより提
案された（特開昭56−100363号）。 この方法では観測パルス区間をたとえば８パル
ス区間と定めているので加速度が小さい場合でも
遅れ時間は８パルス区間に相当する時間だけとな
るから加速度の検出に伴なう遅れ時間はそれほど
大きくならずにすむので車輪のアンチスキツド制
御には好ましい。 しかしながら、上記方法において、車速が小さ
く且つ加速度も小さい場合は遅れ時間がたとえば
８パルス区間という固定された観測パルス区間と
いえどもかなりの長さになるため上に述べたと同
じ理由でアンチスキツド制御の観点からは問題が
ある。 本発明は、上記の点にかんがみ、車速および加
速度が小さい場合にも所定時間内に加速度を知る
ため、観測パルス区間が所定時間を越えたときは
加速度の演算を終了せしめるとともに加速度を零
と出力するように構成したものである。 以下添付図面を参照して本発明を説明する。 第１図は本発明による加速度検出装置の一実施
例を示すブロツク線図である。図において、１は
クロツク信号発生器、２はクロツク信号発生器１
からのクロツク信号（１ビツト）を入力して計数
する２進カウンタ、３は２進カウンタ２からの並
列８ビツト出力を入力するラツチ回路である。こ
のラツチ回路３は後述するパルスコントローラ８
からのパルス状ラツチ信号（１ビツト）により２
進カウンタ２からの出力をラツチしてメモリコン
トローラ４に送る。メモリコントローラ４はラツ
チ回路３から入力されたデータを３つのメモリ４
ａ，４ｂ，４ｃのどれに入れるべきか、またメモ
リ４ａ，４ｂ，４ｃ間のデータ転送を後述するコ
ントローラ７からの３種類の転送パターン制御信
号ｂにより決定する。またメモリコントローラ４
は転送開始パルスａを出力しコントローラ７に送
る。５はメモリ４ａ，４ｂ，４ｃからの出力（８
ビツト×３）を受けて加減速度（８ビツト）αを
演算して出力する演算部５ａと、演算部５ａの演
算結果から周期の差を設定値T1と比較して加減
速判別出力（１ビツト）を出力する第１の比較部
５ｂと、演算部５ｂの演算結果を後述する設定時
間Toと比較して出力する第２の比較部５ｃとに
より構成された演算比較回路である。演算比較回
路５からの加減速度αは加減速度レギユレータ６
に入力され、この加減速度レギユレータ６におい
て演算比較回路５の第１の比較器５ｂからの比較
出力（１ビツト）およびコントローラ７からの出
力（１ビツト）Ｂとともに最終的な加減速度を決
定する。演算比較回路５の第１比較器５ｂからの
加減速判別出力と第２の比較器５ｃからの出力と
はオア回路９に入力され、コントローラ７はこの
オア回路９の出力を受けて転送パターン制御信号
（２ビツト）ｂおよびラツチ制御信号（４ビツト）
ｃを出力する。パルスコントローラ８は距離セン
サからのパルス信号Ｓを入力しこのパルスＳをラ
ツチ制御信号ｃによつて間引きしてラツチ回路３
へのラツチ信号を作る。 第２図は第１図の演算比較回路５の詳細を示す
ブロツク線図で、演算部５ａはメモリ４ａ，４
ｂ，４ｃから転送されてくるデータＡ，Ｂ，Ｃの
うち２つのデータの差を算出する周期測定手段と
しての３つの減算器５１ａ，５１ｂ，５１ｃと減
算器５１ｂ，５１ｃの出力の逆数を演算する演算
器５２ｂ，５２ｃと、これら両演算器５２ｂ，５
２ｃの出力の差を算出する減算器５３と、減算器
５３の出力に観測パルス数Ｎを乗算する乗算器５
４と、この乗算器５４の出力を減算器５１ａで割
算する割算器５５と、減算器５１ｂの出力と減算
器５１ｃの出力との差を算出する減算器５６とに
より構成されている。第１の比較部５ｂは演算部
５ａの減算器５６の出力を設定値T1と比較する
比較器５７により構成されており、第２の比較部
５ｃは演算部５ａの減算器５１ｂの出力T2を設
定時間Toと比較してT2＞Toならば出力する比較
器５８により構成されている。 次に上記検出装置の動作を説明する。 クロツク信号発生器１からは第３図イに示すよ
うなクロツク信号が発生され、このクロツク信号
が２進カウンタ２に入力されて計数される。その
結果２進カウンタ２の出力は同図ロに示すように
漸増してラツチ回路３に送られる。パルスコント
ローラ８からのラツチ信号（第３図ハ参照）がラ
ツチ回路３に入力されるとその瞬間の２進カウン
タ２の出力がラツチ回路３からメモリコントロー
ラ４へ送られる（第３図ニ参照）。メモリコント
ローラ４はメモリ４ａ，４ｂ，４ｃ間のデータ転
送を指令するとともにラツチ回路３からの新しい
入力が入る場所を指示する。メモリ４ａ，４ｂ，
４ｃはメモリコントローラ４によりメモリ４ａに
は最も古いデータが入力され、メモリ４ｃには最
も新しいデータが入力されるように常に制御され
る。この転送パターン制御信号ｂはコントローラ
７から送られてくる。演算比較回路５の演算部５
ａは第３図に示すようにメモリ４ａ，４ｂ，４ｃ
からデータＡ，Ｂ，Ｃをもらつて減算器５１ａ，
５１ｂ，５１ｃにおいて（Ｃ−Ａ）、（Ｃ−Ｂ）、
（Ｂ−Ａ）を算出し減算器５６により周期の差
（Ｃ−Ｂ）−（Ｂ−Ａ）を求め、この差が第１の比
較部５ｂにおいてあらかじめ定められた設定値
T1（たとえば５）と比較されT1より大きければ論
理１をまたT1より小さければ論理ｏを判別出力
としてゲート回路９と加減速度レギユレータ６と
に送る。演算部５ａでは、さらに演算部５２ｂ，
５２ｃ，減算器５３、乗算器５４、割算器５５に
より加減速度が計算される。加減速度の計算式は
｛Ｎ／（Ｃ−Ｂ）−Ｎ／（Ｂ−Ａ）｝／（Ｃ−Ａ／２） であり、Ｎは観測パルス数で、コントローラ７か
らのＣ信号（４ビツト）で演算部５ｂに入力され
る。一方、演算部５ａの減算器５１ｂでは（Ｃ−
Ｂ）が求められ、その出力T2は第２の比較器５
ｃに入力されてそこで予め入力されている設定時
間Toと比較されT2＞Toならば論理１が出力され
T2＜Toならば論理ｏが出力されてオア回路９に
与えられる。 コントローラ７は演算比較回路５の第１または
第２の比較器５ｂまたは５ｃからの周期の比較結
果を入力して次の観測パルス数を決定し、メモリ
コントローラのデータ転送のパターンを決定する
回路である。次にこのデータ転送パターンを決定
する方法について説明する。 (1) 転送パターン： １パルス区間を観測して周期に差が現われた
場合の転送パターンで、メモリ４ｂのデータＢ
をメモリ４ａに転送し、メモリ４ｃのデータＣ
をメモリ４ｂに転送しメモリ４ｃには新しいデ
ータを入力し次の観測パルス数は１である。 (2) 転送パターン： １パルス区間を観測して周期に差が現われな
い場合の転送パターンで、メモリ４ａのデータ
Ａはそのままとしメモリ４ｃのデータＣをメモ
リ４ｂに転送し、メモリ４ｃには新たなデータ
C′を入力し、次の観測パルス区間を２とする。
その結果周期に差が現われないときは同様なデ
ータ転送を行ない観測パルス区間を４とし、以
後周期に差が現われるまで観測パルス区間を倍
増させていく（ただし最高観測パルス区間は８
パルス区間としておく）。 (3) 転送パターン： 上記転送パターンにおいて、観測途中で周
期に差が現われた場合の転送パターンで、メモ
リ４ｃのデータをメモリ４ａに転送し、メモリ
４ｂ，４ｃには１パルス区間で新たなデータ
B′，C′を入力する。次の観測パルス区間は再び
１にもどす。 (4) 転送パターン： 上記転送パターンにおいて、８パルス区間
観測しても周期に差が現われない場合の転送パ
ターンで、メモリ４ｃのデータをメモリ４ａに
転送し、メモリ４ｂ，４ｃには次の新たなデー
タB′，C′を入力し、次の観測パルス区間を再び
１とする。このとき加減速度が零であることを
示す信号β＝ｏを加減速レギユレータ６に送
る。この転送パターンは上記転送パターンと
同じである。 以上４つの転送パターンをまとめると次の表の
ようになる。
【表】
上記転送パターン〜の各々について演算比
較回路５の比較器５ｂ，５ｃの出力状態をみる
と、先ず転送パターンにおいては１パルス区間
の観測で直ちに周期に差が現われるから比較器５
ｂからの論理１がコントローラ７に与えられる。
その結果コントローラ７からはメモリコントロー
ラ４からの転送開始パルスａがあると転送パター
ン制御信号ｂが出力されメモリコントローラ４
に送られる。次に転送パターンにおいては１パ
ルス区間では周期に差が現われないので観測パル
ス区間を倍増していくが、この間比較器５ｂから
は論理１は出力しない。その後ある観測パルス区
間（たとえば４パルス区間）で周期に差が現われ
たとすると比較器５ｂから論理１が出力され、そ
の効果コントローラ７からは転送開始パルスａに
同期して転送パターン制御信号ｂがメモリコン
トローラ４に送られる。しかし同期に差が現われ
ないまま観測パルス区間が増加して周期が比較器
５ｃにおける設定時間Toを越えると、比較器５
ｃから論理１が出力されゲート回路９を介してコ
ントローラ７に入力される。その結果コントロー
ラ７は比較器５ｂから論理１が出力されたのと同
様に（すなわち周期に差が現われた場合と同じよ
うに）転送開始パルスにより転送パターン制御
信号ｂをメモリコントローラ４に送る。このよう
にすれば車速が小さくて１パルス区間が長くしか
も加減速度が小さい場合でも予め設定された８パ
ルス区間まで観測が行なわれないうちにコントロ
ーラ７から転送パターン制御信号ｂが出力され
て再び１パルス区間からの観測が開始されるので
観測時間が無意味に伸びることがない。このこと
は車輪のアンチスキツド制御をする上で極めて都
合がよい。転送パターンでは比較部５ｂからは
最後まで論理１が出力されないので、転送開始パ
ルスａに同期して転送パターン制御信号がメモ
リコントローラ４に送られる。しかし車速が小さ
くて８パルス区間を観測する前に比較器５ｃの設
定時間Toを過ぎる場合は比較器５ｃから論理１
が出力されるので前述したと同じようにその時点
で転送開始パルスに同期して転送パターン信号
ｂがメモリコントローラ４に送られる。上記転送
パターン制御信号（転送パターン制御信号と
同じ）が出力されると同時にコントローラ７から
信号β＝ｏが加減速レギユレータ６に送られる
が、その結果加減速レギユレータ６からは演算比
較回路５からの加減速情報に関係なく加減速度が
零である旨出力される。 なお、上記装置において、コントローラ７は転
送パターンに応じて転送パターン制御信号ｂとと
もにラツチ制御信号ｃを出力しパルスコントロー
ラ８に与える。その結果パルスコントローラ８か
らはラツチ信号が出力されラツチ回路３に与えら
れ、こうして次の観測パルス数が指定される。 以上説明したように、本発明においては、観測
パルス数Ｎの増加を停止させ、観測パルス数Ｎを
予め定めた下限値に設定するとともにＫ加速度が
零であることを示す信号を出力するように構成し
たため車速が小さく且つ加速度が小さい場合でも
パルス観測時間が長くなつて加速度発生の遅れを
増大させることがなくなり、時間遅れを一定値以
下に抑えることができ車輪のアンチスキツド制御
上好ましい。
較回路５の比較器５ｂ，５ｃの出力状態をみる
と、先ず転送パターンにおいては１パルス区間
の観測で直ちに周期に差が現われるから比較器５
ｂからの論理１がコントローラ７に与えられる。
その結果コントローラ７からはメモリコントロー
ラ４からの転送開始パルスａがあると転送パター
ン制御信号ｂが出力されメモリコントローラ４
に送られる。次に転送パターンにおいては１パ
ルス区間では周期に差が現われないので観測パル
ス区間を倍増していくが、この間比較器５ｂから
は論理１は出力しない。その後ある観測パルス区
間（たとえば４パルス区間）で周期に差が現われ
たとすると比較器５ｂから論理１が出力され、そ
の効果コントローラ７からは転送開始パルスａに
同期して転送パターン制御信号ｂがメモリコン
トローラ４に送られる。しかし同期に差が現われ
ないまま観測パルス区間が増加して周期が比較器
５ｃにおける設定時間Toを越えると、比較器５
ｃから論理１が出力されゲート回路９を介してコ
ントローラ７に入力される。その結果コントロー
ラ７は比較器５ｂから論理１が出力されたのと同
様に（すなわち周期に差が現われた場合と同じよ
うに）転送開始パルスにより転送パターン制御
信号ｂをメモリコントローラ４に送る。このよう
にすれば車速が小さくて１パルス区間が長くしか
も加減速度が小さい場合でも予め設定された８パ
ルス区間まで観測が行なわれないうちにコントロ
ーラ７から転送パターン制御信号ｂが出力され
て再び１パルス区間からの観測が開始されるので
観測時間が無意味に伸びることがない。このこと
は車輪のアンチスキツド制御をする上で極めて都
合がよい。転送パターンでは比較部５ｂからは
最後まで論理１が出力されないので、転送開始パ
ルスａに同期して転送パターン制御信号がメモ
リコントローラ４に送られる。しかし車速が小さ
くて８パルス区間を観測する前に比較器５ｃの設
定時間Toを過ぎる場合は比較器５ｃから論理１
が出力されるので前述したと同じようにその時点
で転送開始パルスに同期して転送パターン信号
ｂがメモリコントローラ４に送られる。上記転送
パターン制御信号（転送パターン制御信号と
同じ）が出力されると同時にコントローラ７から
信号β＝ｏが加減速レギユレータ６に送られる
が、その結果加減速レギユレータ６からは演算比
較回路５からの加減速情報に関係なく加減速度が
零である旨出力される。 なお、上記装置において、コントローラ７は転
送パターンに応じて転送パターン制御信号ｂとと
もにラツチ制御信号ｃを出力しパルスコントロー
ラ８に与える。その結果パルスコントローラ８か
らはラツチ信号が出力されラツチ回路３に与えら
れ、こうして次の観測パルス数が指定される。 以上説明したように、本発明においては、観測
パルス数Ｎの増加を停止させ、観測パルス数Ｎを
予め定めた下限値に設定するとともにＫ加速度が
零であることを示す信号を出力するように構成し
たため車速が小さく且つ加速度が小さい場合でも
パルス観測時間が長くなつて加速度発生の遅れを
増大させることがなくなり、時間遅れを一定値以
下に抑えることができ車輪のアンチスキツド制御
上好ましい。
第１図は本発明による加速度検出装置のブロツ
ク線図、第２図は第１図のブロツク線図における
演算比較回路の詳細な回路構成図、第３図は第１
図のブロツク線図の動作の一部を示す波形図であ
る。 １……クロツク信号発生器、２……２進カウン
タ、３……ラツチ回路、４……メモリコントロー
ラ、４ａ，４ｂ，４ｃ……メモリ、５……演算比
較回路、５ａ……演算部、５ｂ，５ｃ……比較
部、６……加減速度レギユレータ、７……コント
ローラ、８……パルスコントローラ、９……オア
回路。
ク線図、第２図は第１図のブロツク線図における
演算比較回路の詳細な回路構成図、第３図は第１
図のブロツク線図の動作の一部を示す波形図であ
る。 １……クロツク信号発生器、２……２進カウン
タ、３……ラツチ回路、４……メモリコントロー
ラ、４ａ，４ｂ，４ｃ……メモリ、５……演算比
較回路、５ａ……演算部、５ｂ，５ｃ……比較
部、６……加減速度レギユレータ、７……コント
ローラ、８……パルスコントローラ、９……オア
回路。
Claims (1)
- １ 車輪回転数に比例した周波数のパルス信号Ｓ
の下記制御手段７により設定されるＮパルス区間
の周期を測定する第１の周期測定手段５１ｃと、
次のＮパルス区間の周期を測定する第２の周期測
定手段５１ｂと、前記両周期測定手段により測定
した周期の周期差を求め第１の設定値T1と比較
して周期差の有無を判定する第１の比較手段５ｂ
と、前記両測定周期と観測パルス数Ｎとに基づき
加速度を演算する演算手段５５と、前記第２の周
期測定手段により測定している周期が第２の設定
時間T0を越えたとき加速度の演算を終了させる
信号を出力する第２の比較手段５ｃと、上記第１
の比較手段５ｂにより周期差無の判定結果が出さ
れたときは周期差有の判定結果が出されるまで観
測パルス数Ｎを予め定めた上限値の範囲内で逐次
増加させて、上記第１および第２の比較手段５ｃ
による測定周期の比較を繰り返し行なわせる信号
ｃ，ｂを出力し、上記第１の比較手段５ｂにより
周期差有の判定結果が出されたときは観測パルス
数Ｎを予め定めた下限値に設定する信号ｃ，ｂを
出力し、観測パルス数Ｎが上記予め定めた上限値
に達しても第１の比較手段５ｂにより周期差有の
判定結果が出されなかつたときまたは第２の比較
手段５ｃから演算を終了させる信号を入力したと
き測定パルス数Ｎを上記下限値に設定する信号
ｃ，ｂを出力するとともに下記出力手段６に信号
βを出力する制御手段７と、上記第１の比較手段
により周期差有の判定結果が出されたとき上記演
算手段による加速度演算結果を出力し、上記制御
手段７から信号βを入力したとき加速度が零であ
ることを示す信号を出力する出力手段６とを有す
ることを特徴とする加速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3895780A JPS56137160A (en) | 1980-03-28 | 1980-03-28 | Detector for acceleration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3895780A JPS56137160A (en) | 1980-03-28 | 1980-03-28 | Detector for acceleration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137160A JPS56137160A (en) | 1981-10-26 |
| JPS649589B2 true JPS649589B2 (ja) | 1989-02-17 |
Family
ID=12539658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3895780A Granted JPS56137160A (en) | 1980-03-28 | 1980-03-28 | Detector for acceleration |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137160A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733857A (en) * | 1984-05-29 | 1988-03-29 | Xerox Corporation | Copier with sorting function |
| JPS60259558A (ja) * | 1984-06-07 | 1985-12-21 | Nissan Motor Co Ltd | アンチスキツド制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2342358A1 (de) * | 1973-08-22 | 1975-02-27 | Teldix Gmbh | Verfahren und anordnung zur erzeugung eines schaltsignales |
| JPS5147556A (en) * | 1974-10-23 | 1976-04-23 | Hitachi Cable | Shutoshite fukugosenno setsuzoku hoho oyobi atsusetsuyochatsuku |
-
1980
- 1980-03-28 JP JP3895780A patent/JPS56137160A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137160A (en) | 1981-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408290A (en) | Method and device for determining acceleration and/or deceleration of a moving object | |
| EP0441599B1 (en) | Method of detecting a deflated tyre on a vehicle | |
| US4811232A (en) | Apparatus for measuring wheel speed for anti-skid control system | |
| US6332115B1 (en) | Velocity calculating device and hood raising system | |
| US6999859B2 (en) | Vehicle speed measuring apparatus | |
| JPH0240988B2 (ja) | ||
| EP0341445B1 (en) | Method of and apparatus for measuring revolution speed | |
| US4992730A (en) | Method of computing the rotating speed of a rotating body based upon pulse train signals from a rotating speed sensor | |
| US4072364A (en) | Compensating circuit arrangement in a wheel anti-skid brake control system to obtain corresponding measured values of the duration of the half cycle alternations of a wheel generated voltage | |
| JPS59196467A (ja) | 車輪速及びまたは車輪加減速度検出方法 | |
| US4085979A (en) | Testing arrangement for antilocking control system with two identical antilocking control units | |
| JP2539940B2 (ja) | 高効率回転速度計算法 | |
| JPH0417390B2 (ja) | ||
| JPS649589B2 (ja) | ||
| JPH0565847A (ja) | 内燃機関速度データの処理方法 | |
| US20040117100A1 (en) | Hydroplaning detection apparatus | |
| CN108027384B (zh) | 车轮速度计算方法以及对应的测量装置 | |
| US6625571B1 (en) | Method for evaluating signals with the aid of a timer and an overrun counter | |
| JP2744880B2 (ja) | パルス幅計測装置、および、回転速計測装置 | |
| JP2945284B2 (ja) | 速度検出装置 | |
| JPH0157307B2 (ja) | ||
| JPH0377067A (ja) | 回転速度計測装置 | |
| JP2606805Y2 (ja) | 速度検出装置 | |
| JPH0767204A (ja) | Ａｔｓ速度照査装置 | |
| JPH1038906A (ja) | パルス幅検出装置及び回転速度検出装置 |