JPH0154800B2 - - Google Patents
Info
- Publication number
- JPH0154800B2 JPH0154800B2 JP1103782A JP1103782A JPH0154800B2 JP H0154800 B2 JPH0154800 B2 JP H0154800B2 JP 1103782 A JP1103782 A JP 1103782A JP 1103782 A JP1103782 A JP 1103782A JP H0154800 B2 JPH0154800 B2 JP H0154800B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- cell
- fet
- memory
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101150073536 FET3 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は半導体集積回路に関し、特に読出し専
用メモリに関する。 読出し専用メモリ(ROM)は、計算機、電卓
あるいはほとんどすべてのデジタルシステムで多
く用いられる公知の回路である。通常の集積回路
ROMは、単一チツプ上に、ROMすなわちメモ
リセルを構成するROM配列の他に、入出力ポー
ト、アドレスレジスタ及びデコーダ、制御器、マ
ルチプレクサ、バツフア、タイミング回路、及び
内部接続のような付属回路を含んでいる。配列内
のセルの数で表現するROMの大きさは、増加し
続けており、現在では32000ビツトROMが市販
されている。現在の動向はより大きな64Kのもの
の設計にむけられており、さらに大きなものを単
一チツプ上に構成することが望ましい。 典型的なROMセルは、単一のFETトランジス
タを含み、そのソース・ドレイン接続は完全なも
のであるか、あるいは切断されていて動作しない
かのいずれかになつている。ROMセルが読み出
された時、それが切断されていると、1つの論理
レベルの出力、例えば“1”を表わす信号が出力
される。またセルが完全な回路であれば、他の論
理レベルの出力、例えば“0”を表わす信号が出
力される。 ある形式のROM回路では、ROM配列を構成
するFETは製造中は固定される。マスク過程の
1つにおいて、論理“1”を与えるよう選択され
たROMのソース・ドレイン回路は動作不可能に
される。このようにして、ROMセルの各々は、
永久に論理1又は0を蓄えることになり、入力信
号に応動して論理1又は0を出力する。 ROM、マスクプログラムROM,ROM配列、
及びROMチツプの基礎的説明は、ペンシルベニ
ア州のBlue Ridge Summit社から1975年に出版
されたBrice Ward著のMicro Rrocessor/
Micro Programmingに書かれている。 ROMの設計及び製作の古典的乃至歴史的目標
は、単一チツプ上に大量のデータを記録すること
であつた。過去10年ごとの単一チツプROMは、
256ビツトから、ほぼ1000乃至2000,4000,8000,
16K,32Kと増加し、現在では64K又はそれ以上
のものが検討されている。本発明は、ROMの物
理的大きさを増加させることなく、ROMチツプ
の容量を大幅に増加させる、すなわち2倍にする
ものであり、既開発の金属ゲート処理を用いた現
在の製造能力によつて128KROMを可能とするも
のである。いいかえれば、本発明によるROM配
列は従来の半分の面積を用いて実現することがで
きる。 その原理は極めて簡単に述べることができる。
各セルに動作可能なFETが存在するか否かとい
う従来技術による方法によつてROMを構成する
代りに、本発明のROM配列では、各セルにおい
て、異なつたいくつかのしきい値の中の1つを持
つFETを使用する。たとえば、3つのしきい値
(―2.0ボルト、+0.1ボルト、及び+0.7ボルト)が
使用できれば、配列内の各セルに4状態を割当て
ることができる(第4の状態はいうまでもなく動
作不可能なFET又はFETが存在しないことによ
る)。これを従来技術のセルと比較すると、従来
技術では2状態しか持たず、4状態のためには2
つのセルを必要とした。本発明では各セルの表面
面積はセル相互に同じであり、各FETのしきい
値レベルはこの共通の大きさの影響は受けない。
このように本発明では、ROM配列の物理的大き
さを増すことなく、ROMのメモリ容量を2倍に
している。別のいい方をすれば、シリコン面積を
半分にできることになる。 さらに、本発明は、現存する金属ゲート処理技
術を用いて128KビツトのROMを製造することを
可能にしている。一般に、128KビツトのROMを
製造するには、新しい処理技術が必要であると信
じられて来た。 本発明においては、新しい回路技術により、面
積の減少が達成された。配置の規則には特に制約
は付加されていない。よつて新しい高密度化手法
が開発されれば、本発明を用いたROMはさらに
その技術を利用することが可能となる。 本発明の配列では、配列内の静電容量が減少さ
れており、ほぼ半分になつている。これは高速化
に効果がある。 本発明では必要な電力が減少しており、熱の問
題、特に熱消費の問題が軽減される。これはすべ
てのメモリにおける古典的な問題である。 本発明の製造は直接的なものである。現在用い
られ、あるいはテストされ試みられている製造技
術とは異なる、新しい技術を用いる必要はない。
さらに、すべてのセルは同じ大きさであるため、
マスクも容易であり製造も簡単である。 本発明の1つの特徴に従えば、ROMマトリク
ス上に相互接続された複数個の多状態セルをもつ
読出し専用メモリが提供されている。セルの各々
は実質的に同じ表面寸法と、少なくとも3つの異
なつた状態の中の1つを持つている。特定の1つ
のセルが読み出される時には、時間とともに振幅
の変化する入力信号がセルに印加され、該セルの
状態によつて決まる出力がセルから取り出され
る。出力信号は、2つの振幅レベルの中の一方を
とり、またセルの状態に応じて時間的な位置が定
まる。回路がこの出力を受信して、セルがどの状
態にあるかを復号する。 本発明の他の特徴に従えば、その各々が実質的
に同じ面積と形状とを持つゲート領域を持つた電
界効果トランジスタから成る複数個のセルを含む
読出し専用メモリが提供されている。FETの第
1の部分は、エンハンスメントモード素子であ
る。第2の異なつた部分は、デプレシヨンモード
素子である。第3の異なつた部分は、エンハンス
メントモード素子とデプレシヨンモード素子との
中間のゲート領域ドーピングを持つている。また
素子の一部はFETとして動作しないものである。 第1図は、行選択導体12とビツト線14とを
持つROMセル10を示している。第1図には示
してないが、通常、配列の行と列に配置される行
選択導体及びビツト線導体の配列として構成され
た隣接する多数のセルが存在する。各ビツト線に
は、列選択ゲート16があり、これは端子18の
電圧Vに接続されている。ゲート16のソースは
出力リード20に接続され、この列内の各セルか
らの出力はこのリードに取り出される。 ROMセル10において、金属ゲートFET22
のソースはビツト線14に接続され、ドレインは
アースに接続され、ゲートは行選択線12に接続
されている。トランジスタ22は、動作可能か、
あるいは動作不可能かの、いずれかとして製造さ
れる。すなわち、後者の場合には、たとえばその
ソースドレイン接続は、ビツト線14に対して接
続されない。列選択ゲート16がオンになり、ま
た行選択線がオンであると、FET22が動作可
能なものであるかあるいは動作不可能なものであ
るかのいずれかに従つて、2つの電圧の中の一方
が出力20に現れる。もし、動作不可能なもので
あれば、例えば、正論理を用いている場合には、
20における出力電圧は論理1となり、電圧Vに
近づく。もし、トランジスタ22が動作可能なも
のであれば、これは導通し、そのソースとドレイ
ンとの間に導通路ができて出力20の電位はアー
スに近づき、論理0となる。 上記のように、ROM配列上には多数のROM
セルがあり、これらはマトリクス状に行選択導体
及びビツト線導体に接続されている。また、
ROMチツプ上には、ビツトをその正しい位置に
導く回路が存在する。 第2図は本発明のROMの一実施例の一部の回
路を示している。これは複数のROMセルを含ん
でおり、その1つ24が示されている。このセル
内にはFET26があり、このFETはこれがオン
となる3つの異なつたしきい値(例えば、−2.0ボ
ルト、+0.1ボルト、又は+0.7ボルト)の中の1
つを持つか、あるいは常に動作しない(例えば、
ソースドレイン回路が接断されている)。 傾斜信号発生器28は、行選択線30からセル
24に傾斜信号を印加する。この傾斜電圧は、例
えば1マイクロ秒の間に−2.5ボルトから+2.5ボ
ルトまで5ボルト上昇するものである。当業者に
は公知のように、上記の電圧値は一例にすぎず、
また典型的なNチヤネルMOS配列では、すべて
の配列素子がカツトオフと成れるよう配列のアー
ス基板は正電位でなければならない。 セル24が列選択ゲート31上の1つのパルス
によつてセンスされるものと仮定すると、行選択
線30上の上昇傾斜電圧により、トランジスタ2
6は、100ナノ秒(ns)後の−2.0ボルトにおいて
オンになるか、520ns後の+0.1ボルトでオンにな
るか、あるいは640ns後の+0.7ボルトでオンにな
るかのいずれかであるか、あるいはトランジスタ
26が切断されている時には全く動作しない。セ
ル24からの出力信号は出力32に現れ、センス
アンプ34に印加されて整形及び増幅される。 傾斜信号は行選択線から3つのトランジスタ3
6,38及び40にも同時に印加される。これら
のトランジスタは、セル内のトランジスタが持ち
うる3つの異なつたしきい値レベルのいずれかを
それぞれ持つている。一例として、トランジスタ
36は−2.0ボルトで導通し、トランジスタ38
は0.1ボルトで導通し、トランジスタ40は0.7ボ
ルトで導通する。すなわちこれらは傾斜信号が開
始した後、それぞれほぼ100ns,520ns、及び
640nsで導通する。これら3つのトランジスタの
出力は3つのセンスアンプに印加された後、それ
ぞれ3つのフリツプフロツプ42,44及び46
の1つの入力に印加される。 これらのフリツプフロツプの各々は第2の入力
を持ち、セルから32及びアンプ34を介して送
られる出力を受信するよう接続されている。各フ
リツプフロツプの両方の入力上の信号が一致する
と、このフリツプフロツプの状態が変化し、その
出力に信号が発生する。 このように、3つのフリツプフロツプの状態は
セル24内のトランジスタ26の状態すなわちし
きい値に応じて決まり、次の表のように要約でき
る。
用メモリに関する。 読出し専用メモリ(ROM)は、計算機、電卓
あるいはほとんどすべてのデジタルシステムで多
く用いられる公知の回路である。通常の集積回路
ROMは、単一チツプ上に、ROMすなわちメモ
リセルを構成するROM配列の他に、入出力ポー
ト、アドレスレジスタ及びデコーダ、制御器、マ
ルチプレクサ、バツフア、タイミング回路、及び
内部接続のような付属回路を含んでいる。配列内
のセルの数で表現するROMの大きさは、増加し
続けており、現在では32000ビツトROMが市販
されている。現在の動向はより大きな64Kのもの
の設計にむけられており、さらに大きなものを単
一チツプ上に構成することが望ましい。 典型的なROMセルは、単一のFETトランジス
タを含み、そのソース・ドレイン接続は完全なも
のであるか、あるいは切断されていて動作しない
かのいずれかになつている。ROMセルが読み出
された時、それが切断されていると、1つの論理
レベルの出力、例えば“1”を表わす信号が出力
される。またセルが完全な回路であれば、他の論
理レベルの出力、例えば“0”を表わす信号が出
力される。 ある形式のROM回路では、ROM配列を構成
するFETは製造中は固定される。マスク過程の
1つにおいて、論理“1”を与えるよう選択され
たROMのソース・ドレイン回路は動作不可能に
される。このようにして、ROMセルの各々は、
永久に論理1又は0を蓄えることになり、入力信
号に応動して論理1又は0を出力する。 ROM、マスクプログラムROM,ROM配列、
及びROMチツプの基礎的説明は、ペンシルベニ
ア州のBlue Ridge Summit社から1975年に出版
されたBrice Ward著のMicro Rrocessor/
Micro Programmingに書かれている。 ROMの設計及び製作の古典的乃至歴史的目標
は、単一チツプ上に大量のデータを記録すること
であつた。過去10年ごとの単一チツプROMは、
256ビツトから、ほぼ1000乃至2000,4000,8000,
16K,32Kと増加し、現在では64K又はそれ以上
のものが検討されている。本発明は、ROMの物
理的大きさを増加させることなく、ROMチツプ
の容量を大幅に増加させる、すなわち2倍にする
ものであり、既開発の金属ゲート処理を用いた現
在の製造能力によつて128KROMを可能とするも
のである。いいかえれば、本発明によるROM配
列は従来の半分の面積を用いて実現することがで
きる。 その原理は極めて簡単に述べることができる。
各セルに動作可能なFETが存在するか否かとい
う従来技術による方法によつてROMを構成する
代りに、本発明のROM配列では、各セルにおい
て、異なつたいくつかのしきい値の中の1つを持
つFETを使用する。たとえば、3つのしきい値
(―2.0ボルト、+0.1ボルト、及び+0.7ボルト)が
使用できれば、配列内の各セルに4状態を割当て
ることができる(第4の状態はいうまでもなく動
作不可能なFET又はFETが存在しないことによ
る)。これを従来技術のセルと比較すると、従来
技術では2状態しか持たず、4状態のためには2
つのセルを必要とした。本発明では各セルの表面
面積はセル相互に同じであり、各FETのしきい
値レベルはこの共通の大きさの影響は受けない。
このように本発明では、ROM配列の物理的大き
さを増すことなく、ROMのメモリ容量を2倍に
している。別のいい方をすれば、シリコン面積を
半分にできることになる。 さらに、本発明は、現存する金属ゲート処理技
術を用いて128KビツトのROMを製造することを
可能にしている。一般に、128KビツトのROMを
製造するには、新しい処理技術が必要であると信
じられて来た。 本発明においては、新しい回路技術により、面
積の減少が達成された。配置の規則には特に制約
は付加されていない。よつて新しい高密度化手法
が開発されれば、本発明を用いたROMはさらに
その技術を利用することが可能となる。 本発明の配列では、配列内の静電容量が減少さ
れており、ほぼ半分になつている。これは高速化
に効果がある。 本発明では必要な電力が減少しており、熱の問
題、特に熱消費の問題が軽減される。これはすべ
てのメモリにおける古典的な問題である。 本発明の製造は直接的なものである。現在用い
られ、あるいはテストされ試みられている製造技
術とは異なる、新しい技術を用いる必要はない。
さらに、すべてのセルは同じ大きさであるため、
マスクも容易であり製造も簡単である。 本発明の1つの特徴に従えば、ROMマトリク
ス上に相互接続された複数個の多状態セルをもつ
読出し専用メモリが提供されている。セルの各々
は実質的に同じ表面寸法と、少なくとも3つの異
なつた状態の中の1つを持つている。特定の1つ
のセルが読み出される時には、時間とともに振幅
の変化する入力信号がセルに印加され、該セルの
状態によつて決まる出力がセルから取り出され
る。出力信号は、2つの振幅レベルの中の一方を
とり、またセルの状態に応じて時間的な位置が定
まる。回路がこの出力を受信して、セルがどの状
態にあるかを復号する。 本発明の他の特徴に従えば、その各々が実質的
に同じ面積と形状とを持つゲート領域を持つた電
界効果トランジスタから成る複数個のセルを含む
読出し専用メモリが提供されている。FETの第
1の部分は、エンハンスメントモード素子であ
る。第2の異なつた部分は、デプレシヨンモード
素子である。第3の異なつた部分は、エンハンス
メントモード素子とデプレシヨンモード素子との
中間のゲート領域ドーピングを持つている。また
素子の一部はFETとして動作しないものである。 第1図は、行選択導体12とビツト線14とを
持つROMセル10を示している。第1図には示
してないが、通常、配列の行と列に配置される行
選択導体及びビツト線導体の配列として構成され
た隣接する多数のセルが存在する。各ビツト線に
は、列選択ゲート16があり、これは端子18の
電圧Vに接続されている。ゲート16のソースは
出力リード20に接続され、この列内の各セルか
らの出力はこのリードに取り出される。 ROMセル10において、金属ゲートFET22
のソースはビツト線14に接続され、ドレインは
アースに接続され、ゲートは行選択線12に接続
されている。トランジスタ22は、動作可能か、
あるいは動作不可能かの、いずれかとして製造さ
れる。すなわち、後者の場合には、たとえばその
ソースドレイン接続は、ビツト線14に対して接
続されない。列選択ゲート16がオンになり、ま
た行選択線がオンであると、FET22が動作可
能なものであるかあるいは動作不可能なものであ
るかのいずれかに従つて、2つの電圧の中の一方
が出力20に現れる。もし、動作不可能なもので
あれば、例えば、正論理を用いている場合には、
20における出力電圧は論理1となり、電圧Vに
近づく。もし、トランジスタ22が動作可能なも
のであれば、これは導通し、そのソースとドレイ
ンとの間に導通路ができて出力20の電位はアー
スに近づき、論理0となる。 上記のように、ROM配列上には多数のROM
セルがあり、これらはマトリクス状に行選択導体
及びビツト線導体に接続されている。また、
ROMチツプ上には、ビツトをその正しい位置に
導く回路が存在する。 第2図は本発明のROMの一実施例の一部の回
路を示している。これは複数のROMセルを含ん
でおり、その1つ24が示されている。このセル
内にはFET26があり、このFETはこれがオン
となる3つの異なつたしきい値(例えば、−2.0ボ
ルト、+0.1ボルト、又は+0.7ボルト)の中の1
つを持つか、あるいは常に動作しない(例えば、
ソースドレイン回路が接断されている)。 傾斜信号発生器28は、行選択線30からセル
24に傾斜信号を印加する。この傾斜電圧は、例
えば1マイクロ秒の間に−2.5ボルトから+2.5ボ
ルトまで5ボルト上昇するものである。当業者に
は公知のように、上記の電圧値は一例にすぎず、
また典型的なNチヤネルMOS配列では、すべて
の配列素子がカツトオフと成れるよう配列のアー
ス基板は正電位でなければならない。 セル24が列選択ゲート31上の1つのパルス
によつてセンスされるものと仮定すると、行選択
線30上の上昇傾斜電圧により、トランジスタ2
6は、100ナノ秒(ns)後の−2.0ボルトにおいて
オンになるか、520ns後の+0.1ボルトでオンにな
るか、あるいは640ns後の+0.7ボルトでオンにな
るかのいずれかであるか、あるいはトランジスタ
26が切断されている時には全く動作しない。セ
ル24からの出力信号は出力32に現れ、センス
アンプ34に印加されて整形及び増幅される。 傾斜信号は行選択線から3つのトランジスタ3
6,38及び40にも同時に印加される。これら
のトランジスタは、セル内のトランジスタが持ち
うる3つの異なつたしきい値レベルのいずれかを
それぞれ持つている。一例として、トランジスタ
36は−2.0ボルトで導通し、トランジスタ38
は0.1ボルトで導通し、トランジスタ40は0.7ボ
ルトで導通する。すなわちこれらは傾斜信号が開
始した後、それぞれほぼ100ns,520ns、及び
640nsで導通する。これら3つのトランジスタの
出力は3つのセンスアンプに印加された後、それ
ぞれ3つのフリツプフロツプ42,44及び46
の1つの入力に印加される。 これらのフリツプフロツプの各々は第2の入力
を持ち、セルから32及びアンプ34を介して送
られる出力を受信するよう接続されている。各フ
リツプフロツプの両方の入力上の信号が一致する
と、このフリツプフロツプの状態が変化し、その
出力に信号が発生する。 このように、3つのフリツプフロツプの状態は
セル24内のトランジスタ26の状態すなわちし
きい値に応じて決まり、次の表のように要約でき
る。
【表】
動作不可能 0 0 0
フリツプフロツプ42,44、及び46の出力
はエンコーダ48に接続されており、このエンコ
ーダはこれらの2進コード信号に変換して一対の
線50に出力する。典型的なエンコーダは次のよ
うな符号化を行なう。エンコーダ48 入力 出力 111 11 011 10 001 01 000 00 このようにして、1つのセル24から4状態の
情報が線50に得られる。 第2図のROMチツプは、他のセルの他に、波
形整形アンプ、バツフア、入力及び出力ポート、
マルチプレクサ、センサ回路等を含んでいること
はいうまでもない。 遅延回路52をトランジスタ40とフリツプフ
ロツプ46との間に入れることができる。これ
は、トランジスタ46がオンとなるのが、トラン
ジスタ38がオンとなる時刻に近いため、実用的
な回路を構成するのには、少し遅延を入れた方が
良いためである。上の例では素子52の遅延にほ
ぼ120nsが望ましく、これによつて3つのトラン
ジスタ36,38及び40から出力が出る時刻
が、各セルの読み出し時間の全体についてほぼ等
しく間隔があけられることになる。同様の遅延を
トランジスタ36及び38について設けることも
できる。 第3図Aは2つの隣接したセルの一部を示す集
積回路チツプの平面図である。各セルはソース及
びドレイン拡散領域60及び62と、その中間の
ゲート領域64とを持つFETを含んでいる。第
3図Bは第3図Aの線―Bに沿つた断面図であ
る。厚い酸化膜68がシリコン表面の上部に形成
されている。ゲート金属66は第2図の行選択線
に対応している。これはほぼ14ミクロン(10-6メ
ートル)の幅を持つ。厚いシリコン酸化膜68の
開口部によつてゲートが定められており、その幅
はほぼ6ミクロンであり、またドレイン及びソー
ス領域間の距離は可能な限り小さい方が良く、た
とえば5.5ミクロンである。 各セル内の各トランジスタのゲート表面面積
(5.5×6ミクロン)は同じ大きさである。中間の
しきい値、すなわち前記の例で0.1ボルトのしき
い値を持つトランジスタに対しては、ゲート領域
に対する不純物の追加は行なわれない。−2.0ボル
ト及び+0.7ボルトのしきい値を持つトランジス
タは、エンハンスメント及びデプレシヨン型
FETの各々についてゲートの下部にN及びPの
打込み領域が存在する。いずれにせよ、しきい値
レベルの違いにかかわらず、ゲート表面面積の大
きさは同じであることに注意すべきである。 第4図はROM配列の別の実施例を示してい
る。これは第2図のものと類似しており、同様の
素子には同じ番号が付されている。ステツプ発生
器78は、例えば−2.5から+2.5の急峻な立上り
時間を持つたステツプ電圧を1つの行選択線30
に印加する。この電圧により、この行選択線上の
セル24内の動作可能なFETはすべてオンとな
る。セル24内のFET26のしきい値により、
またFETが接断されているか否か、すなわち動
作不可能か否かによつて、列選択線には異なつた
電流が流れる。たとえば、デプレシヨンFETは
300マイクロアンペアだけ流し、ドープされてな
い、すなわちEゼロFETは120マイクロアンペア
だけ流し、エンハンスメントモードFETは50マ
イクロアンペアだけ流す。 バツフアすなわち電流センスアンプ80が列選
択線に接続されており、後述するようにこの列か
らの出力を比較回路82,84及び86に印加す
る。 行選択線30にはFFT36,38及び40を
持つた3つの基準セルが含まれている。これらの
FET36,38及び40からの出力はそれぞれ
3つのバツフアすなわち電流アンプに印加され、
続いてそれぞれ比較回路82,84,86の1つ
の入力に印加される。これらの比較回路の第2の
入力はバツフア80に接続されている。この比較
回路入力の信号が一致すると該回路が付勢され、
エンコーダ48に出力信号が印加される。この動
作表は第2図に関連して述べた前記のものと同じ
であり、フリツプフロツプ出力ではなく比較器出
力である点だけが異なる。 第2図の場合と同様に、当業者には公知の
ROM配列補助回路については示していない。あ
る行のセルを読み出すのに、例えば木構造構成
や、ビツト線及び列選択の他の制御方式のよう
な、種々の方法を用いることができる。ROMか
らデータを読み出す方式に応じて他の技術を用い
ることもできる。 第2図及び第4図の両方における基準FET3
6,38及び40については、ある実施例におい
ては、配列内のFETとは異なつたゲート・サイ
ズを持つ方が望ましいことが判つている。 第2図の実施例では、ゲート・サイズを変える
ことにより、基準FETがスイツチングする時刻、
すなわちオンとなる時刻を調整することができ、
FETのスイツチング時刻をより等間隔にするこ
とができる。これにより、遅延回路52を除去す
ることができる。例えば、0.7ボルトでオンとな
るエンハンスメントFETのゲートサイズはその
ままとする。このFETは基準FETの中で最後に
オンとなるものである。ドープされてないゲート
を持つ基準FETは比較的大きな、例えば12×6
ミクロン(ソース・ドレイン)のゲートを持つ。
これによりこのFETは最初にオンになる。デプ
レシヨンモードFETは基準としては使用されず、
10×6ミクロン(ソース・ドレイン)の大きさの
エンハンスメントモードFETが用いられる。こ
のFETは中間でオンとなる。このような、基準
FETのスイツチング時刻を調整することにより、
回路内の他と遅延と整合させることもできる(例
えば、配列FETの出力のフリツプフロツプに到
着する遅延の整合)。 以上に述べた大きさは、例を示したものにすぎ
ず、3つの基準トランジスタのゼロドープ、エン
ハンスメント又はデプレシヨンの他の組合せに応
じて基準FETゲートの大きさを変えることが可
能であり、その場合の変数は、ドーピング、エン
ハンスメント、デプレシヨン又はゼロの程度と、
ゲートの大きさとによつて決定される。一般に製
造時に用いられるのは標準的なものであり、基準
FETの拡散時にこれらの1つを採用することが
望ましい。 第2図の実施例で、フリツプフロツプに到着す
る信号列は、実質的に等時間間隔であり、次のよ
うな順序となる。すなわち、第1の基準FETの
スイツチング、配列内のゼロドープFETのスイ
ツチング、第2の基準FFTのスイツチング、エ
ンハンスメントモードFETのスイツチング、第
3の基準FETのスイツチング、となる。 第4図の実施例においても、基準FET36,
38及び40のゲートを大きさを等しくする必要
はない。まだ、ドーピングを変えることもでき
る。上の例では、基準FETは異なつたゲートサ
イズを持つ2つのエンハンスメントモードFET
と、配列内のFETとは異なつたゲートサイズを
持つ1つの非ドープFETとにより構成できる。
比較回路に印加される電流の振幅と電流のタイミ
ングとに応じて他の組合せを取ることも可能であ
る。すべてのFETについて、オンとなるのに要
する時間は比較的短く、現在のところサイクル時
間は300ナノ秒である。より早い速度も得ること
ができる。 本発明について、3レベルで動作するFETを
用いて説明した。打ち込み法を選択することによ
り、3レベル以上のしきい値を導入することも可
能である。あるいはゲート酸化物の厚さを変える
ことにより、異なつたしきい値を得ることもで
き、さらに別の技術を用いてしきい値を変えるこ
ともできる。本発明は多数のしきい値レベルを持
つものを含んでいる。また、より正確な制御を行
なうために、傾斜入力の代りに離散的階段関数を
ゲートに印加することもできる。さらに、時間に
関してゆつくり変化する入力信号を第2図の実施
例で用いることもできる。ここで、「時間に関し
てゆつくり変化する」とは、ROMセルからの出
力が時間の関数として測定される、すなわちセン
スされることを意味する。この方法は、ROM出
力がセルからの電流振幅の大きさの関数として測
定すなわちセンスされる第4図の実施例とは対照
的である。 より小さなFETとその相互接続のための技術
が開発され、例えばソース及びドレイン線がより
近づき、金属及びゲート領域がより小さくなつた
が、これによつて、動作速度が高速となり、単位
面積当りのセル数が増加し、またより大きな配列
が可能となつたことに注意すべきである。本発明
では、各セルからの出力を2倍にしているが、さ
らに開発技術を用いることによりその大きさを減
少させることも可能である。
フリツプフロツプ42,44、及び46の出力
はエンコーダ48に接続されており、このエンコ
ーダはこれらの2進コード信号に変換して一対の
線50に出力する。典型的なエンコーダは次のよ
うな符号化を行なう。エンコーダ48 入力 出力 111 11 011 10 001 01 000 00 このようにして、1つのセル24から4状態の
情報が線50に得られる。 第2図のROMチツプは、他のセルの他に、波
形整形アンプ、バツフア、入力及び出力ポート、
マルチプレクサ、センサ回路等を含んでいること
はいうまでもない。 遅延回路52をトランジスタ40とフリツプフ
ロツプ46との間に入れることができる。これ
は、トランジスタ46がオンとなるのが、トラン
ジスタ38がオンとなる時刻に近いため、実用的
な回路を構成するのには、少し遅延を入れた方が
良いためである。上の例では素子52の遅延にほ
ぼ120nsが望ましく、これによつて3つのトラン
ジスタ36,38及び40から出力が出る時刻
が、各セルの読み出し時間の全体についてほぼ等
しく間隔があけられることになる。同様の遅延を
トランジスタ36及び38について設けることも
できる。 第3図Aは2つの隣接したセルの一部を示す集
積回路チツプの平面図である。各セルはソース及
びドレイン拡散領域60及び62と、その中間の
ゲート領域64とを持つFETを含んでいる。第
3図Bは第3図Aの線―Bに沿つた断面図であ
る。厚い酸化膜68がシリコン表面の上部に形成
されている。ゲート金属66は第2図の行選択線
に対応している。これはほぼ14ミクロン(10-6メ
ートル)の幅を持つ。厚いシリコン酸化膜68の
開口部によつてゲートが定められており、その幅
はほぼ6ミクロンであり、またドレイン及びソー
ス領域間の距離は可能な限り小さい方が良く、た
とえば5.5ミクロンである。 各セル内の各トランジスタのゲート表面面積
(5.5×6ミクロン)は同じ大きさである。中間の
しきい値、すなわち前記の例で0.1ボルトのしき
い値を持つトランジスタに対しては、ゲート領域
に対する不純物の追加は行なわれない。−2.0ボル
ト及び+0.7ボルトのしきい値を持つトランジス
タは、エンハンスメント及びデプレシヨン型
FETの各々についてゲートの下部にN及びPの
打込み領域が存在する。いずれにせよ、しきい値
レベルの違いにかかわらず、ゲート表面面積の大
きさは同じであることに注意すべきである。 第4図はROM配列の別の実施例を示してい
る。これは第2図のものと類似しており、同様の
素子には同じ番号が付されている。ステツプ発生
器78は、例えば−2.5から+2.5の急峻な立上り
時間を持つたステツプ電圧を1つの行選択線30
に印加する。この電圧により、この行選択線上の
セル24内の動作可能なFETはすべてオンとな
る。セル24内のFET26のしきい値により、
またFETが接断されているか否か、すなわち動
作不可能か否かによつて、列選択線には異なつた
電流が流れる。たとえば、デプレシヨンFETは
300マイクロアンペアだけ流し、ドープされてな
い、すなわちEゼロFETは120マイクロアンペア
だけ流し、エンハンスメントモードFETは50マ
イクロアンペアだけ流す。 バツフアすなわち電流センスアンプ80が列選
択線に接続されており、後述するようにこの列か
らの出力を比較回路82,84及び86に印加す
る。 行選択線30にはFFT36,38及び40を
持つた3つの基準セルが含まれている。これらの
FET36,38及び40からの出力はそれぞれ
3つのバツフアすなわち電流アンプに印加され、
続いてそれぞれ比較回路82,84,86の1つ
の入力に印加される。これらの比較回路の第2の
入力はバツフア80に接続されている。この比較
回路入力の信号が一致すると該回路が付勢され、
エンコーダ48に出力信号が印加される。この動
作表は第2図に関連して述べた前記のものと同じ
であり、フリツプフロツプ出力ではなく比較器出
力である点だけが異なる。 第2図の場合と同様に、当業者には公知の
ROM配列補助回路については示していない。あ
る行のセルを読み出すのに、例えば木構造構成
や、ビツト線及び列選択の他の制御方式のよう
な、種々の方法を用いることができる。ROMか
らデータを読み出す方式に応じて他の技術を用い
ることもできる。 第2図及び第4図の両方における基準FET3
6,38及び40については、ある実施例におい
ては、配列内のFETとは異なつたゲート・サイ
ズを持つ方が望ましいことが判つている。 第2図の実施例では、ゲート・サイズを変える
ことにより、基準FETがスイツチングする時刻、
すなわちオンとなる時刻を調整することができ、
FETのスイツチング時刻をより等間隔にするこ
とができる。これにより、遅延回路52を除去す
ることができる。例えば、0.7ボルトでオンとな
るエンハンスメントFETのゲートサイズはその
ままとする。このFETは基準FETの中で最後に
オンとなるものである。ドープされてないゲート
を持つ基準FETは比較的大きな、例えば12×6
ミクロン(ソース・ドレイン)のゲートを持つ。
これによりこのFETは最初にオンになる。デプ
レシヨンモードFETは基準としては使用されず、
10×6ミクロン(ソース・ドレイン)の大きさの
エンハンスメントモードFETが用いられる。こ
のFETは中間でオンとなる。このような、基準
FETのスイツチング時刻を調整することにより、
回路内の他と遅延と整合させることもできる(例
えば、配列FETの出力のフリツプフロツプに到
着する遅延の整合)。 以上に述べた大きさは、例を示したものにすぎ
ず、3つの基準トランジスタのゼロドープ、エン
ハンスメント又はデプレシヨンの他の組合せに応
じて基準FETゲートの大きさを変えることが可
能であり、その場合の変数は、ドーピング、エン
ハンスメント、デプレシヨン又はゼロの程度と、
ゲートの大きさとによつて決定される。一般に製
造時に用いられるのは標準的なものであり、基準
FETの拡散時にこれらの1つを採用することが
望ましい。 第2図の実施例で、フリツプフロツプに到着す
る信号列は、実質的に等時間間隔であり、次のよ
うな順序となる。すなわち、第1の基準FETの
スイツチング、配列内のゼロドープFETのスイ
ツチング、第2の基準FFTのスイツチング、エ
ンハンスメントモードFETのスイツチング、第
3の基準FETのスイツチング、となる。 第4図の実施例においても、基準FET36,
38及び40のゲートを大きさを等しくする必要
はない。まだ、ドーピングを変えることもでき
る。上の例では、基準FETは異なつたゲートサ
イズを持つ2つのエンハンスメントモードFET
と、配列内のFETとは異なつたゲートサイズを
持つ1つの非ドープFETとにより構成できる。
比較回路に印加される電流の振幅と電流のタイミ
ングとに応じて他の組合せを取ることも可能であ
る。すべてのFETについて、オンとなるのに要
する時間は比較的短く、現在のところサイクル時
間は300ナノ秒である。より早い速度も得ること
ができる。 本発明について、3レベルで動作するFETを
用いて説明した。打ち込み法を選択することによ
り、3レベル以上のしきい値を導入することも可
能である。あるいはゲート酸化物の厚さを変える
ことにより、異なつたしきい値を得ることもで
き、さらに別の技術を用いてしきい値を変えるこ
ともできる。本発明は多数のしきい値レベルを持
つものを含んでいる。また、より正確な制御を行
なうために、傾斜入力の代りに離散的階段関数を
ゲートに印加することもできる。さらに、時間に
関してゆつくり変化する入力信号を第2図の実施
例で用いることもできる。ここで、「時間に関し
てゆつくり変化する」とは、ROMセルからの出
力が時間の関数として測定される、すなわちセン
スされることを意味する。この方法は、ROM出
力がセルからの電流振幅の大きさの関数として測
定すなわちセンスされる第4図の実施例とは対照
的である。 より小さなFETとその相互接続のための技術
が開発され、例えばソース及びドレイン線がより
近づき、金属及びゲート領域がより小さくなつた
が、これによつて、動作速度が高速となり、単位
面積当りのセル数が増加し、またより大きな配列
が可能となつたことに注意すべきである。本発明
では、各セルからの出力を2倍にしているが、さ
らに開発技術を用いることによりその大きさを減
少させることも可能である。
第1図は従来技術のROMセルの回路図であ
り、第2図は本発明に従つたROMの一部の回路
図であり、第3図A及びBは本発明に従つたセル
の金属ゲートFETのそれぞれ尺度は明確にしな
い平面図及び断面図であり、第4図は本発明の他
の実施例に従つたROMの一部の回路図である。 セル……第2図のセル24、選択するための手
段……第2図の列選択ゲート31、入力信号を印
加する手段……第2図の傾斜信号発生器28及び
行選択線30、出力信号を受信する手段……第2
図のセンサ34、基準回路……第2図のFET3
6,38及び40、フリツプフロツプ……第2図
のフリツプフロツプ42,44、及び46、エン
コーダ……第2図のエンコーダ48、遅延回路…
…第2図の遅延52、比較回路……第4図の比較
器82,84、及び86。
り、第2図は本発明に従つたROMの一部の回路
図であり、第3図A及びBは本発明に従つたセル
の金属ゲートFETのそれぞれ尺度は明確にしな
い平面図及び断面図であり、第4図は本発明の他
の実施例に従つたROMの一部の回路図である。 セル……第2図のセル24、選択するための手
段……第2図の列選択ゲート31、入力信号を印
加する手段……第2図の傾斜信号発生器28及び
行選択線30、出力信号を受信する手段……第2
図のセンサ34、基準回路……第2図のFET3
6,38及び40、フリツプフロツプ……第2図
のフリツプフロツプ42,44、及び46、エン
コーダ……第2図のエンコーダ48、遅延回路…
…第2図の遅延52、比較回路……第4図の比較
器82,84、及び86。
Claims (1)
- 【特許請求の範囲】 1 ROMマトリツクス内に相互接続された複数
個の多状態セルを含み、該セルの各々が多状態の
それぞれに対応する多値レベルの1つをもつ読出
し専用メモリにおいて、 読み出すべき該セルの特定の1つを選択するた
めの手段、 該選択されたセルに時間とともに振幅の変化す
る入力信号を印加する手段、 該入力信号の振幅が該多値レベルの1つのもの
に達したとき該選択されたセルから出力される信
号を受信する手段、および該セルの多状態の1つ
を決定するため、該受信信号のタイミングを検出
するための手段を含むことを特徴とする読出し専
用メモリ。 2 特許請求の範囲第1項に記載の読出し専用メ
モリにおいて、 該セルの各々はFETを含み、各ROMセルの
FETは実質的に同じ表面積と形状を有している
ことを特徴とする読出し専用メモリ。 3 特許請求の範囲第1項に記載の読出し専用メ
モリにおいて、 該セルの各々が少なくとも4つの状態を持つこ
とと、該状態の中の3つが該入力信号の異なつた
振幅に応動するゲートしきい値レベルに対応し、
第4の状態が該入力信号に対する非動作性に対応
することと、該セルが最初の該3状態の1つであ
れば該入力信号の印加中に異なつた時刻におい
て、該セルがスイツチングされ、また該セルが該
第4の状態であれば該入力信号の印加によつては
スイツチングされないことを特徴とする読出し専
用メモリ。 4 特許請求の範囲第3項に記載の読出し専用メ
モリにおいて、 さらに、各々が2つの入力と1つの出力とを持
つ少なくとも3つのフリツプフロツプが含まれ、
その第1の該入力は該少なくとも3つの基準回路
の出力にそれぞれ接続され、またその第2の該入
力は読み出される該セルの出力を受信するように
接続されていることと、該フリツプフロツプの
各々がその2つの該入力における信号の一致に応
動して出力信号を発生することとを特徴とする読
出し専用メモリ。 5 特許請求の範囲第4項に記載の読出し専用メ
モリにおいて、 さらに、該3つのフリツプフロツプの出力を受
信し、該フリツプフロツプからの出力に応じて2
ビツトの2進信号を発生するためのエンコーダが
含まれることを特徴とする読出し専用メモリ。 6 特許特許請求の範囲第4項に記載の読出し専
用メモリにおいて、 さらに、該基準回路の少なくとも1つとこれに
対応する該フリツプフロツプの入力との間に遅延
回路が含まれることを特徴とする読出し専用メモ
リ。 7 複数のセルを含む読出し専用メモリにおい
て、該セルの各々が電界効果トランジスタであ
り、この各々が実質的に同じ表面面積と形状とを
もつゲート領域を持つことと、該FETの第1の
部分がエンハンスメントモード素子であること
と、該FETの第2の異なつた部がデプレシヨン
モード素子であることと、該FETの第3の異な
つた部分のゲート領域が該エンハンスメントモー
ド素子と該デプレシヨンモード素子との中間のド
ーピングを持つことと、該FET素子の一部が
FETとして動作しないこととを特徴とする読出
し専用メモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/229,717 US4404655A (en) | 1981-01-28 | 1981-01-28 | Data sense apparatus for use in multi-threshold read only memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57143797A JPS57143797A (en) | 1982-09-06 |
JPH0154800B2 true JPH0154800B2 (ja) | 1989-11-21 |
Family
ID=22862416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1103782A Granted JPS57143797A (en) | 1981-01-28 | 1982-01-28 | Read only memory |
Country Status (4)
Country | Link |
---|---|
US (1) | US4404655A (ja) |
EP (1) | EP0057111B1 (ja) |
JP (1) | JPS57143797A (ja) |
DE (1) | DE3280445T2 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59126315A (ja) * | 1982-12-24 | 1984-07-20 | Fujitsu Ltd | 比較回路 |
US5227993A (en) * | 1986-03-04 | 1993-07-13 | Omron Tateisi Electronics Co. | Multivalued ALU |
JPS6342100A (ja) * | 1986-08-08 | 1988-02-23 | Fujitsu Ltd | 3値レベルrom |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
EP0757355B1 (en) * | 1995-07-31 | 2000-04-19 | STMicroelectronics S.r.l. | Mixed parallel-dichotomic serial sensing method for sensing multiple-levels non-volatile memory cells, and sensing circuit actuating such method |
TW403839B (en) * | 1997-09-17 | 2000-09-01 | Nanya Plastics Corp | A quick-check measurement for floating unit confirmation using bit-line coupling pattern |
US6038166A (en) * | 1998-04-01 | 2000-03-14 | Invox Technology | High resolution multi-bit-per-cell memory |
US7783299B2 (en) | 1999-01-08 | 2010-08-24 | Trueposition, Inc. | Advanced triggers for location-based service applications in a wireless location system |
US20040075119A1 (en) * | 2002-10-08 | 2004-04-22 | Sanjay Natarajan | Forming polysilicon structures |
ITRM20050353A1 (it) * | 2005-07-04 | 2007-01-05 | Micron Technology Inc | Amplificatore di rilevazione di piu' bit a bassa potenza. |
KR100942870B1 (ko) | 2005-07-04 | 2010-02-17 | 마이크론 테크놀로지, 인크. | 저전력 다중 비트 감지 증폭기 |
US7821080B2 (en) * | 2005-07-15 | 2010-10-26 | Guobiao Zhang | N-ary three-dimensional mask-programmable read-only memory |
US7633128B2 (en) * | 2005-07-15 | 2009-12-15 | Guobiao Zhang | N-ary mask-programmable memory |
US7800951B2 (en) * | 2007-08-20 | 2010-09-21 | Marvell World Trade Ltd. | Threshold voltage digitizer for array of programmable threshold transistors |
US7948802B2 (en) | 2007-12-04 | 2011-05-24 | Micron Technology, Inc. | Sensing memory cells |
US8213957B2 (en) | 2009-04-22 | 2012-07-03 | Trueposition, Inc. | Network autonomous wireless location system |
US8564070B2 (en) | 2010-05-24 | 2013-10-22 | Chengdu Haicun Ip Technology Llc | Large bit-per-cell three-dimensional mask-programmable read-only memory |
US9558842B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional one-time-programmable memory |
US9190412B2 (en) | 2011-09-01 | 2015-11-17 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional offset-printed memory |
US8921991B2 (en) | 2011-09-01 | 2014-12-30 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory |
US9024425B2 (en) | 2011-09-01 | 2015-05-05 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional memory comprising an integrated intermediate-circuit die |
US9123393B2 (en) | 2011-09-01 | 2015-09-01 | HangZhou KiCun nformation Technology Co. Ltd. | Discrete three-dimensional vertical memory |
US9093129B2 (en) | 2011-09-01 | 2015-07-28 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising dice with different BEOL structures |
US8890300B2 (en) | 2011-09-01 | 2014-11-18 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die read/write-voltage generator |
US9396764B2 (en) | 2011-09-01 | 2016-07-19 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional memory |
US9117493B2 (en) | 2011-09-01 | 2015-08-25 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die address/data translator |
US9508395B2 (en) | 2011-09-01 | 2016-11-29 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator |
US9299390B2 (en) | 2011-09-01 | 2016-03-29 | HangZhou HaiCun Informationa Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die voltage generator |
US9559082B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory comprising dice with different interconnect levels |
US9305605B2 (en) | 2011-09-01 | 2016-04-05 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional vertical memory |
US8699257B2 (en) | 2011-09-01 | 2014-04-15 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional writable printed memory |
US9666300B2 (en) | 2011-09-01 | 2017-05-30 | XiaMen HaiCun IP Technology LLC | Three-dimensional one-time-programmable memory comprising off-die address/data-translator |
US9305604B2 (en) | 2011-09-01 | 2016-04-05 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die address/data-translator |
US9001555B2 (en) | 2012-03-30 | 2015-04-07 | Chengdu Haicun Ip Technology Llc | Small-grain three-dimensional memory |
US9293509B2 (en) | 2013-03-20 | 2016-03-22 | HangZhou HaiCun Information Technology Co., Ltd. | Small-grain three-dimensional memory |
US10079239B2 (en) | 2014-04-14 | 2018-09-18 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional mask-programmed read-only memory |
CN104979352A (zh) | 2014-04-14 | 2015-10-14 | 成都海存艾匹科技有限公司 | 混合型三维印录存储器 |
US10304553B2 (en) | 2014-04-14 | 2019-05-28 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional memory with an above-substrate decoding stage |
US10199432B2 (en) | 2014-04-14 | 2019-02-05 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of MOSFET-type compact three-dimensional memory |
US10211258B2 (en) | 2014-04-14 | 2019-02-19 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of JFET-type compact three-dimensional memory |
CN104978990B (zh) | 2014-04-14 | 2017-11-10 | 成都海存艾匹科技有限公司 | 紧凑型三维存储器 |
US10446193B2 (en) | 2014-04-14 | 2019-10-15 | HangZhou HaiCun Information Technology Co., Ltd. | Mixed three-dimensional memory |
US10304495B2 (en) | 2014-04-14 | 2019-05-28 | Chengdu Haicun Ip Technology Llc | Compact three-dimensional memory with semi-conductive address line portion |
US11170863B2 (en) | 2016-04-14 | 2021-11-09 | Southern University Of Science And Technology | Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM) |
CN107301878B (zh) | 2016-04-14 | 2020-09-25 | 成都海存艾匹科技有限公司 | 多位元三维一次编程存储器 |
US10559574B2 (en) | 2016-04-16 | 2020-02-11 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising Schottky diodes |
US10490562B2 (en) | 2016-04-16 | 2019-11-26 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers |
CN107316869A (zh) | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
CN110534519B (zh) | 2018-05-27 | 2022-04-22 | 杭州海存信息技术有限公司 | 改进的三维纵向存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54161853A (en) * | 1978-06-12 | 1979-12-21 | Seiko Epson Corp | Read-only memory |
JPS56159897A (en) * | 1980-05-12 | 1981-12-09 | Seiko Epson Corp | Read-only memory |
JPS56159898A (en) * | 1980-05-12 | 1981-12-09 | Seiko Epson Corp | Read-only memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5847795B2 (ja) * | 1978-06-02 | 1983-10-25 | セイコーエプソン株式会社 | 半導体記憶装置 |
US4202044A (en) * | 1978-06-13 | 1980-05-06 | International Business Machines Corporation | Quaternary FET read only memory |
US4192014A (en) * | 1978-11-20 | 1980-03-04 | Ncr Corporation | ROM memory cell with 2n FET channel widths |
US4272830A (en) * | 1978-12-22 | 1981-06-09 | Motorola, Inc. | ROM Storage location having more than two states |
US4287570A (en) * | 1979-06-01 | 1981-09-01 | Intel Corporation | Multiple bit read-only memory cell and its sense amplifier |
-
1981
- 1981-01-28 US US06/229,717 patent/US4404655A/en not_active Expired - Lifetime
-
1982
- 1982-01-28 EP EP82300454A patent/EP0057111B1/en not_active Expired - Lifetime
- 1982-01-28 JP JP1103782A patent/JPS57143797A/ja active Granted
- 1982-01-28 DE DE82300454T patent/DE3280445T2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54161853A (en) * | 1978-06-12 | 1979-12-21 | Seiko Epson Corp | Read-only memory |
JPS56159897A (en) * | 1980-05-12 | 1981-12-09 | Seiko Epson Corp | Read-only memory |
JPS56159898A (en) * | 1980-05-12 | 1981-12-09 | Seiko Epson Corp | Read-only memory |
Also Published As
Publication number | Publication date |
---|---|
EP0057111B1 (en) | 1993-10-27 |
EP0057111A3 (en) | 1984-09-26 |
DE3280445T2 (de) | 1994-03-03 |
EP0057111A2 (en) | 1982-08-04 |
US4404655A (en) | 1983-09-13 |
DE3280445D1 (de) | 1993-12-02 |
JPS57143797A (en) | 1982-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0154800B2 (ja) | ||
US4713796A (en) | Semiconductor integrated circuit | |
US4539658A (en) | Semiconductor memory | |
US5170374A (en) | Semiconductor memory | |
US6577530B2 (en) | Semiconductor memory device having memory cells each capable of storing three or more values | |
US5666304A (en) | Semiconductor memory device and method of fabricating the same | |
US4240151A (en) | Semiconductor read only memory | |
US7307877B2 (en) | Natural analog or multilevel transistor DRAM-cell | |
US5719520A (en) | Multi-valued ROM circuit #7 | |
US6317362B1 (en) | Semiconductor memory device | |
US4901281A (en) | Semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programmed circuit | |
US6310811B1 (en) | Memory with high speed reading operation using a switchable reference matrix ensuring charging speed | |
JPS6035755B2 (ja) | センス増幅器 | |
EP0135699B1 (en) | Fet read only memory cell with with word line augmented precharging of the bit line | |
US5101380A (en) | Semiconductor memory device | |
US5493526A (en) | Method and apparatus for enhanced EPROM and EEPROM programmability and process scaling | |
US5365478A (en) | Semiconductor memory | |
US4709353A (en) | Semiconductor memory | |
JP3084582B2 (ja) | 半導体記憶装置 | |
JPH0793016B2 (ja) | プログラマブルrom | |
Horninger | Fully decoded MNOS storage arrays in ESFI MOS technology | |
US5612915A (en) | Clamp circuit for read-only-memory devices | |
JPS62195783A (ja) | 半導体記憶装置 | |
JPH07122993B2 (ja) | 半導体集積回路 | |
JPH08203289A (ja) | 半導体メモリおよびその製造方法 |