JPH01502467A

JPH01502467A - 多重速度・全二重モデム

Info

Publication number: JPH01502467A
Application number: JP62502636A
Authority: JP
Inventors: ワルドロン，マーク・エイ; レウング，トミー・ワイ
Original assignee: シーティーエス・コーポレーション
Priority date: 1986-04-21
Filing date: 1987-04-20
Publication date: 1989-08-24
Also published as: NL8720204A; WO1987006788A1; GB2208579B; GB2208579A; CA1241378A; GB8822623D0; US4691342A; AU7306387A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】多重速度・全二重モデム本願は、１９８３年９月９日に「ディジタル信号プロセッサ・モデム」という名称で出願された米国出願第５３０，６９０号（１９８６年１０月２５日に発行された米国特許第４，６２０，２９４号）の部分継続出願である。該５３０，６９０号出願の明細書及び図面は本願の一部をなす。

技術分野本発明はコンピュータ周辺装置、特に、長距離直接ダイヤル網（ＤＤＬ）のような音声縁電話線を介してデータを送受信するための変復調器（モデム）システムに関する。

背景の技術米国特許第４，６２０，２９４号は全二重型二重速度（デー−アル・スピード）モデムに関するもので、該モデムはコヒーレントＦＳＸ（周波数シフト・キーイング）によｆｉ　Ｏ−６００ビット／秒（ｂ−ｐ−ｓ−）という低速同期モードで送信を行い、ＱＤＰＳＲ（直角差動位相シフト・キーイング）により１２００ｂ、ｐ、ｓ、の高速同期または非同期モードで受体ヲ行う能力を備えている。

本願は、第５３０，６９０号出願の二重速度モードを一部に組み込むと共に、２４００　ｂ、　ｐ、　ｓ、の送信速度とアダプティブな等化とを更に付加した多重速度・全二重モデムに関する。先の出願の開示においては１個のコブツク（ｃｏｄｅｃ　）が用いられておシ、また先の出願で開示されている個別のマルチプレクサは本願では使用されていない。本発明では、８ビツトの双方向性／Ｚスが信号プロセッサとマイクロコンビーータとの間に組み込まれ、この８ビツト双方向性バスをエネーブルするための新規なタイミング手段が開示される。

本発明の新規な特徴及びそれを達成する手法は、以後明確にされる。本発明自体は、添付の図面を考慮し、実施例に開場下の説明を参照することによって最も良く理解されよう図面の簡単な説明第１図は、モデムの動作を簡略的に示すブロック図であ第２図は、好ましいバス・ラインを開示するモデムの好ましい実施例のブロック図である。

第３Ａ−Ｄ図は、モデムの好ましい実施例の概略図である。

第４図は、送シ側及び応答側のモデム・システム形態のブロック図を示す。

第５図は、Ｏ−３００，６００，１２００，２４００ｂ、　ｐ−８−システム形態のブロック図を示す。

第６図は、ＤＴＭＦシステム形態のブロック図である。

第７図は、線状態検出器のシステム形態のブロック図である。

第８図は、モデム・モードでの信号プロセッサのブロック図である。

第９図は、ＤＴＭＦ／線状態モードでの信号プロセッサのブロック図である。

第１０図は、好ましい主モデム・プログラム形態のフローチャートである。

第１１図は、好ましいＤＴＭＦ／線状態プログラム形態のフローチャートである。

第１２図は、好ましい共通メスパント１形態の７０−チャートである。

第１３図は、モデム・モードでの好ましい−ぞスノζンド形態のフローチャートである。

第１５図は、強制ボー速度形態の好ましい実施例の７０一チ第１６図は、好ましい自動応答形態のフローチャー）１−示す。

第１７図は、モデム状態ダイヤグラムの好ましい実施例である。

第１８図は、書き込み−読み出しタイミング図の好ましい実施例を示す。

第１９図は、６００−ＰＯ−３ＩＥＮダイヤグラムの好ましい実施例を示す。

第２０図は、好ましい最小／最大タイミング図を示す。

第２１図は、読み出し／書き込み５ＩＥＮ期間でのバスの好ましい実施例を示す。

第２２図は、好ましいＦＳＸタイミング図を示す。

第２３Ａ図は、好ましい送シ通信接続を示すチャートである。

第２３Ｂ図は、好ましい応答通信接続を示すチャートである。

発明としてみなされる主題は、請求の範囲に特に指摘され、明瞭に請求されている。発明の構成、動作及び目的、効果は添付の図面に僕達して行われる以下の記述から良好に理解されよう。第り図はモデムの動作を簡略的に示すブロック図である。

第１図に示すように、ディジタルデータは力ンプラ２２ヲ介してデータ端末装置（ＤＴＥ）２０と端末インターフェース２４との間で伝送される。端末インターフェース２４はＲ８２３Ｇインターフエースであるのが好ましい。ディジタルデータはｐツプラ２６ｉ介してインターフェース２４トマイクロコンピユータ２８との間で通信される。

ディジタルデータは双方向性バス３０を介してマイクロコンビーータ２８と信号プロセッサ３２との間で通信される。送信線２５はマイクロコンピュータ３２からのディジタルデータを符号復号器（即ちコブツク）のような変換手段３４へ供給する。変換手段３４はディジタル／アナログ変換器（Ｄ／Ａ）３３及びアナログ／ディジタル変換器（Ａ／Ｄ）３ｓｉ有する。送信線２５からのディジタルデータはＤ／Ａ３３によってアナログ信号へ変換され、該アナログ信号は線３７ヲ介してフィルタ３６へ伝送される。フィルタ３６は送信フィルタ部３８及び受信フイルタ部４０：Ｉ！−備えるのが好ましい。ライン３７からのアナログ信号は送信フィルタ３８ヲ通過し、線４１ｔ−介してＤＡＡインターフェース４２へ伝わる。

ＤＡＡインターフェース４２ｔ−通過する受信アナログ信号は線４３によって受信フィルタ４０へ伝えられる。受信フィルタ４゜は受信アナログ信号ｖｉ−線３９ヲ介して変換手段３４へ供給する。

このアナログ信号はＡ／Ｄ３５によってディジタルデータへ変換され、該ディジタルデータは１ｔＡ２７′ｆｒ：介して信号プロセッサ３２へ、更にバス３０ヲ介してマイクロコンビエータ２８へ伝達される。

信号フロセッサ３２のｔ７Ｐｏが１ｌｉｉ３１’ｉ介Ｑてマイクロコン特表千１ −５０２４［ｉ７　（４）ピユータ２８へ形成信号を与えると、マイクロコンピュータ２８はパス３０全一時的に「読み出し」モードに置く。

アナログ信号は電話網４４（例えば、二線または四線の電話線）ｖｉ−介して伝えられ、送り側モデム１ｏと受け側モデム１２との間で通信される。

呼出し検出器回路４６は線４５を介してＤＡＡインターフェース４２から呼出し信号を受け取って、線４７ヲ介してマイクロコンピュータ２８へ呼出し指示信号を送る。

発振・クロック回路４８はタイミング信号を線２９ヲ介してマイクロコンビーータ２８へ、線７７ヲ介して変換手段３４へ、線７５ヲ介してフィルタ３６へ伝える。

第２図において、マイクロコンピュータ２８のポートσは上位アドレス・バス５０ヲ介してプログラム・メモリ記憶装置５２とアドレス復号手段５４と電気的消去可能なプログラム可能読み出し専用メモリ（Ｅ２ＰＲＯＭ）６２とに結合されるのが好ましい。

マイクロコンピュータ２８のポート１は下位アドレス／データバス３０全介してディジタルデータを読み出しバッファ５６、アドレス・ラッチ６０、Ｅ２ＰＲＯＭ６２、プログラムメモリ記憶装置５２、信号プロセッサ３２及び出カポ−）　６４．６４の間で伝送するように結合されるのが好ましい。

好ましくは、複数個のディップ・スイッチ６８は選択された信号をバス７１ヲ介して読み出しバッファ５６へ送るための各種のスイッチ配置を手動選択するための手段を与える。

出力ポートロ４は線６１．６３．６５．６７、６９を介して各種のディジタルデータ信号をインターフェース２４へ伝送するように形成されるのが好ましい。線６１．６３．６５．６７、６９　ｋ介して伝送される典型的な信号は送信クリア（ＣＴＳ）、データ・セット完了（ＤＳＲ）、データ搬送波検出器（ＤＣＤ）、高速指示器（ＨＳ）及び呼出し指示（ＲＩ）ｋ含む。Ｈ８信号も線１２０を介してゲートアレー７４へ伝わる。Ｈ８入力での論理ローは２４００１）１）８　を示し、論理ハイは１２００ｂｐｓ’を示す。初めに発生される送信クロック速度はＨ８入力によって選択される。

下位アト９レス・バス７０はアドレス・ラッチ６０からのディジタルデータをプログラム・メモリ・スイース５２及びＥ２ＰＲＯＭ６２へ運ぶ。

タイミング制御バス７２はゲートアレー７４のための高速（）ＩＳ）。

外部タイミング（ＸＴ）及びスレーブ・タイミング（ＳＴ）の選択に対する制御線を与える。ＸＴ大入力の論理ロー及びＳＴでの論理ハイは外部タイミング・モードを示す。外部タイミング・モードでは、ＴＸ　ＴＭＧ　ＩＮＴ及びＢＣＬＫがＤＴＥ　ＴＸ　ＴＭＧから導出され、ＤＣＥ　ＴＸ　ＴＭＧは不動作状態である。ＳＴ大入力の論理ロー及びＸＴでの論理ノ・イはスレーブ・タイミング・モードを示す。スレーブ・モードでは、ＴＸ　ＴＭＧ　工ＮＴ及びＢＣＬＫはＤＣ；Ｅ　ＲＸ　ＴＭＧから導ｔｆｊされ、ＤＣＥ　ＴＸ　ＴＭ（。

は動作状態である。ＴＸ　ＴＭＧ　ＩＮＴ出力は、ＤＴＥからの送信データがサンプリングされうるときを示す同期モードの期間に使用される。外部タイミング・モードにおいては、ＴＸ　ＴＭＧＩＮＴ出力はＤＴＥ　ＴＸ　ＴＭＧである。

スレーブ・タイミング・モードにあるときには、この出力はＤ（Ｊ　ＲＸ　ＴＭＧである。

他の全ての時間には、この出力は内部的に導出される。

ゲート・アレー７４は線７５ヲ介してクロック信号をフィルタ３６へ中継する・。また、クロック信号は線７７ｔ−介してゲート・アレー７４から変換手段３４へ伝達される。フレーム５ＹＮＣ信号は線７９ヲ介してゲート・アレー７４から変換手段３４へ伝わる。また、ゲニト・アレー７４はシリアル出カニネーブル（Ｓ○ＥＮ）、シフト・クロック（ＳＣＬＫ）、主クロック（ＭＣＬＫ）信号上線７６、７８．８０　ｉ介して信号プロセッサ３２へ与える。５ＯＥＮ出力はＦＳと同期しており、ディジタル信号プロセッサ（ＤＳＰ）からのシリアル出力データの転送を開始させるのに用いられる。

５ＯＥＮは８ビツトのシリアルデータ転送の間はローに保持される。受信クロック（ＲＸＣ）及び送信（ＴＸＣ）線８１，８２はゲート・アレー７４カラの信号をインターフェース２４及びマイクロコンビエータ２８へ結合する。外部送信クロック（ＥＸＣ）線８３はインターフェース２４からゲート・アレー７４へ連なる。送信タイミング（ＴＸ　ＴＭＧ）及びボー・クロック（ＢＣＬＫ）は線８４．２９’ｔ−介してゲート・アレー７４からマイクロコンピュータ２８へ伝えられる。受信タイミング（ＲＸ　ＴＭＧ）線８６はマイクロコンビエータ２８からの信号をゲート・アレー７４へ送出（ＲＴＳ）、（ＤＴＲ）及び（ＴＸＤ）信号はバス２６を介してマイクロコンピュータ２８へインターフェース２４から伝えられる。

アドレス・ストローズ（π）信号は線８８ヲ介してマイクロコンピュータ２８からアドレス・ラッチ６０へ伝わる。読み出し／書き込み信号は線９１ヲ介してマイクロコンピュータ２８からＥ２ＦＲＯＭ　６２及びタイミング変換９０へ送出される。

タイミング変換９０は読み出し／書き込みインターフェース信号を修正し、読み出し信号を線９２ヲ介して信号プロセッサ３２へ送る。書き込み信号は線９３を介してタイミング変換９０から信号プロセッサ３２へ送出される。また、タイミング変換９０は線９９を介してマイクロコンピュータ２８、出力ポートロ４゜６６及びプログラム・メモリ記憶装置５２との通信においてタイミング信号を受取る。

アドレス復号５４はチップ選択（Ｏ８）信号ｋｉ９４ｔ−介してＥ２ＦＲＯＭへ、１９５ｔ−介して信号プロセッサ３２へ、線９６を介して読み出しバッファ５６へ、線９７ヲ介して出力ポートロ４へ、及び線９８ヲ介して出力ポートロ６へ送出する。

更に詳細な回路説明は第３図の概略図に示されている。マイクロコンピュータ２８は例えばザイログ製のモデル２８マイクロコンピユータのようなマイクロチップが好ましい。

信号プロセッサ３２は日本電気株式会社（ＮＥＣ）製のモデルフッ２０信号プロセッサのようなマイクロチップが好ましい。

読み出しバッファ５６はテキサス・インストルメント（ＴＩ）製のモデルＬＳ　２４４のようなマイクロチップが好ましい。

出力ｙＮ−）６４．６６はＴＩ製のモデルＬＳ　３７４のようなマイクロチップが好ましい。

アドレス復号５４はＴＩ製のモデルＬＳ　１３８のようなマイクロチップが好ましい。

ゲートアレー７４はＮＥＣ製のＣＴＳ　ｓ′ｉｓ　−ＧＡ　−０１６のようなマイクロチップが好ましい。

Ｅ２ＦＲＯＭ６２はエクレル・コーボレーシ璽ン製のモデル２８０４のようなマイクロチップが好ましい。

プログラム・メモリ５２はアメリカン・マイクロ・デバイス（ＡＭＤ）製のモデル２７６４のようなマイクロチップが好ましい。

アドレス・ラッチ６０はＴＩ製のモデルＬＳ　３７４のようなマイクロチ、ツブが好ましい。

変換手段３４はインテル・コーポレーション製のモデル２９１３のような符号／復号器で、通常はコデノクと称されるものが好ましい。

フィルタ３６はアメリカン・マイクロシステムズ社（ＡＭＩ）製のモデル３５２１２のようなマイクロチップが好ましい。

第３図には、これらのマイクロチップがそれに関連した相互接続と共に示されている。明瞭にするために、これらのマイクロチップに対する電源及び接地の接続は示されていない。こうした接続は当業者には周知だからである。図示の簡単化のため、バス・ラインであることは点線のループによって示される。

好ましい実施例において、ディップ・スイッチ網６８は次の機能を選択的に制御するように形成される：ワード長、米国または欧州の特性、自動応答エネーブル、同期または非同期動作、ＥＸ　ＴＸタイミング及びＳＸ　ＴＸタイミング。

ディップ・スイッチ６８からの信号はカップラ７１ヲ介して読み出しバッファ５６へ伝えられ、該データはバス３０ヲ介してマイクロコンピュータ２８によって読み出されるまで読み出しバッファ５６に保持される。典型的には、ゾルアップ抵抗（図示せず）がディップ・スイッチ６８と共に用いられるがｔこの分野では周知である。読み出しバッファからのディジタルデータはバス３０ヲ介してマイクロコンピュータ２８のボート１へ伝、ｔられる。

マイクロコンピュータ２８のボートφからの上位アドレスバス５０ハマイクロコンピュータ２８ヲプログラム・メモリ５２、Ｅ２ＰＲＯＭ　６２及びアドレス復号５４と結合する。

下位アドレス・バス７０は、すでに述べたように、アドレス・ラッチ６０からプログラム・メモリ５２及びＥ２ＰＲＯＭ　６２へ延びる。

マイクロコンピュータ２８は内部的にタイミング信号全発生するようになされてもよいし、タイミング信号を外部クロックによって発生するようにしてもよい。

その代シに、タイミング信号がゲートアレー発振・クロック７３からマイクロコンビ瓢−夕２８へ延びたシ、またはタイミング信号をモデム外の遠隔発根源から供給するようにしてもよい。

マイクロコンピュータ２８、信号プロセッサ３２及びゲート・アレー７４は、７３または１００のような関連したクロック源によって駆動される、共通のクロック源を持つ、または外部クロック源によって駆動されるの何れかでよい。

読み出し／書き込み信号は１ｌｏ１ｔ−介してマイクロコンピュータ２８からＴＩｆｉのモデルＬＳＯ４のような反転増巾器１０２のピン１３へ伝わる。また、＋１！１０１はＴＩ製のモデルＬＳ　３２のようなオアゲート１０４のピン１ｏへ延びている。反転増巾器１０２（Ｄビン１２は線１０３ヲ介してオアゲート１０４のピン１３へ延びる。オアゲート１０４のピン１２は線１０５によグてオアゲート１０４のピン９へ接続される。また、線ｌＯ５はプログラム・メモリ５２、マイクロコンピュータ２８、オアゲート１０４のピン４及びオアケ−）１０４のピン２へ延びている。オアゲート１０４のピン１１は線１０７ヲ介してＥ２ＰＲＯＭ　６２及び信号プロセッサ３２へ出カニネーブル信号（ＯＥ）を与える。

オアゲート１０４のピン８は線１０９ヲ介してＥ２ＰＲＯＭ　６２及び信号プロセッサ３２へ延びる。

線１１１はアドレス復号器５４からオアゲート１０４のピン１へ延びる。オアゲート１０４のピン３は＋ｉｌ　１１３　’に介して出力ポートロ４へ延びる。オアゲート１０４のピン５は線１１５によってアドレス復号器５４へ接続される。

ゲート・アレー７４からの（Ｒ３Ｔ）信号は線１１７によシマイクロコンピュータ２８へ接続され、また反転増巾器１０２のピン５．６ヲ介して信号プロセッサ３２へ接続される。反転増巾器１０２のピン９は線１０６ヲ介してマイクロコンピュータ２８及びアドレス復号器５４へ接続される。反転増巾器１０２のピン８は線１０８を介してプログラム・メモリ５２へ接続される。

オアゲート１０４のピン６は線１１（ｌ介して出力ポートロ６へ接続される。

線１１４．１１６．１１８上に示されるゾルアップ抵抗１１２は、配置、目的、使用が当該分野では周知なので、使用される場所全てに示されているわけではない。線１１４は信号プロセッサ３２と変換手段３４との間で５ＩＥＮ信号を伝達する。線１１６は信号プロセッサ３２と変換手段３４との間で（ＳＩ）直列入力信号全伝達する。−線１１８は信号プロセッサ３２と変換手段３４との間で直列出力（ＳＯ）信号全伝達する。

読み出しバッファ５６とアドレス復号器５４との間でチップ・エネーブル（ＣＥ）信号が線９６によシ伝達される。

アドレス・ストローブ信号は線８８によυマイクローンピユータ２８とアドレス・ラッチ６０との間で伝達される。

チップ選択（Ｃ８）信号は線１２１によシアドレス復号器５４と信号プロセッサ３２との間で伝達される。線３１は信号プロセッサ３２とマイクロコンピュータ２８との間でＰφ傷信号伝達する。

線１２２．１２３はマイクロコンピュータ２８とゲート・アレー７４との間でＢＣＬＫ信号及びＲＸ　５ＹＮＣ信号を伝送する。ＴＸＴＭＧ　ＩＮＴ信号は線１２４によりマイクロコンピュータ２８とゲート・アレー７４との間で伝達される。

ＤＴＥ　ＴＸ　ＴＭＧ信号、ＤＣＥ　ＴＸ　ＴＭ（、信号及びＤＣＥ　ＲＸＴＭＧ（１号は線１２５．１２６．１２７ｖｉ−介してゲート−７レー７４とインターフェース２４との間を伝わる。ＤＣＥ　ＲＸ　ＴＭＧ信号は、受信データが同期モードの期間にサンプルされる場合をＤＴＥへ指示するための受信タイミング・クロックである。このクロック信号の高から低への変化はＲＸ　５ＹＮＣパルスと同期している。１２００Ｈｚビット速度または２４００Ｈｚビット速度に対して４＆３％±２％のデエーティ・サイクルが維持される。

ＤＴＥ’ＴＸ　ＴＭＧ人カタカクロック部タイミングの場合にＤＴＥ２０から送信タイミングを入力するために用いられる。この信号はＤＴＥ　２０からの送信データをサンプリングしうる場合をデータ通信装置（ＤＣＥ）に対して指示される。

ＤＣＥ　ＴＸ　ＴＭＧ出力は、新たな送信データｔ−ＤＣＥへ送出す特表千１− ５０２４［ニア　（６）同期モードの期間には、この信号は内部発生された１２００１１ｚと２４００Ｈｚとのクロックから導出され、スレーブ・タイミング・モードの場合には、この信号はＤＣＥ　ＲＸ　ＴＭＧから導出される。

外部タイミングで非同期モードの場合、この信号は不動作状態である。

ＡＳＹＮＣ信号、ＳＴ倍信号びＸＴ倍信号線１２８．１２９．１３０により出力ポートロ６とゲート・アレー７４との間で伝達される。線１３１．１３２はゲート・アレ−７４ヲ発振・クロック７３へ結合する。ＡＳＹＮＣ入力での論理低は非同期モードであること管指示し、従って、ＢＣＬＫ及びＴＸ　ＴＭＧ　ＩＮＴは内部送信タイミング・クロックから導出される。

５ＣＬＫ、　１４ＣＬＫ及ヒ５ＯＥＮノ各信号１ｄ＋１１１３３．１３４．１３５により信号プロセッサ３２とゲート・アレー７４との間を伝わる。

５ＣＬＫはＤＳＰ直列人力／出力クロックのために使用される。

ＭＣＬＫ出力はＤＳＰ主クロックのために使用される。

ＦＳ信号及びＣＬＫＸ信号は線１３６．１３７により変換手段３４とゲート・アレー７４との間で伝達される。ＣＬＫＸ出力は変換手段３４直列人力／出力クロックのために用いられる。ＦＳパルス出力は変換手段３４から直列出力データを開始させ、変換手段３４へのデータのクロッキングを開始させるために用いられる。

線１３８はマイクロコンピュータ２８ヲ反転増巾器１０２のピン１０へ接続させる。

線１３９は出力ポートロ６をフィルタ３６へ接続させる。

スイッチング回路１４０のピン９，１１は線１．４２によシ出カポ−トロ６へつながる。スイッチング回路１４０のピン１０は線１４１によシ出カポ−トロ６へ接続される。

線１４３によシゲート・アレー７４とフィルタ３６との間でクロック信号が伝達される。

線１４４．１４５はフィルタ３６とＤＡＡインターフェース４２との間で送信信号と受信信号とを結合する。

線１４６は変換手段３４、スイッチング回路１４０のピン１３及びフィルタ３６の間で信号を伝送する。

線１４７は変換手段３４とスイッチング回路１４０のピン４との間で信号を供給する。

フィルタ３６は線１４８によりスイッチング回路１４０のピン１、ピン１２と接続される。

ＲＸ　ＯＵＴ信号は！ｆｓ１４９によシフィルタ３６とスイッチング回路１４０のピン２との間で伝送される。ＲＸ信号はｌ１１１５０によシフィルタ３６とスイッチング回路１４０のピン３との間で伝送される。

抵抗と容量とがそれぞれ線１４５．１５０の間を接続する。線１５１はフィルタ３６ｔ−スイッチング回路１４０のピン１４に接続する。第３Ｄ図に示されるように、線１５１．１４４の間に抵抗が接続される。

ピン１５は線１５２によシスイツチング回路１４０のピン５と接続される。反転増巾器１０２のピン１１はｉ　１５３によシ呼出し検出器回路４６へ接続される。線１５４．１５５は呼出し検出器回路４６−ｉ　ＤＡＡインターフェース４２と接続する。

第３Ｄ図の概略図は当業者にとって公知の典型的な呼出し検出器４６とＤＡＡインターフェース４２とを示している。

送シ側モデム１０と応答側モデム１２との好ましいシステム形態はブロック図の形で第４図に示されている。ＤＴＥ２０は送信方向２１においてマイクロコンピュータ２８と結合される。第１゜２図のインターフェース２４は好ましくはＲ８２３２Ｃインターフエースである。双方向性バス３０はマイクロコンピュータ２８と信号プロセッサ３２との間でディジタルデータを伝送する。信号プロセッサ２８からのディジタルデータは線２５によシ変換手段３４のＤ／Ａ部３部上３達される。

Ｄ／Ａ部３部上３信用ディジタルデータ全アナログ信号へ変換して線３７によりフィルタ３６へ伝える。フィルタ３６は好ましくは送信フィルタ部３８と受信フィルタ部４Ｑとを備える。

線３７からのアナログ信号は送信用の送信フィルタ３８ヲ介して電話網４４ｔ− 伝わる。送り側モデム１０からのアナログ信号は応答側モデム１２の受信フィルタ４０ヲ介し線３９によりＡ／Ｄ変換器３５へ伝わる。Ａ／Ｄ変換器３５はアナログ信号をディジタルデータへ変換し、線２７によシ信号プロセッサ３２へ伝える。

このディジタルデータはバス３０ヲ介してマイクロコンピー−タ２８へ伝ワる。

マイクロコンピュータ２８からのディジタルデータは方向２３においてＤＴＥ２０へ伝達される。

応答側モデム１２は送シ側モデム１０と同時に交信する。ＤＴＥ２０はディジタルデータを方向２１においてマイクロコンピュータ２８へ、双方向性バス３０ヲ介して信号プロセッサ３２へ、そして線２５を介してＤ／Ａ変換器３３へ送る。

Ｄ／Ａ変換器３３はディジタルデータをアナログ信号へ変換し、線３７ヲ介して送信フィルタ３８へ、更に電話網４４によシ送り側モデム１０へ伝達する。

応答側モデム１２からのアナログ信号は受信フィルタ４０と線３９ｔ−介してＡ／Ｄ変換器３５へ伝えられ、そこでディジタルデータへ変換される。受信されたディジタルデータは線２７ヲ介して信号プロセッサ３２へ伝えられる。そこでディジタルデータは双方向性バス３０によシマイクロコンピュータ２８へ伝えられ、ここで、処理されたディジタルデータは方向２３においてＤＴＥ２０へ伝送される。こうして、通常の電話網４４′ｆｔ介して送シ側モデム１０と応答側モデム１２とによって同時に伝送するための全二重モデムが開示される。

第４図に示されるように、４個の動作モードが存在する。

ＦＳＫ、ＰＳＫ、ＱＰＳＫ及びＱＡＭの４個のモードである。ＦＳＸ（周波数シフト・キーイング）はＯ〜３ＱＯｂ、　ｐ、θ、のどのデータ速度においても米国電話伝送仕様（例えばベル１０３及び２１２）とは両立しない。モデム命令及びメツセージは好ましくは３００　ｂ、　ｐ、　８．又は１１０　ｂ−ｐ−ｓ、で転送される。ＤＴＥからの送信データは３２００Ｈｚでサンプリングされ、マイクロコンピュータ２８から信号プロセッサ３２へ送られて変調を受ける。送シ側モデム１０からのコヒーレントなＦＳＫ信号はディジタル的に合成され、Ｄ／Ａ変換部３３へ送られてアナログ信号へ変換され、送信フィルタ３８ｔ−介して電話網４４により３００　ｂ−ｐ−６、で応答側モデム１２へ伝送される。

応答側モデム１２で受信されたＦＳＸ信号は、フィルタ４０でＦ波され、Ａ／Ｄ変換部３５でアナログ信号からディジタル信号へ変換されて信号プロセッサ３２へ送られ、そこで復調される。

受信データと搬送波検出データは信号プロセッサ３２からマイクロコンピュータ３２ヘノζス３０によｌ）　３２００　Ｈｚで転送され、インターフェース２４で更新されてＤＴＥ２０に到る。

ＤＰＳＫ（差動位相シフト・キーイング）動作モードはヨーロッパ電話伝送仕様（ＣＣＩＴＴ　ｖ、　２２．モード１１１及びｉｖ　）と両立する。

送り側モデム１ｏが６００　ｂ−ｐ、　ｓ−でＤＴＥからディジタルデータを送信する場合、必要があればディジタルデータは非同期から同期へ変換され、ディジタルデータはマイクロコンピュータ２８内のスクランブラ・ソフトウェアによってスクランブルされる。スクランブルされたデータはマイクロコンビエータ２８から変調用の６００ボーのビットとして信号プロセッサ３２へ送出される。２進ＰＳＫは信号プロセッサ３２でディジタル的に合成され、Ｄ／Ａ部３３へ伝送されてアナログ信号へ変換され、−フィルタ３８でＰ波されて電話網４４により　６００　ｂ、　ｐ、　ｓ、で伝送される。

受信されたＤＰＳＫ信号はフィルタ４０でｆ波され、Ａ／Ｄ変換部３５でアナログ信号からディジタルデータへ変換されて信号プロセッサ３２へ送られて復調される。受信データは双方向性バス３０によシビットとして６００ボーで搬送波検出・信号品質情報と共に、タイミング再生器により制御された間隔でマイクロコンピュータ２８へ転送される。マイクロコンピュータ２８で受信されると、マイクロコンビー−タコ８内のデスクランブラ・ソフトウェアによシデータはデスクランブラされる。必要があれば、失われたストップ・ビットは再挿入され、インタフェース２４に一介してＤＴＥ２０へ転送される。

ＱＤＰＳＫ（直角差動位相シフト・キーイング）動作モードは米国仕様（ベル２１２）及びヨーロッパ仕様（ＣＣＩＴＴ　ｖ’、　２２ｂｉｓモード１及び１１）と両立する。

ＤＴＥ２０からの送信データは必要に応じて非同期から同期へ変換さり、１２００　ｂ、　ｐ−８＋でマイクロコンビーータ２８へ送られる。データはマイクロコンピュータ２８内のスクランブラ・ソフトウェアによりスクランブルされ、双方向性バス３０により６００ボーでダイピッ）　（ｃｌｉｂｉｔ）として信号プロセッサ３２へ送られて変調される。ＱＤＰＳＫ信号は信号プロセッサ３２によってディジタル的に合成され、Ｄ／Ａ変換部３３へ送られてアナログ信号へ変換される。アナログ信号はフィルタ３５ヲ通過してから電話網４４によ＃）１２００ヤ、　ｐ、８．で伝送される。

受信されたＱＤＰＳＫの１２００　’ｂ−ｐ−８−アナログ信号はフィルタ４０でｆ波され、Ａ／Ｄ変換部３５によってディジタルデータへ変換されて信号プロセッサ３２へ送られ、そこで復調される。

受信データはグイビットとして搬送波検出・信号品質情報と共に６００ボーで双方向性バス３０ヲ介して、タイミング再生器によシ制御された間隔でマイクロコンピュータ２８へ転送される。

そこで、ディジタルデータはマイクロコンピュータ２８内のデスクランブラ・ソフトウェアでデスクランブルされる。必要ならば、失われたストップ・ビットが再挿入され、デスクランブルされたディジタルデータはインターフェース２４ヲ介してＤＴＥ２０へ伝えられる。

ＱＡＭ（直角振巾変調）動作モードはヨーロツ・ξ仕様（ＣＣＩＴＴｖ、　２２　ｂｉｇ）と両立スル。

ＤＴＥ２０からの送信データは２４００　ｂ、　ｐ、日、でマイクロコンビーータ２８へ送られ、必要によシ非同期から同期へ変換される。ディジタルデータはマイクロコンピュータ２８内のスクランブラ・ソフトウェアによってスクランブルされ、ファラドビラ）　（ｑｕａｄｂｉｔ　）として６００ボーで双方向性バス３０によシ信号プロセッサ３２へ送られて変調される。ＱＡＭ信号は信号プロセッサ３２によってディジタル的に合成され、Ｄ／Ａ変換部３３へ送られてアナログ信号へ変換される。アナログ信号はフィルタ３５を通過してから２４００　ｂ−’り−”−で電話網４４により伝送される。

受信すｈｆｃ　ＱＡＭ　ノ２４００　ｂ−ｐ−ｓ、　（７）信号ハフ　イｋ　ｌ　４０　テＦ波され、Ａ／Ｄ変換部３５でディジタルデータへ変換されてから信号プロセッサ３２へ送られて復調される。受信データはクアッドビットとして６００ボーで搬送波検出・信号品質情報と共に双方向性バス３０により、タイミング再生が制御する間隔でマイクロコンピュータ２８へ転送される。そこで、ディジタルデータはマイクロコンピュータ２８内のデスクランブラ・ソフトウェアによってデスクランブルされる。必要に応じて、失われたストップ・ビットが再挿入され、デスクランブルされたディジタルデータはインターフェース２４ヲ介してＤＴＥ２０へ伝えられる。

第５図に示されているモデムは、ここで開示される多重速度モードの何れかで電話網４４ヲ介してアナログ信号を同時に送受信する。送信速度及び受信速度は送シ側モデムによって決定される。本発明の応答側モデムは送り側モデムのモードに応答する。

好ましい実施例において、応答モードに入るには、１）休止状態からの自動応答、２）命令状態からの自動応答、３）命令状態（Ａ命令）からの手動応答、４）ＲＴＳ信号を用いた休止状態からΦ手動応答の４つの方法が存在する。モデムは必要ならば応答モードプロトコルに従って同期動作へ切換わる。

好ましい実施例において、送りモードに入るには、１）命令状態（Ｄ命令）からの自動ダイヤル、２）　ＲＴＳ　（専用線ではない）を用いた休止状態からの自動ダイヤル、３）　ＲＴＳ　（専用線）を用いた休止状態からの手動送シ、４）命令状態（Ｏ命令）からの手動送り、の４つの方法がある。モデムは必要ならば送りモード・プロトコルに従って同期へ切換わる。

送りモードまたは応答モードに入るために専用線が選択される場合、プロトコルはパイ・モスされ、スクランブルされたマークが伝送される。休止状態からの全ての場合において、同期モードはディップ・スイッチ４８によって選択される。

命令状態からの全ての場合、同期モードは＜Ｉ）命令によって選択される。

呼び進行トーン検出モードは全ての標準的呼び進行トーン対と多くの非標準的呼び進行トーン対とを検出する能力金偏える。

アナログ信号トーンはＡ／Ｄ変換部３５によってディジタルデータへ変換され、信号プロセッサ３２へ送られて、そこで２個の弁別器へ伝えられる。第１の弁別器は呼び進行トーンと応答トーン（２２２５１１２）とヨーロッパ応答トーン（２１００Ｈｚ）とを識別特表千１−５０２４６７（Ｂ）する。搬送波検出器は有効信号レベルの存在を明示するのに用いられる。

搬送波検出器の信号と２個の弁別器の信号とに対応する３個の１ビツト出力は、信号プロセッサ３２からマイクロコンビーータ２８へ送られる受信データ・ワードの中に双方向性バス３０において出現する。マイクロコンピュータ２８は３個のビットを検査して１．ＵＳＡ応答トーン、ヨーロッパ応答トーン、呼び進行トーン対、またはトーンなしを決定する。種々の呼び進行トーンはそのトーン繰返し周波数及びパターンによって識別される。

好ましい実施例において、ダイヤル・トーンは一様なパターンの３５０／４４０及び５２５／６６０の周波数で識別される。話中トーンは０．５秒オン１０．５秒オフのパターンで４８０／６２０の周波数で識別される。再命令トーンは０．２５秒オン１０．２５秒オフのパターンで４８０／６２０の周波数で識別される。リングバックは１秒オン／３秒オフ、又は２秒オン／４秒オフのパターンで４４０／４８０の周波数で識別される。符号化されたリングバックは０．５秒オン１０．５秒オフ１０，５秒オン／２．５秒オフのパターンで４４０／４ｇＱの周波数で識別される。呼び進行トーンは−７〜−４５ｄＢｍの感度を持つことが好ましい。

第６度は、ＤＴＭＦシステム配置のブロック図である。第６図に示されているように、ＡＳＣ■電話番号はＤＴＥ２０からマイクロコンビーータ２８へ伝わる。

電話番号は双方向性バス３０ｔ−介して６００Ｈｚで４ビツト・ペックス（ｈｅｘ　）として信号プロセラ３３′＠：通過してアナログ信号に変換され、電話網４４ヲ介して伝送される。全ての１６個のＤＴＭＦ）−ｙ対はＤＴＭＦ　）−ン発生モードで発生される。好ましくは、連続トーン対は２ａＢ振巾バランスと１チ以下の周波数偏差をともなう７５ｄＢｍで伝送される。

マイクロコンピュータ２８はＤＴＥ２０で入力された電話番号数字ｔ−ＡＳＣＩＩから信号プロセッサ３２で認識される４ビツト・ペックス符号へ変える。また、マイクロコンビエータ２８はトーン継続時間と数字間遅延とを制御する。そこで信号プロセッサ３２は４ビツト・ペックス符号を用いて、ディジタル的に合成されるべき周波数を選択し、それ＝ＩＤ／Ａ変換部３３へ送ってアナログ信号へ変換する。信号プロセッサによって選択される好ましい周波数は表１に示されている。

第７図を参照すると、線状態検知器がブロック図の形で示されている。電話線４４により受信される応答トーン又は線状態へ進む。アナログ信号はＡ／Ｄ変換部３５によりてディジタルデータへ変換され、線２７によシ信号プロセッサ３２へ送られて３ビツト論理へ変換されて双方向性ノζス３ｏによシマイクロコンピエータ２８へ転送され、マイクロコンピュータ２８からＤＴＥ２０へ適切なメツセージが転送される。

第９図において、信号プロセッサ３２のＤＴＭＦ線状態モードがブロック図あ形で示されている。マイクロコンビーータ２８からのディジタルデータは双方向性バス３０によシ信号プロセッサ３２内の内部復号ＤＴＭＦヘックス・アドレス１５６へ伝わる。

ＤＴＭＦへックス・アドレスからのディジタルデータはＴＭＦ発生器１５７ヲ介して送信機エネーブル・スイッチ１５８へ進む。

スイッチ１５８は線１５９からの送信機エネーブル信号によって制御可能に位置決めされる。スイッチ１５８はＤＴＭＦ発生器１５７またはφボルト・サンプル１６０からの信号を線形／ＭＵ’ニーＬＡＷ変換器１６１へ送るように選択的に位置決めされる。変換器１６１からのディジタルデータは線２５によりＤ／Ａ変換部３３へ伝えられてアナログ信号へ変換され、既に開示したように伝送される。

受信信号は前述のようにＡ／Ｄ変換部３５によってディジタルデータへ変換され、線２７ヲ介して信号プロセッサ３２内のＭＵ−ＬＡＷ／線形変換器１６３へ送られる。変換された線形信号はバイパスフィルタ（ＨＰＦ）１６４に介して自動利得制御（ＡＧＣ）１６５へ伝わる。ＡＧＣ１６５は線形信号を遅延回路１６６、１６７へさらに乗算器１６８．１６９へ送る。遅延回路１６６からの信号は乗算器１６８へ送られて、ＡＧＣ１６５からのＲＸ信号、と自動相関付けされる。

相関付けされに信号はローパスフィルタ（ＬＰＦ）１７０全介して符号判定（ＳＧＮ）　１７２へ伝わる。ＳＧＮ　１７２は信号プロセフ？３２からの状態信号または応答トーン信号の指示全双方向性バス３０ヲ介してマイクロコンビエータ２８へ供給する。

ＨＰＦ　１６４からの信号は線１７８によシ搬送波検出１７４へ送られる。搬送波検出１７４からの出力は線１７９によりＡＧＣ１６５へ、また、線１７７’２介してバス３０へ送られる。

遅延回路１６７はＡＧＣ１６５からのＲＸ信号と自動相関付けするために乗算器１６９へ信号を送る。その結果の信号はＬＰＦ　１７１を通過してＳＧＮ　１７３へ伝わる。ＳＧＮ　１７３は米国応答トーン（２２２５Ｈｚ）またはヨーロッノξ応答トーン（２１００Ｈ２）の指示をバ、＜３ｏｔ介してマイクロコンピュータ２８へ供給する。

第８図は、モデム・モードでのモデム・ブロック図の信号プロセッサ３２の詳細図金示している。マイクロコンピュータ２８からのディジタルデータは双方向性バス３０ヲ介して信号プロセッサ３２内の復号ファラドビラ）　（ｑｕａｄｂｉｔ）　１８０へ伝わる。

復号ファラドビット１８０から、ディジタルデータはＱＡＭ／ＱＤＰＳＫ変調器１８１ｔ−介してスイッチ１８２へ伝えられる。スイッチ１８２はマイクロコンビエータ２８からのモード選択人力１８７によって制御される。スイッチ１８２はＱＡＭ／ＱＤＰＳＫ変調器１８１または内部応答トーン発生器１８３からの信号をスイッチ１８４へ送るように選択的に位置決めされる。スイッチ１８４はマイクロコンピュータ２８からの送信機エネーブル入力１８８によって制御される。スイッチ１８４はスイッチ１８２またはＱボルト・すように選択的に位置決めされる。変換器１８６からのディジタルデータは線２５によ＃）Ｄ／Ａ変換部３３へ伝えられて既述のようにアナログ信号へ変換される。

Ａ／Ｄ変換部３５から受信されたディジタルデータは線２７ヲ介して信号プロセッサ３２内の内部ＭＵ−ＬＡＷ／線形変換器１８９へ送られる。変換されたデータはハイノξスフィルタ１９０ｔ−介して自動利得制御器１９１及び搬送波検出器１９２へ伝わる。搬送波検出器１９２からの出力は線１９３によシ双方向性バス３０へ送られる。

マイクロコンピュータ２８からの等化器エネーブルババス３０及び線１９５ヲ介してマイクロコンピュータ３２内のアダプティブ等化器１９４へ送られる。ＱＡＭ／ＱＤＰＳＫ選択はバス３０からアダプティブ等化器１９４へ線１９６ヲ介して送られる。線１９５からの等化器エネーブルはスイッチ１９７ヲ制御する。スイッチ１９７はアダプティブ等化器１９４から周波数ロック・ループ１９８へのデータ伝送を接・断するよう選択的に位置決めされる。周波数ロック・ループ１９８ｔ−通過するデータは線１９９により発振器回路２００へ送られる。発振器回路２００からのデータは相関器２０１及び＋９０°移相器２０２へ送られる。

９０°移相器２０２を通過するデータは相関器２０３へ送られる。

自動利得制御器１９１からのデータも線２０４金介して相関器２０１及び相関器２０３へ送られる。相関器２０１は発振器２００からのデータと自動利得制御器１９１からのデータとの相関をとって、ローパスフィルタ２０５ヲ介してゼロ交差検出器２０６及びスイッチ２０９へ伝送される。

相関器２０３は自動利得制御器１９１からのデータと９０６移相器２０２からのデータとの相関をとって、ローパスフィルタ２０７を介してゼロ交差検出器２０６へ伝送される。ゼロ交差検出器２０６は組入カデータをタイミング制御器２０８へ送出する。

また、タイミング制御器２０８はアダプティブ等化器１９４から微入カデータを受取る。そこで、タイミング制御器２０８はスイッチ２０９．２１０　ｋ制御する。スイッチ２０９が閉じると、ローパスフィルタ２０５　’ｅ通過するデータ信号はアダプティブ等化器１９４へ送られる。スイッチ２０９が開くと、ローパスフィルタ２０５からのデータ信号はアダプティブ等化器へ伝わらない。同様に、スイッチ２１０が閉じると、ローパスフィルタ２０７からのデータ信号はアダプティブ等化器１９４へ伝送される。スイッチ２１０が開くと、ローパスフィルタ２０７からのデータ信号はアダプティブ等化器１９４へ伝わらない。

また、アダプティブ等化器１９４はデータを位相ロック・ループ２１１へ供給する。位相ロック・ループ２１１からのデータは！１９’ｌ介して発振器２００へ送られる。

アダプティブ等化器１９４によって、データは信号品質検出器２１２ヲ介して振巾誤差検出器２１３へ送られる。振巾誤差検出器２１３は「ＳＱオフ」と称される微ＡＧＣ制御信号をスイッチ２１４へ与える。「ＳＱオン」と称される粗ＡＧＣ制御信号は搬送波検出器１９２からスイッチ２１４へ送られる。

スイッチ２１４の位置により、「粗」または「微」のＡＧＣ制御信号が自動利得制御器１９１へ送られる。

また、信号品質検出器２１２からの出力は１２１５’ｒ介してバス３０へ送られる。アダプティブ等化器から受信されるデータもバス３（ｌ介してファラドピットとしてマイクロコンピュータ２８へ送出される。

こうして、第８図に示すように、信号プロセッサ３２は送信されるデータを変調し、受信された信号を復調する。

第１０図は好ましい主モデム・プログラムのフローチャートである。モデム１０はマイクロコンピュータ２８からのモート９形成ワードの受信で初期設定される。次に、ＲＡＭが信号プロセッサ３４によってゼロ化される。ついでＲＡＭはロードされる。

ＤＴＭＦ／線状態モードが選択されると、プログラム・フローは第１１図のＤＴＭＦ／線状態プログラムへ進む。ＤＴＭＦ／線状態モードが選択されないと、プログラム・フローはパスバンド呼出しへ進む。「パスバント°呼出し」からプログラム・フローは受信タイミング（ＲＴ　）の判定ブロックへ進む。ＲＴがＯと等しいか０よシ大きいとき、プログラムは「パスバンド呼出し」へ戻る。ＲＴが０よシ小さいとゼプログラム・フローはＲＴ、＝１５へ進む。ＲＴ＝１５から、粗タイミング誤差が省略され、相関器出力が省略され、前方及び後方等化器が累算される。そこでプログラム・フローはＱＡＭ判定ブロックへ進む。

プログラム・７０−が直角振巾変調されていれば、ＱＡＭ振巾判定が行われる。

プログラム・フローがＱＡＭでなければ、直角差動位相シフト・キーイング振巾の判定が行われる（第８図参照）。

どちらの場合も、符号判定がなされ、その後、判定誤差の計算、平均二乗誤差（ＭＳＥ）の計算とｒ波とが行われる。信号品次の判定はＭＳＥＬきい値に関する。ＭＳＥがしきい値よりもり小さいならば、信号は直接に搬送波誤差の計算へ進む。次に、局部発振器（Ｌ、　Ｏ，）の位相が更新され、位相誤差信号が累算しきい値に到達すると、Ｌ、　Ｏ，の周波数が更新される。しきい値に到達しないならば、Ｌ、０．の周波数は更新されない。

その次の判定は等比容エネーブルである。等比容がエネーブルされないならば、等止器タップ（ｔａｐ）は更新され、微タイミング誤差が計算される。

次の判定は信号品質（ＳＱ）が良好かどうか全決定することである。前の判定により、ＥＱがオフであると決定されると、ＳＱ良好の判定へ直接に進む判定がなされる。ＳＱが良好であれば、微自動利得制御が更新される。ＳＱが不良でちれば、粗自動利得制御が更新される。

次に、粗または微タイミングが更新され、プログラム・フローはパスバンド呼出しへ戻る。

つまシ、第１０図は、モデムがモデム・モードとＤＴＭＦ／線状態モードとをどのように選択するか全開示している。また、第１０図は、送シ側モデム１０と応答側モデム１２との間で高速伝送を行う間、精度を上げるために粗または微ＡＧＣを決定し更新する手段を開示する。

次に、第１１図は、好ましいＤＴＭＦ／線状態プログラム配置特表千１−５０２４（ニア　（１Ｑ）を示している。ＤＴＭＦ／／線状態プログラム・フローは共通呼出しを通る。粗自動利得制御は更新される。線状態／応答トーン弁別器、相関器、フィルタは更新される。米国／ヨーロッ・ξ応答トーン弁別器、相関器、フィルタは更新される。ローＤＴＭＦポインタは更新される。ハイＤＴＭＦ　、１′？インクは更新される。

ＤＴＭＦサンプルが計算される。出力サンプルが発生される。

プログラム・フローはそこで共通呼出しへ戻る。

第１２図は、好ましい共通パスバンド配＃ｔｔ−示す７０−チャートである。最初の判定は直列入力である。プログラムは直列入力承認を待ってから、ＴＸＤ用時間の判定へと続く。

ＴＸＤ用時間が承認されると、送信データが入力される。次に、送信データは復号され、変調器位相を更新する。次に、ＲＴ＝Ｔ−１が英行される。ＴＸＤ用時間が承認されなｈと、プログラム・フローは直接にＲＴ＝Ｔ−１のステップへ進む。次にモデムから受信されたデータ（ＲＸＤ）がレジスタ（ＤＲ）へ転送される。

そこで、受信されたデータを送出する時間が決定される。データ？受信する時間であれば、信号はマイクロコンｌ？　ｘ−夕２８の割込みへ進む。データを受信する時間でなければ、マイクロコンピュータの割込みは行われない。何れにしても、信号サンプルが信号プロセッサ３２へ入力される。信号サンプルは引き伸ばされる。そして直流（ＤＣ）成分が除去される。高速搬送波検知器（ＣＡＲＤＥＴ）が更新される。低速ＣＡＲＤＥＴも更新される。

低速ＣＡＲＤＥＴが更新されると、プロゲラ、ム・フローは上側しきい値よシ大きい搬送波の判定ブロックへ進む。搬送波が上側しきい値より大きいならば、ＣＡＲＤＦ、Ｔがオンされる。どちらの場合も、次の判定は下側しきい値より小さい搬送波である。

搬送波が下側しきい値よシ小さいならば、ＣＡＲＤＥＴはオフにされ暮。何れの場合も、プログラム・フローはＡＧＣ利得適用へ進む。ＡＧＣ利得からプログラム・フローは呼出しプロゲラ第１３図について説明すると、モデム・パスノ七ンド・フローは共通呼出しへ進み、局部発振器を同相（Ｉ）及び９０’差（Ｑ）に更新する。次に、■信号経路は相関がとられ、Ｐ波され、その後、Ｑ信号経路は相関がとられ、ｒ波される。

次に、工またはＱ信号経路でゼロ交差がなされたかどうかを決定する判定が行われる。ゼロ交差が生じたならば、粗タイオング誤差が更新される。どちらにしても、次のステップは変調器振巾を復号、更新し、変調器サンプルを計算することである。

次の判定は応答トーンを送出することである。判定がイエスであれば、応答トーン・サンプルが計算される。応答トーン送出の判定がノーであれば、応答トーン・サンプルは計算されない。何れにしても、次のジ−タンスは結果のサンプルに利得全適用し該サンプルを圧縮することである。

次に、リセットのために判定がなされる。判定がイエスであれば、モデム・プログラムはリセットされる。判定がノーであれば、次の判定は送信機に関するものである。判定が送信機全オンするものでないならば、０ボルト・サンプルがロードされる。判定が送信機をオンするものであれば、Ｏボルト・サンプルのロードは迂回される。何れにしても、次のステップは出力サンプルを与えることであシ、プログラム・フローを呼出しプログラムへ戻すことである。

次に、第１４図はＲＴＳダイヤル配置の７０−チャートを示している。ＲＴＳダイヤル・プログラム・フローは休止状態へ送られる゛。ＲＴＳがエネーブルされ存在していれば、プログラムは送り側（ＲＴＳ）または応答側（ＲＴＳ）が選択されたかどうかを決定する。応答側（ＲＴＳ）が選択されたならば、プログラム・フローは応答プロトコルへ進む。送り側（ＲＴＳ）が選択されたならば、プログラムは専用線またはダイヤル・アップ線が選択されたかどうかを決定する。専用線が選択されたならば、プログラム・フローは送シ側プロトコルへ進む。ダイヤル・アップ線が選択されたならば、プログラムは入力された最後の電話番号？ダイヤルする。

呼出しが完了すると、プログラムは送り側プロトコルへ進み、そうでなければ、プログラムは休止状態へ戻る。

第１５図は強制ボー速度オプションのフローキャートラ示し、ディジタルデータはリモート・モデム高速（２４００）の判定ブロックへ進む。リモート・モデムが２４００　ｂ、　ｐ−ｓ、でデータを処理しているならば、プログラム・フローは２４００　ｂ、　ｐ−８＋でのローカル・モデムの判定ブロックへ進む。モデムが２４００　ｂ。

ｐ、ｓ、でなければ、プロトコルは失敗する。ローカル・モデムが２４００　ｂ −ｐ−８−であれば、プロトコルは完結する。

・フローはリモート・モデム低速（３００／１００　ｂ、　ｐ、　ｓ、）へ判定ブロックへ進む。リモート・モデムが３００／１００　ｂ、　ｐ、　ｓ、であれば、プログラム・フローはローカル・モデム低速（３００／１００ｂ、　ｐ、　ｓ、　）の判定ブロックへ進む。ローカル・モデムが低速であれば、プロトコルは完結する。ローカル・モデムが低速でなければ、プロトコルは失敗する。

リモー）−％デムカ高速（２４００ｂ、　ｐ−ｓ、）でも低速（３００／１１０ｂ、ｐ、θ、）でもないならば、プログラム・フローはローカル・モデム中速（１２００／６００１）＊　ｐ、　８．　）の判定ブロックへ進む。

ローカル・モデムが（１２００／　６００　ｂ、　ｐ、　ｓ、　）でないならば、プロトコルは失敗する。ローカル・モデムが中速（１２００／６００ｂ、　ｐ、θ、）でちれば、プログラム・フローはプロトコル完結へ進む。

第１６図は好ましい自動応答配置のフローチャートである。

プログラム・７０−は応答トーン及び／またはスクランブルされないマークのステップ及び受信されるＳｌ−ξターンの判定へ進む。Ｓｌは２４００　ｂ、　ｐ、　ｓ、高速プロトコルを開始させる。Ｓ１パターンが受信されたならば、プログラム・フローは高速プロトコルへ進む。３１パターンが受信されなかったならば、プログラム・フローは受信される２００　ＭＳスクランブルされたマークの判定へ進む。２００　ＭＳスクランブルされたマークが受信されたならば、プログラム・フローは中速（１２００／　６００　ｂ、　ｐ、日、）へ進む。

２００　ＭＳスクランブルされたマークが受信されないと、プログラム・フローは受信される２００Ｍ５搬送波の判定グロックへ進む。２００　ＭＳの搬送波が受信されたならば、プログラム・フローは低速（３００／　１００　ｂ−ｐｅ　９＋　）プロトコルへ進む。２００　ＭＳ搬送波が受信されなかったならば、プログラム・フローは停止時間の判定へ進む。特定の時間内、例えば１５秒以内にイエスの判定がなされなかったならば、自動応答プロトコルを停止する判定がなされる。特定の停止時間に到達しなかったならば、第１７図は、モデム状態ダイヤグラムの好ましい実施例で、休止状態２２０１指令状態２２２、オン−ライン状態２２４、ダイヤリング状態２２６の相互関係を示している。

休止状態２２０から指令状態２２２への経路は線２２７ヲ介して到達される。指令状態２２２から、休止状態への出力指令は線２２８ヲ介して到達される。同じく、線２２８を介して失われたＤＴＰ（データ端末レディ）が到達される。

指令状態２２２からオン−ライン状態２２４への経路は次の条件の下で線２２９全介して到達される：オンー２イン状態で応答モードへ入る、オン−ライン状態で送りモードへ入る、アナログ・ループ・バック状態へ入る、ＲＩ呼出し表示。

オン−ライン状態２２４から指令状態２２２への経路は次の条件の下で線２３０ヲ介して到達される二指令状態へ向けてオノーライン状態を出る、スに一ス信号及び失われた搬送波信号を受信する。

オン−ライン状態２２４から休止状態２２０への経路は、次の条件の下で線２３１ヲ介して到達される二体止状態へ向けてオン−ライン状態を出る、スは−スの失われた搬送波信号及び失われたデータ端末レディ信号を受信する。取られる経路は現在の状態に入る前の状態に応答する。

休止状態２２０からオン−ライン状態２２４への経路は、ＲＴＳ（専用）信号及び呼出し表示信号の条件の下で線２３２ヲ介して到達される。

休止状態２２０からダイヤリング状態２２６への経路はＲＴＳ（ダイヤル・アップ）信号の条件の下で線２３３ヲ介して到達される。

ダイヤリング状態２２６から休止状態２２０への経路は、呼び停止の条件の下で線２３４ヲ介して到達される。ダイヤリング状態２２６から指令状態２２２への経路は、呼び停止の条件の下で線２３５ヲ介して到達される。指令状態２２２からダイヤリング状態２２６への経路は、ダイヤル状態へ入る信号の条件の下で線２３６ヲ介して到達される。

ダイヤリング状態２２６からオン−ライン状態２２４への経路は、応答トーン受信済みの条件の下でＭ２Ｂ５によシ到達される。

第１８図は、読ま出し／書込みタイミング手段の好ましい実施例を示している。

制御された１個のボー・サイクル２４１内に複数個の好ましくは１６個の５ＩＥＮパルスが存在する。制御されたボー・サイクル２４１はクロック信号によって発生され、制御されたボー・サイクルの立ち下がシ縁は数字２４０によって表わされる。制御されたボー・サイクルは好ましくは６００ボー・サイクルである。

好ましくは、送信機はボー・クロックの立ち下シ縁２４０に同期する。

書込みノξルス２４２は、ボー・サイクルの立ち下シ縁２４０の後の最初の５ＩＥＮパルス内で発生する。書込みパルス２４２はチップ選択ノξルス２４５によって有効とされる。

受信タイミングは送信機タイミングからは独立の受信されたアナログ信号から導出される。受信タイミング及び送信機タイミング信号は互いに関してドす７トすることが許容されている。

受信機は・Ｐφパルス２４６によって同期がとられている。Ｐφパルス２４６１ｄＳＩＥＮの間隔内で生じうる。好ましくは、１個のＰφパルスは各制御されたボー間隔に１個の５ＩＥＮ間隔を加えまたは減じた間隔内で発生する。

Ｐφパルス２４６ハマイクロコンピ為−夕２８に対し、信号プロセッサ３２からの受信データが読み出しのために利用可能でか生じた同じ５ＩＥＮ間隔内に信号プロセッサ３２に対して読み出しパルスを与える。読み出し・ξシス２４４はチップ選択パルス２４５によって有効とされる。

５ＩＥＮ、ｅシス２３８は好ましくは最小で１０マイクロ秒である。

第１９図は、制御されたボー・サイクルの５ＩＥＮパルス２３８とＰφパルス２４６との典型的なパルス巾関係？示している。

５ＩＥＮパルス２３８は制御されたボー・サイクル２４１の立ち下シ縁２４０から測定したときの巾（１３で表わされる）が４．２マイクロ秒であることが好ましい。

Ｐφ、Ｒルス２４６は好ましくは、ｔ２で表わされた巾で２７１ナノ秒である。

Ｐφ・セルスの立ち下シ縁に対する制御されたボー・サイクルの立ち下がシ縁２４０からのタイミングは好ましくは７８マイクロ秒の巾で、ｔｌによっで表わされる。

第２０図は、読み出し／書込みが同じ５ＩＥＮ間隔で生じるときの好ましい最小／最大タイミング図を示している。好ましいサンプリング速度は９６００Ｈｚである。

５ＩＥＮパルス２３８の１つは常に、制御されたボー・サイクル２４１の立ち下がシ縁２４０と実質的に同じ位置に発生する。

好ましい実施例では、読み出しパルス２４４は常にＰφ、ｅシス２４６の後にあシ、書込み／（ルス２４２に先行する。書込みパルス２４２は次の５ＩＥＮパルス２３８に対し常に先行する。第２０図に示されるように、制御されたボー・サイクル２４１の立ち下がシ縁は数字２４０で表わされる。５ＩＥＮパルス２３８は制御されたボー・サイクルの立ち下がシ縁２４０と実質的に同じ位置に示されている。書込みパルス２４２は制御されたボー・サイクルの立ち下がシ緑２４０から最大９０マイクロ秒（ｔｗによって表わされる）に示されている。

Ｐφ／ｅルス２４６は典型的には、制御されたボー・サイクルの立ち下がシ縁２４０から７．８マイクロ秒（１１によって表わされる）として示されている。チップ選択２４５の立ち下がシ縁は典型的には、Ｐφパルス２４６の立ち下シ縁から０〜２２マイクロ秒（ｔ２によって表わされる）に示されている。

第２１図は、読み出し／書込み５ＩＥＮ間隔の１サイクルにおけるバス３０の好ましい実施例を示している。第２１図に示されているように、制御されたボー・サイクル２４１は立ち上シ縁２４３ヲ有する。５ＩＥＮパルス２３８は制御されたボー・サイクル２４１の立ち下シ縁２４０と実質的に同じ位置にある。典型的には１６個のパルスが各制御されたボー・サイクルの期間に生じる。

Ｐφパルス２４６は５ＩＥＮパルスの後、読み出しパルス２４４の前に生じる。

チップ選択パルス２４５は読み出しパルス２４４と実質的に同じ位置にあり、別のチップ選択パルス２４５は書込みパルス２４２と実質的に同じ位置にある。

バス３０からのダイヤル・データ信号２４７は読み出し信号２４４及びチップ選択信号２４５の整列によってマイクロコンピュータ２８へラッチ２４８される。

リモート・モデムから受信されたデータ（ＲＸＤ）　２４９はデータ変換２４８の後に続く。マイクロコンピュータ２８が受信されたデータ２４９の読み出しを完了した後、送信データ２５０が双方向性バス３０に置きれる。

信号プロセッサ３２のデータ・レジスタは読み出しデータまたは書込みデータを収容することができるだけである。非同期プロトコルまたは同期内部プロトコルは内部送信タイミングを常に用いる。同期プロトコルの場合、信号プロセッサ３２は３個のタイミング源、即ち内部、外部及びスレーブ・タイミングの１つによって駆動される。スレーブ・タイミングは送信機を受信機に同期させる。

信号プロセッサ３２はマイクロコンピュータ２８に対して、バス３０の方向を一時的に変更するよう指令する。こうして、双方向性バス３０は単一のボー間隔内でマイクロコンピュータ２８と信号プロセッサ３２との間でディジタル・データを双方向に転送するのを許容する。

５ＩＥＮ間隔は読み出し／書込みパルスの一方または両方全有する。それぞれの読み出しパルス及び書込みパルスは単方向性である。

第２１図は、立ち下がシ縁２４０と立ち上シ縁２４３が上端に示されている制御されたボー・サイクル２４１０半分を示している。

典型的には、ボー間隔の各半分の中には８個の５ＩＥＮパルスが存在する。

読み出しノξルスは信号プロセッサ３２から受信されたデータをラッチしてマイクロプロセッサ２８へ伝える。バスは８本のデータ線を有する。受信方向では、これらの線のうちの６本がデータを収容し、２本の線は方向を示す。

送信方向では、８本の銀金てがデータを送信するのに用いられる。８ビツト・バスが与えられたとすると、グイピントの４個の組合せ、即ち００．０１．１０．１１が可能である。これらの４個のグイビットのうちの任意の３個を送信されたデータのために用い、４個のグイビットは受信方向を示すために確保される。

第２２図には、好ましいＦＳＸタイミング図が示されている。

制御されたボー・サイクル２４１は、５ＩＥＮ−ξルス２３８と実質的に同じ位置に立ち下がシ縁２４０ｔ−有する。Ｐφパルス２４６は５ＩＥＮパルス２３８及び制御されたボー・サイクル２４１の立ち下シ縁２４００後にある。

読み出しパルス２４４はＰφパルス２４６の後にあシ、書込みパルス２４２に先行する。ＣＳパルス２４５は読み出しパルス２４４と実質的に同じ位置にあシ、別のＣＳパルスは書込み・ξルス２４２と実質的に整列している。

第２３Ａ図及び第２３Ｂ図は、好ましい通信モデム接続金チャートの形で示している。第２３Ａ図に示されているように、好ましいリモート応答モデム接続は、米国及びヨーロッパの仕様による０　−３００，１２００，２４００ｂ、　ｐ− ６，のローカル送シ側モデム速度に基づいている。

第２３Ｂ図は、米国及びヨーロッパの仕様によるＯ　−３００゜１２００、２４００　ｂ、　ｐ−６，のローカル応答側モデム速度に基づく好ましい呼びモデム接続を示している。

第２３Ａ図及び第２３Ｂ図には示されていないが、６００　ｂ、　ｐ−ｓ。

接続は、６００　ｂ、　ｐ、　ｓ、と１２００　ｂ、　ｐ、　８＋との接続が６００　ｂ−ｐ−８−に対して予じめ調整されていれば、１２００　ｂ−ｐ−６，接続と置換されうる。

すでに述べたように、米国プロトコル仕様は２２２５Ｈｚ応答トーンによって認識される。逆に１ヨーロッ、ｏ仕様プロトコルは２１００Ｈｚ応答トーンまたはスクランブルされないマークによって認識される。

こうして、ここに開示された多重速度・全二重モデムは米国仕様及びヨーロッパ仕様と両立し、リモート・モデムが送シ側モデム１０または応答側モデム１２の何れであるかに拘わらず、リモート・モデムの動作速度に応答する。

従って、この発明が特定の実施例を参考にして記述されてきたが、発明の精神または以下の請求の範囲から逸脱することなく修正がなされうる。

産業上の利用可能性この発明は、電話網を介して例えばコンピュータのような遠隔電気装置と通信するのに用いられる多重速度・全二重モデム全開示している。

毫特表平１−５０２４６７　（１５）ＦＩＧ、２２国際調査報告ＩＩＩ＋針峙−−＾帥ＩＩｃＪ−−ＰＣτｌυ５８７１００８５１１＋＋１Ｍａａｂａａ−＾”””””’　ＰＣＴ／ＩＪＳ８７１００８５１

Claims

【特許請求の範囲】

１．送り側モデムと応答側モデムとの間の電話網であって、該モデムの少くとも１つが該電話網を介してアナログ信号を送受信するための多重速度・全二重モデム装置を有する電話網において、前記多重速度・全二重モデムが（ａ）ディジタルデータを送受信するためのデータ端末手段と、（ｂ）前記データ端末手段と通信するマイクロコンピュータ手段と、（ｃ）前記マイクロコンピュータ手段と通信する双方向性バスと、（ｄ）前記双方向性バスを介して前記マイクロコンピュータ手段と通信する信号プロセッサ手段と、（ｅ）前記ディジタルデータに応答して、前記双方向性バスを介してディジタルデータの双方向通信を行うためのタイミング手段と、（ｆ）前記信号プロセッサ手段に応答して、ディジタルデータをアナログ信号に変換して該電話網を介して送信すると共に、該電話網から受信されたアナログ信号をディジタルデータヘ変換するための変換手段と、（ｇ）前記マイクロコンピュータ手段と通信し、前記データ端末手段からのディジタルデータを用いてビット速度モードを選択する選択手段とを具備し、前記選択手段が、前記送り側モデムのビット速度に応答して、周波数シフト・キーイングによる０ −３００ｂ．ｐ．ｓ．と差動位相シフト・キーイングによるほぼ６００ｂ．ｐ．ｓ．と直角差動位相シフト・キーイングによるほぼ１２００ｂ．ｐ．ｓ．と直角振巾変調によるほぼ２４００ｂ．ｐ．ｓ．とのうちから選択された２つ以上のデータ速度の１つを選択的に通信する手段を与え、更に、ビット速度モードによって決定された間隔でディジタル・データ・サンプルを選択して、前記送り側モデムと前記応答側モデムとの間での通信のための該電話網を介して伝送されるアナログ信号へ前記変換手段を介して伝えるために変調されたディジタルデータを合成する手段を与えるものである多重速度・全二重モデム。
２．請求の範囲１の装置において、フィルタ手段が前記変換手段及び前記電話網と通信して、前記変換手段と前記電話網との間の伝送のためのアナログ信号を濾波すると共に、前記電話網から受信されたアナログ信号を濾波すること。
３．請求の範囲１の装置において、前記双方向性バスが送信方向と受信方向とのうちの１つにおいて多ビット・データを選択的に転送し、前記多ビット・データの１個以上は送信方向と受信方向とのうちの１つにおいてバス方向データを運ぶよう規制され、送信方向と受信方向とのうちの他方においてバス方向データを運ぶように規制されないこと。
４．請求の範囲１の装置において、前記変換手段が符号器／復号器であること。
５．請求の範囲１の装置において、前記タイミング手段が、制御されたボー・サイクル内の複数のＳＩＥＮ間隔の少くとも１個のＳＩＥＮ間隔を加え又は減じた間隔内に配置された送信タイミング・パルス及び受信タイミング・パルスを有すること。
６．請求の範囲５の装置において、前記送信タイミング・パルス及び前記受信タイミング・パルスが互いに独立であり、互いに関してドリフトすることが許容されること。
７．請求の範囲５の装置において、前記送信タイミング・パルス及び前記受信タイミング・パルスが同じＳＩＥＮ間隔に生じること。
８．請求の範囲５の装置において、前記受信タイミング・パルスが、受信されたアナログ信号から導出されること。
９．請求の範囲５の装置において、前記送信タイミング・パルスがクロック信号から導出されること。
１０．請求の範囲５の装置において、前記ＳＩＥＮ間隔及び前記制御されたボー・サイクルがそれぞれ立ち下がり縁を有し、該ＳＩＥＮ間隔の１つの立ち下がり縁が該制御されたボー・サイクルの立ち下がり縁と実質的に整列していること。
１１．請求の範囲５の装置において、読み出しパルスと書込みパルスとＰφパルスとチップ選択パルスとを用いて、前記信号プロセッサと前記マイクロコンピュータとの内部にタイミング手段を形成すること。
１２．請求の範囲１１の装置において、前記受信タイミング・パルスが、１個の制御されたボー・サイクル内の少くとも１個のＳＩＥＮ間隔に１個のＳＩＥＮ間隔を加えまたは減じた間隔内に生じるＰφパルスによって同期がとられていること。
１３．請求の範囲１１の装置において、前記読み出しパルスが、１個の制御されたボー・サイクル内の少くとも１個のＳＩＥＮ間隔に１個のＳＩＥＮ間隔を加えまたは減じた間隔内に生じるチップ選択パルスによって有効とされること。
１４．請求の範囲１１の装置において、前記読み出しパルスがＰφパルスの後にあり、１個の制御されたボー・サイクルに１個のＳＩＥＮ間隔を加えまたは減じた間隔内での次の隣接するＳＩＥＮパルスに先行すること。
１５．請求の範囲１１の装置において、前記読み出しパルスが第１のチップ選択パルスと実質的に整列し、前記書込みパルスが、１個の制御されたボー・サイクルに１個のＳＩＥＮ間隔を加えまたは減じた間隔内で第２のチップ選択パルスと実質的に整列していること。
１６．請求の範囲１１の装置において、前記Ｐφパルスが、１個の制御されたボー・サイクルに１個のＳＩＥＮ間隔を加えまたは減じた間隔内でＳＩＥＮパルスの後に且つ読み出しパルスの前に発生すること。
１７．請求の範囲１１の装置において、１個のＳＩＥＮ間隔がその中に読み出しパルスと書込みパルスとの両方を有すること。
１８．電話網を介してリモート・モデムと通信するための多重速度・全二重モデムにおいて、（ａ）データ端末からのディジタルデータを送受信するためのデータ端末通信手段と、（ｂ）前記データ端末通信手段と通信するマイクロコンピュータ手段と、（ｃ）送信方向と受信方向とのうちの１つに多ビットのディジタルデータを選択的に転送する双方向性バスであって、データの多ビットの１個以上が送信方向と受信方向とのうちの１方にバス方向データを運ぶように規制され、送信方向と受信方向とのうちの他方にバス方向データを運ぶように規制されていない双方向性バスと、（ｄ）前記双方向性バスを介して前記マイクロコンピュータ手段と通信する信号プロセッサ手段と、（ｅ）前記ディジタルデータに応答して、前記双方向性バスを介してディジタルデータを双方向に通信するためのタイミング手段と、（ｆ）前記信号プロセッサ手段と通信して、前記信号プロセッサからのディジタルデータをアナログ信号に変換し、前記電話網を介して伝送すると共に、前記電話網から受信されたアナログ信号をディジタルデータヘ変換するための変換手段と、（ｇ）前記マイクロコンピュータ手段と通信し、前記データ端末手段からのディジタルデータを用いてビット速度モードを選択する選択手段であって、前記ビット速度モードによって決定される間隔でディジタル・データ・サンプルを選択して、前記多重速度・全二重モデムと前記リモート・モデムとの間での通信のための前記電話網を介して伝送されるアナログ信号への前記変換手段を介して伝送するよう変調されたディジタルデータを合成手段を与える選択手段と、を具備する多重速度・全二重モデム。
１９．請求の範囲１８のモデムにおいて、前記信号プロセッサ手段が、正弦波に対応する複数のディジタル・データ・サンプルを格納するための手段を更に具備すること。
２０．電話網を介してリモート・モデムと通信するための多重速度・全二重モデムにおいて、（ａ）ディジタルデータを送受信するためのデータ端末手段と、（ｂ）前記データ端末手段と通信するマイクロコンピュータ手段と、（ｃ）前記マイクロコンピュータ手段と通信する双方向性バスと、（ｄ）前記双方向性バスを介して前記マイクロコンピュータ手段と通信する信号プロセッサ手段と、（ｅ）前記ディジタルデータに応答して、前記双方向性バスを介してディジタルデータを双方向通信するためのタイミング手段であって、制御されたボー・サイクル内の複数個のＳＩＥＮ間隔のうちの少くとも１個の間隔に１個のＳＩＥＮ間隔を加えまたは減じた間隔内に配置された送信タイミング・パルスと受信タイミング・パルスとを与えるタイミング手段と、（ｆ）前記信号プロセッサ手段と通信し、前記信号プロセッサからのディジタルデータをアナログ信号に変換して前記電話網を介して伝送させると共に、前記電話網からのアナログ・データをディジタルデータに変換するための変換手段と、（ｇ）前記マイクロコンピュータ手段と通信し、前記データ端末手段からのディジタルデータを用いてビット速度モードを選択するための選択手段であって、前記ビット速度モードによって決定された間隔でディジタル・データ・サンプルを選択して、前記多重速度・全二重モデムと前記リモート・モデムとの間で通信するための前記電話網を介して伝送されるアナログ信号に対する前記変換手段を介して伝送するように変調されるディジタルデータを合成するための手段を与える選択手段と、を具偏する多重速度・全二重モデム。