JPH01501834A - 被調整交流／直流変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 被調整交流／直流変換装置 技術分野 この発明は、一般に電力変換装置、特に電圧被調整交流／直流電力変換装置に関 するものである。

背景技術 既知の交流／直流電力変換装置は変成器−整流器ユニッ）　（ＴＲＵ）を利用し ておシ、このＴＲＵは入力交流電力を受ける１次巻線および１つ以上の整流回路 に結合されている１つ以上の２次巻線を有する変成器を備えている。変成器の整 流された出力はろ波されて直流出力電力を生じる。

代表的な例では、成る種の調整技術を利用して直流出力電圧を所定のレベル内に 維持する。被調整交流／直流電力変換装置の一例は米国特許第２，６４２，５５ ８号に開示されている。この電力変換装置は、交流電源に結合された１次巻線お よび多数の２次巻線（その１つが全負荷で所望の出力電圧の大体半分を供給する ための整流器ブリッジに結合されている］を有する変成器を備えている。一対の 他の２次巻線は一対のガス放電管のアノードに結合され、これらガス放電管のカ ソードは装置の出力フィルタへ一緒に結合されている。ガス放電管は交流波形の 各半サイクル中の可変点で点弧され、出力電圧が被調整値に維持されるように、 全波ブリッジの出力へ適当な和電圧を供給する。

前記米国特許明細書で開示された交流／直流変換装置は、信頼できないかつ大型 であシ、制限された帯域幅を有し、そしてターンオフのために転流されなければ ならないガス放電管を使用する点で、むしろ複雑である。後者の２つの要因は最 大スイッチング周波数を制限し、これ１：よシ出力フィルタのサイズの低減を妨 げる。前記米国特許の変換装置は上述した変成器から切シ離された単巻変圧器を 使用する必要があシ、そのため変換装置全体のサイズおよび重量は単巻変圧器が 不要な場合よシも大きい。更に、・前記米国特許で用いられた調整技術は事実単 向性である。すなわち、調整電圧は整流器ブリッジの出力へ和関係で常に供給さ れる。これは、整流器ブリッジによって発生された電圧からの所望出力電圧の最 大偏差に等しい大きさで調整電圧を供給できなければならない。

米国特許第３，２７０，２７０号は、入力交流電源が変成器の第１の１次巻線に 結合される被調整電力供給装置を開示する。交流電源は、更ζ：、変成器の第２ の１次巻線へ被制御スイッチを介して結合される。変成器の一対の２次巻線は整 流器を介して装置の出力端子に結合される。出力電力の主要部分は第１の１次巻 線を通して供給されるが、可制御電力スイッチによって変調された間欠電力すな わち可変電力は第２の１次巻線を通して供給されかつ主出力電力を調整するため にこれと組み合わされる。電力供給装置の別な例では、間欠電力は一対の１次巻 線（その一方は間欠電力を非調整電力へ加え、そして他方は非調整電力から間欠 電力を差し引く〕の各々を通して供給される。

米国特許第５，２７０，２７０号の装置は、双向性の変換制御を開示すると思わ れるが、この調整は変成器の１次側で行なわれる。変成器の出力電圧が典形的な 例では変成器の１次側での電圧よシも低いので、前記米国特許の装置は高圧性能 を有する電力スイッチを利用しなければならない。この必要性は成る種の環境で は望ましくない。その理由は、出力フィルタのサイズを低減させる高周波スイッ チング・デバイスが所要の電流取シ扱い性能と一緒に高圧性能を有さないためで ある。

更に、前記米国特許の変換装置は和電力と差電力を発生するために別々の回路を 必要とする。これは回路装置を不当に２重化しかつ変換装置のコスト、サイズお よび重量を増す。

発明の開示 この発明によれば、被調整交流／直流変換装置は、小さな調整電圧だけを発生さ せる必要があるように簡単な仕方で双方向性調整を行う。

もう少し詳しく説明すれば、この発明の交流／直流変換装置は、交流入力電圧を 受ける１次巻線および２次巻線を有する主変成器と、前記２次巻線に結合され、 その出力を整流する手段と、この整流手段に結合され、前記２次巻線の整流出力 と組み合わされて前記被調整直流出力電圧を発生させるための調整電圧すなわち トリム電圧を発生するスイッチング回路と、このスイッチング回路を制御し、こ の回路が発生するトリム電圧は、前記２次巻線の整流出力が所望レベルよシも低 い時にそのような出力と加算されるが、前記２次巻線の整流出力が前記所望レベ ルよシも高い時にそのような出力から減算されるようにする手段とを含んでいる 。

この発明の一実施例では、スイッチング回路は、整流手段に結合された同期整流 器およびスイッチング・コンバータを備え、これら同期整流器およびスイッチン グ・コンバータの各々は制御手段によって作動される制御可能なスイッチを含む 。スイッチング・コンバータが補充電圧を発生し、この補充電圧を変成器が同期 整流器へ供給し、この同期整流器が前記補充電圧をトリム電圧に変換するように 、スイッチは作動される。

この発明の他の実施例では、スイッチング回路は、整流手段の出力側のみならず 主変成器の別な２次巻線にも結合される同期整流器を備える。また、トリム電圧 が整流手段の出力と加算ないし減算されるように制御手段によって作動される制 御可能なスイッチを、同期整流器は含む。

この変換装置は、変成器の２次側で調整を行い、従って低電圧大電流用の高周波 制御スイッチが使用され得る。出力フィルタのサイズは従って小さくて良い。

更に、変換装置は、加算用または減算用のｖ４整電圧すなわちトリム電圧を発生 するための別な回路を要しないので、簡単である。

第１図は、この発明の交流／直流変換装置を一部ブロック図で示す回路図である 。

第２図は、第１図にブロック図で示した同期整流器およびスイッチング調整器の 詳細を一部ブロック図で示す回路図である。

第３図は、第２図に示したスイッチ制御器のブロック図である。

第４図は、１００チと５０チのデユティ・サイクルに対して第１図ないし第３図 に示した実施例の動作を説明するための一連の波形を示す波形図である。

第５図は、この発明の他の実施例を一部ブロック図で示す回路図である。

第６図は、第５図に示したスイッチ制御器のブロック図である。

第７図は、１００％と５０チのデユティ・サイクルに対して第５図および第６図 に示した他の実施例の動作を説明するための一連の波形を示す波形図である。

発明を実施するためのペスト・モード 第１図はこの発明に係る交流／直流電力変換装置２０を示す。この電力変換装置 は、多相交流電源２６に結合された１組の多相変成器１次巻線２４ａ〜２４ｃを 有する変成器２２を備えた変成器結合型のものである。

交流電源は単相でも良く、その場合は１組の多相巻線の代シに唯一の巻線を使用 する。変成器２２は、更に、少なくとも１組の多相２次巻線２８（同数の整流器 回路３０に結合された）を有する。望ましい実施例では２組の２次巻線２８−１ および２８−２があシ、これらはそれぞれ三角結線とＹ結線で接続されている。

第１組の２次巻線２８−１は３個の巻線２８−１ａ〜２８−１ｃ　を含み、これ ら巻線はダイオードＤ１〜Ｄ６から成る全波ブリッジ整流回路３ｏ−１中のダイ オード間の接続点に結合されている。

同様に、第２組の２次巻線２８−’２は巻線２８−２ａ〜２８−２ｃを含み、こ れら巻線は全波ブリッジ整流回路３０−２として接続されたダイオードＤ７〜Ｄ Ｉ２間の接続点に結合されている。

こ＼でも、多相巻線組の代シに、所望ならば単相の２次巻線を用いても良い。

交流電源２６および変成器２２の代シに、別な交流電源例えば多数の出力巻線（ その一部もしくは全部が整流回路５０に結合される）を有する発電機を用いても 良い。

整流回路３０−１および３ｏ−２は、相間変成器３６へ結合された出力端子を含 む。相聞変成器６６は整流回路３０−１と３０−２の出力を組み合わせて非調整 電力を導出し、そして電圧ｖｂで表わされた組み合わせ出力はコンデンサＣ１の 両端間に印加されると共にスイッチング回路３８へ印加される。このスイッチン グ回路３８は、同期整流回路４０およびスイッチング・コンバータ４２を備える 。このスイッチング°コンバータ４２は、第１の巻線４４ａおよび第２の巻線４ ４ｂを有する別な変成器４４を介して同期整流回路４０に結合される。

変成器が１組の２次巻線しか含まｊ（い場合には、相間変成器は不要でありそし て唯一の整流回路は２次巻線をスイッチング回路６８へ接続する。

スイッチング回路３８は、インダクタＬおよびコンデンサＣ２から成る出力フィ ルタに結合される。被調整直流電圧ｖｏｔｙＴは後で詳しく説明するようにコン デンサＣ２の両端間に発生される。

出力電圧ＶＯＩＭはスイッチ制御器４６へ印加され、このスイッチ制御器４６は 所望レベルからの出力電圧Ｖ２Ｏ丁の偏差に従ってス、パンチング回路３８中の スイッチを制御する。スイッチング回路３８はスイッチ制御器によって作動され てトリム電圧を発生し、このトリム電圧は２次巻線の整流出力と組み合わされて 被調整直流出力電圧を発生する。

第２図は同期整流回路４０およびスイッチング・コンバータ４２の詳細を示す。

同期整流回路４０は４個の可制御電力スイッチＱ１〜Ｑ４（これらは望ましい実 施例ではバイポーラ・トランジスタである〕を含む。

スイッチＱ１〜Ｑ４は、隣接するアーム間の接続点にある第１、第２の対向点４ ０−１．４０−２および第３、第４の対向点４０−５．４０−４　を有するブリ ッジの第１のアームないし第４のアームに接続されている。ダイオードＤＩ３〜 ＤＩ６はブリッジの４つのアームに結合される。スイッチング・コンバータ４２ は別な変成器４４を介して第１の対向点４０−１および第２の対向点４０−２に 結合される。相関変成器３６は第３の対向点４０−３へ結合されるが、第４の対 向点４０−４は同期整流回路の出力端子であシ、こ＼に電圧Ｖｏが発生される。

スイッチング・コンバータ４２は４個の他の電力スイッチＱ５〜Ｑ８および逆並 列接続ダイオードＤＩ７〜Ｄ２０を含み、これらはブリッジの４つのアームに一 緒に接続される。第１、第２の対向点４２−１゜４２−２は相関変成器３６と大 地電位点の間に結合されるが、第３、第４の対向点ａ２−Ｓ、４２−４は変成器 ４４の第１の巻線４４ａの両端間に結合される。

後で詳しく説明するように、スイッチング・コンバータ４２がインバータとして 働いて補充電圧（これは変成器４４によって同期整流回路４０へ印加される）を 発生スるように、スイッチング・コンバータ４２のスイッチは制御される。同期 整流回路４０は補充電圧をトリム電圧に変換し、このトリム電圧は２次巻線２８ −１および２８−２の整流出力と組み合わされて組み合わせ電圧を発生する。

スイッチ制御器４６は、第６図にもつと詳しく示されておシ、所望値すなわち基 単値ＶＲＥＦからの、実際の直流出力電圧ＶＯ１７Ｔの偏差を表わす誤差信号を 発生するため手段例えば加算点５０を含む。誤差信号は符号検出回路５２および 絶対値回路５４へ印加される。符号検出回路５２の出力は、電圧ＶＯＵＴが基準 電圧よシも大きい時に高レベル状態すなわち”１−”状態にあシ、また出力電圧 ｖｏｏｒが基準電圧ＶＲＥＩ’よシも小さい時に低レベル状態すなわち”０”状 態にある。符号検出回路５２は論理回路５６に結合され、この論理回路５６はス イッチング・コンバータ４２のスイッチＱ５〜Ｑ８と同期して対抗対Ｑ、１　、 ＱＳまたはＱ２．Ｑ４を交互にターンオンすることによシトランジスタＱ１〜Ｑ ４のスイッチング順序を決定する。この論理回路５６への符号検出入力は、スイ ッチＱ１〜Ｑ４が作動されて電圧Ｖｂに加算するための電圧を印加するのか、或 は反対の順序で電圧ｖｂから減算するための電圧を印加するのかを決定する。論 理回路５６は排他的ＯＲゲート５８を含み、この排他的ＯＲゲート５８は符号検 出回路５２の出力および÷２回路６０の出力を受ける。÷２回路６０はクロック 回路６２によって発生された同期信号５ＹＮＣを受ける。排他的ＯＲゲート５８ の出力はＮＯＴゲート６４へ与えられる。このＮＯＴゲート６４の出力は一対の ＯＲゲー）６６ａ、６６Ｃの第１入力端子へ供給されるが、排他的ＯＲゲート５ ８の出力は別な一対のＯＲゲー）　６６ｂ、６６４の第１入力端子へ供給される 。

ＯＲゲート６６ａ〜６６ｄの各第２入力端子はパルス幅変調回路７０からの信号 を受ける。このパルス幅変調回路は、絶対値回路５４の出力を受ける利得および 補償回路網７２とコンパレータ７４を含む。このコンパレータ７４は、その第１ 入力端子が利得および補償回路網７２に結合されておシがっその第２人力端子が ランプ・ジェネレータ７６の出力を受ける。このランプ・ジェネレータ７６はク ロック回路６２から５ＹＮＣ信号を受ける。

基準電圧Ｖ　ＲＦＪからの出力電圧Ｖ　ＯＵＴの偏差の絶対値が成る量よりも小 さい時に、電力スイッチＱ１〜Ｑ４カ／（Ａ／　ス幅動作モードで作動されるよ うにパルス幅変調回路７０はパルス幅変調した波形をＯＲゲート６６ａ〜６６ｄ の各々へ供給する。こうすることにょシミ圧Ｖ’ｂの最大よシも小さい電圧ブー スティング（昇圧〕またはバッキング（降圧］が達成される。

クロック回路６２は、クリップフロップ８ｏのセット入力、リセット入力にそれ ぞれ非反転形態、反転形態で結合されている。フリップフロップ８ｏの出方側は 、スイッチＱ５．Ｑ７のオン／オフ状態を制御するターンオン遅延回路８２に結 合されている。クリップフロップ８０の出力側はまた、ＮＯＴゲート８４を介し て、スイッチＱ６　、Ｑ８のオン／オフ状態を制御する他のターンオン遅延回路 ８６に結合されている。

ターンオン遅延回路８２．８６は、スイッチＱ５゜Ｑ７の導通期間とスイッチＱ ６．Ｑ、８の導通期間との間に短いデッドバンド（不感帯）期間を確保する。

第４図の波形を参照して、第２図および第３図に示した実施例を、同期整流回路 ４ｏ中のスイッチが１００チのデユティ・サイクルすなわち完全オン・モードで 作動される場合と、スイッチがその後５０％のデユティ・サイクルで作動される 場合とについて説明する。

クロック回路６２は、望ましくは２０　ｋＨ２と１００ｋＨ２の間の一定周波数 で作動され、かつフリップフロップ８０、ＮＯＴゲート８４およびターンオン遅 延回路８２．８６で処理されて例示した態様でスイッチＱ５〜Ｑ８を制御するた めのパルスを発生する。上述したように、ターンオン遅延回路８２．８６は、ス イッチＱ５　、Ｑ７のターンオフ（またはターンオン）とスイ７？Ｑ６．Ｑ８１ ７）ターンオン（またはターンオフノとの間に短い遅延期間を挿入する。第４図 に示したスイッチング順序は、変成器４４の第１の巻線４４ａの両端間にステッ プ状の電圧波形Ｖ１を発生することになる。この電圧ｖ１は第２の巻線４４ｂの 両端間に電圧Ｖ２　（第４図には示さない）を誘起し、この電圧ｖ２はその大き さがｖｌの大きさよシも小さいこと以外、理想的にはｖｌと同じである。相間変 成器３６の出力側での電圧Ｖｂが所望の出力電圧を発生するのに要するよシも小 さい時に、スイッチＱ１〜Ｑ４は第２の巻線４４１）の高圧側、低圧側をそれぞ れ対向点４０−４゜４０−３に接続するように作動される。その上、スイッチＱ １〜Ｑ４は、電圧Ｖｂと組み合わされるべき適当な和電圧すなわちブースティン グ電圧を供給するように作動される。ブースティング（またはバッキング）電圧 の最大レベルは変成器４４の巻数比で決定される。

ブースティング電圧がその最大レベル（：あらなければならないように電圧ｖｂ が充分低いレベルにあ乞時に、スイッチＱ１〜Ｑ４は時点１＝１１とｔ＝ｔ２の 間に図示したような完全オン・モードで作動される。

相間変成器３６の出力側での電圧Ｖｂが所望の出力電圧を発生するのＣ：要する よシも大きい時に、スイッチＱ１〜Ｑ４は第２の巻Ｍ４４１）の高圧側を対向点 ４０−３に接続するが第２の巻線４４ｂの低圧側を対向点４０−４に接続する順 序で作動される。その上、スイッチＱ１〜Ｑ４は電圧ｖｂと組み合わされるべき 適当な差電圧すなわちバッキング電圧を供給するように作動される。バッキング 電圧がその最大レベルにあらなければならないように電圧ｖｂが充分高いレベル にある時に、スイッチＱ１〜Ｑ４は時点ｔ１とｔ２の間のバッキング・モードで 電圧ｖＯを表わす波形によシ例示されたような完全オン・モードで作動される。

ブースティング・モードおよびバッキング・、モードにおける電圧ｖＯを例示し た波形中のノツチはターンオン遅延回路８２．８６によって挿入されたデッドバ ンドのせいである。

詳しく説明すれば、時点ｔ１とｔ！の間では、スイッチＱ５およびＱ７はオンで 、スイッチＱ６およびＱ８はオフである。これは変成器４４の１次巻線４４ａの 両端間に負極性（第２図に示した極性に対して）の電圧レベルを印加し、電圧ｖ ｂに大体等しい。

時点ｔ３では、スイン′ｆ−Ｑ５およびＱ７はターンオフされる。これは時点ｔ ４まで巻線４４ａの両端間から電圧を除き、時点ｔ４でスイッチＱ６およびＱ８ がターンオンされる。そうすると、その後スイッチＱ６およびＱ８が時点ｔ５で ターンオフされるまで正電位は巻線４４ａの両端間に印加される。時点ｔ５で印 加電圧は巻線４４ａの両端間から除かれる。

ブースティング・モードでの動作中に、２次巻線４４ｂの両端間に誘起した電圧 ｖ２が第２図１＝示した極性すなわち時点ｔ１〜ｔ１間である時に、スイッチＱ １およびＱ′ｓは作動されるがスイッチＱ２およびＱ４はオフ状態に維持される 。これは電圧Ｖａを電圧Ｖｂと直列に従って和動的に置く。スイッチＱ１および Ｑ３は時点ｔ４までオンに留シ、時点ｔ４でこれらスイッチはターンオフされか つスインｆＱ２およびＱ４はターンオンされる。時点ｔ４とｔ５の間で、波形ｖ ｌはその極性が正であシ（第２図に示した極性を再び参照されたい）、従ってス イッチＱ２およびＱ４は時点ｔ６まで作動され、時点ｔ６では波形ｖ１の極性が 再び負になる。

バッキング・モードでの動作が起きるように電圧ｖｂが所望の出力電圧よシも大 きい時に、差電圧は電圧Ｖｂと組み合わされなければならない。この場合、スイ ッチＱ１およびＱ３のスイッチング順序はブースティング・モード時のスイッチ Ｑ２およびＱ４のスイッチング順序に相当するが、バッキング・モード時のスイ ッチＱ２およびＱ４のスイッチング順序はブースティング・モード時のスイッチ Ｑ１およびＱ３のスイッチング順序に相当する。

バッキング・モード時の電圧ｖ０を例示する波形図から明らかなように、電圧は ブースティング・モード動作中電圧レベルＶｂ　ｋ　Ｖｂ＋Ｖａの間であったの に電圧レベルｖｂとＶｂ−Ｖａの間に移行する。電圧ｖｏは出力フィルタでろ波 されて所望電圧に等しい事実上一定の電圧Ｖ　ＯＵＴどなる。

上述したように、電圧Ｖｂの最大よシ小さいブースティングまたはバッキングが 必要な時には、スイッチはパルス幅変ｉ１　（ＰＷＭ）動作モードで作動される 。例えば時点ｔ２に続（ＰＷＭモード中、第６図のコンパレータ７４は、全ての スイッチが周期的にターンオンされるようにＯＲゲート６６ａ〜６６ｄによって スイッチＱ１〜Ｑ４へ供給されるパルス幅変調された波形を発生する。全てのス イッチＱ１〜Ｑ４がオンの時に、電圧ｖｂは同期整流回路４０の出力端子に直接 通過される。この側路は可変ブースト／バック調整技術を実施させる。事実、コ ンパレータ７４によって発生されたパルスの幅は無限に可変であって正確なダイ ナミック電圧調整を許す。

第５図はこの発明の他の実施例を示す。なお、同一部品は同一符号で表わす。こ の実施例では、変成器２２の代シに、交流電源２６に結合された１組の１次巻線 ９４ａ〜９４ｃ並びに第１組、第２組、第３組の２次巻線９６−１　、９６−２ 　、９６−３を有する変成器９０が使用される。巻線９６−１．９６−２は第１ 図に示した巻線２８−１．２８−２と同じである。これら巻線は整流回路５０− １．３０−２および相関変成器３６に結合されている。第６組の巻線９６−３は Ｙ結線に接続された巻線９６−３ａ、９６−５ｂ、９６−３ｃを含み、これら巻 線はトランジスタの形態をした電力スイッチＱ　９−Ｑ１４の直列接続対間の接 続点９８ａ、９８ｂ、９８ｃ　に結合され、電力スイッチは同期整流器１００の 形態でスイッチング回路を構成する。ダイオードＤ２１〜Ｄ２６はトランジスタ Ｑ９〜Ｑ１４のエミッタと直列に設けられる。電力スイッチの直列接続対は第１ ノードおよび第２ノード１０４で並列に共結される。ノード１０２は相関変成器 ３６に結合されるが、ノード１００はインダクタＬおよびコンデンサＣから成る 出力フィルタに結合される。

第３組の巻線９６−３を単相巻線で置換しても良く、置換した場合はその巻線が 同期整流器１００中のスイッチの２つの直列対間に結合される。

スイッチＱ９〜Ｑ１３は、トリム電圧を発生するためにスイッチ制御器１０６に よって作動される。トリム電圧は、組み合わせ電圧を発生するために２次巻線の 整流出力と組み合わされる。第６図から明らかなように、スイッチ制御器１０６ はスイッチ・パターン選択回路１１０を含み、このスイッチ・パターン選択回路 １１０は望ましい実施例では論理回路およびスイッチＱ９〜Ｑ１４を適当な順序 で作動するためのスイッチ・パターンを生じるためのメモリを含む。スイッチ・ パターン選択回路１１０は、第３図に示した回路５０゜５２と同様な加算点１１ ２および符号検出回路１１４から入力を受ける。

スイッチＱ９〜Ｑ１４のＰＷＭ動作モードは、その一部が絶対値回路１１６、利 得および補償回路網１１８およびコンパレータ１２２によって実施される。コン パレータ１２２は利得および補償回路網１１８の出力およびランプ・ジェネレー タ１２４によって発生されたランプ信号を受ける。ランプ・ジェネレータ１２４ は、変成器巻線９Ｏ−５ｔｘの相出力の１つが零電圧レベルを通過する毎にパル スを発生する零交差検出回路１２６によって制御される。これらパルスは、零交 差検出回路１２６の出力周波数を逓倍して所望周波数でのパルス列を導出するた めの位相ロック・ループ（ＰＬＬ）乗算器１６０を通して供給される。望ましい 実施例では、この所望周波数は２０　ｋＨ２と１００　ｋＨ２の間にあるが、別 な周波数を利用しても良い。事実、回路１２６および１３０は一緒になって第３ 図のクロック回路６２と同様なりロック回路を構成する。零交差検出回路１２６ は同期信号５ＹＮＣを発生し、ＰＬＬ乗算器１５０はクロック信号（：ＬＯＣＫ を発生し、両信号は選択回路１１０に供給される。

ランプ・ジェネレータ１２４はＰＬＬ乗算器１３０からの出力と同一周波数でラ ンプ波形を発生し、そしてこのランプ波形はコンパレータ１２２で利得および補 償回路網１１８の出力と比較される。コンパレータ１２２は、スイッチＱ９〜Ｑ １４を作動するための制御信号を発生する一連のＯＲゲートｊ３２ａ〜１３２ｆ の各々の一方の入力端子に結合されている。他方の入力端子はスイッチ・パター ン選択回路１１０に結合されている。利得および補償回路網１１８からの誤差信 号が成るレベルよシも大きい時に、コンパレータ１２２の出力は低レベル状態に ある。他方、この誤差信号が或ルレベルよシも小さい時に、コンパレータ１２２ ）１２９７幅変調した波形を生じ、この波形はＯＲゲート１３２ａ〜１３２ｆに よってスイッチ・パターン選択回路１１０の出力と組み合わされてスイッチＱ９ 〜Ｑ１４のＰＷＭ制御信号を発生させる。

スイッチ・パターン選択回路１１０は、ＰＬＬ乗算器１３０からのＣＬＯＣＫ　 ｉ号に応答して交流電源の基本周波数での１２倍に等しい周波数の信号を発生す るための÷ｎカウンタ１４０を含む。アドレス・カウンタ１４２は÷ｎカウンタ １４０からの信号および零交差検出回路１２６からの５ＹＮＣ信号を受けてメモ リ１４４のメモリ・アドレス入力端子１〜４に供給される４つの出力を発生する 。交流電源の１相が零を通過する時に５ＹＮＣ！信号はアドレス・カウンタ１４ ２を周期的にリセットする。メモリ１４４の入力端子５は、符号検出回路１１４ によって発生された符号検出信号ＳＤを受ける。望ましい実施例では、メモリ１ ４４は下記の表に従って出力端子２Ｌ　％　ｆに２進数信号を発生する。

メモリの内容 ＳＤ　１２　Ｓ　４　ａ　ｂ　ｃ　ｄ　ｅ　ｆｏ　００００　００１０１０ ０（ＭＯｌｏｌｏｏｏｌ ０　０１１１　０１ｏ１ｏ。

０　１０００　０ｊ０１００ ０　１００１　０ＣＭ１００ ０　１０１０　００ｊｊＯ０ １０００１（ＭＯｌｏｏ ｌ　００１０　ｏｌｏｌｏ。

１　（ＭＯＯ００１ｊ００ １　０１０１　ｏｏｌｏｌ。

１　０ｊ１１　１０００１０ １　１０（Ｍ　１００００１ １　１ＣＭ０　１００００１ １　１０１１　ｏ１ｏｏｏ１ 後で詳しく説明するように、出力端子ａ　％　ｆに発生したデジタル信号はスイ ッチＱ９〜Ｑ１４を作動して出力電圧を所望レベルに維持する。

第７図の波形図を参照して第５図および第６図【：示した変換装置の動作を説明 するが、まずスイッチＱ９〜Ｑ１４が完全オン・モードで作動されるように最大 調整電圧は時点ｔ７とｔ８の間で同期整流器１００によって供給される必要があ るとしよう。スイッチＱ９〜Ｑ１４のスイッチ制御波形はスイッチ・パターン選 択回路１１０に記憶される。この波形は、３相のうちの２相関の最大相電圧差が ノード１０２　、１０４間に印加されるように、全スイッチのうちのわずか２個 を特定の時点で作動させる。すなわち、例えば時点ｔ７とｔ９の間で、最大相電 圧差は相Ｂと相Ｃの間に存在する。

ブースティング・モード時に、スイッチＱ１１およびＱｌｇはこの時間中作動さ れてこの相電圧差を同期整流器１００の両端間に和動関係で印加させる。バッキ ング動作時には、この電圧が同期整流器１００の両端間に差動関係で印加される ようにスイッチＱＩＯおよびＱ１４は作動される。

時点ｔ９とｔｏｏの間で、最大の相電圧差は相Ａ、Ｂ間である。従って、ブース ティング・モードでの動作時、スイッチＱ９およびＱｌｇはターンオンされる。

バッキング・モードでの動作中、この相電圧差はスイッチＱ１０およびＱ１２を ターンオンすることによシ同期整流器１００の両端間に逆方向で印加される。

スイッチング順序は、同期整流器１００の両端間に最大の相電圧差を供給するた めに第７図に示したように継続する。ブースティング・モード動作中に得られた 電圧ｖＯは、相聞変成器３６の出力端子における電圧Ｖｂと同期整流器１００の 両端間に発生された電圧Ｖｄとの和に大体等しい。バッキング・モードでの電圧 Ｖ０は大体Ｖｂ　−Ｖ、１に等しい。パルス幅変調が起こっていない時の電圧ｖ ｏは、素子りおよびＣ２から成る出力フィルタによってろ波される小さなリップ ルを除けば、事実上一定の１流レベルになる。

時点ｔ８以後は、最大調整が不要であるように相関変成器３６の出力側での電圧 Ｖｂは所望の出力電圧ｖ０に充分近いとしよう。この場合には、適当な調整電圧 が電圧Ｗｂと組み合わされて電圧ｖｏｖ’ｒを所望のレベルに維持するようにス イッチｃＬ９〜Ｑ１４は再びＰＷＭモードで作動される。時点ｔ８以後の各時点 に見られるように、コンパレータ１２２は、ＯＲゲート１３２ａ〜１３２ｆの各 々へ供給されて全てのスイッチＱ９〜Ｑ１１を周期的にターンオンするための波 形を発生する。全てのスイッチＱ９〜Ｑ１１がオンである時間中、同期整流器１ ００はその出力端子へ電圧ｖｂが直接通過されるように完全に側路される。スイ ッチＱ９〜Ｑ１４のオン時間は、これらスイッチがＰＷＭモードで作動されない 場合と同じである。これらスイッチがり−ンオンされて同期整流器１００を個路 するのは、スイン？Ｑ９〜Ｑ１１がオフである時だけである。

ＰＷＭモード時に得られる電圧ｖＯは、素子りおよびＣ２から成る出力フィルタ によってろ波されて直流出力電圧Ｖ　０ＴＩＴを発生するだめのノツチ付き波形 と思われる。

最大の相電圧差よシも小さい相電圧差を同期整流器１００の両端間に供給するス イッチング・パターンを、スイッチ・パターン選択回路１００が和動的に或は交 互に発生し得ることに注目されたい。もし回路１１０が両型式のスイッチング・ パターンを発生できるならば、別な入力が回路１１０へ供給され、ブースティン グ電圧またはバッキング電圧が成るレベルよシも高くなければならない時に整流 器１００の両端間に最大の相電圧差を発生させるが、ブースティング電圧または バッキング電圧が成るレベルよシも低くなければならない時には整流器１００の 両端間によシ小さな相電圧差を発生させる。

以上の説明から明らかなように、この発明の変換装置は過渡電圧の全範囲の半分 に適する調整電圧だけを供給する必要がある。

その上、パルス幅変調技術は、相関変成器の出力側での低周波リップルを補償す るのに使用されることができ、これが出力フィルタのサイズを小さくさせること にも注目されたい。

ＦＩＧ、　４ ＦＩＧ、　７ 補正書の翻訳文提出書く特許法第１８４条の７第１項）昭和６３年　８月２６日

Claims (18)

【特許請求の範囲】
1. １．交流電源によって発生された交流入力電力を、電圧が調整された直流出力電 力に変換するための被調整交流／直流変換装置であって、 前記交流電源に結合され、その出力を整流する手段と、 この整流手段に結合され、２次巻線の整流出力と組み合わされて前記電圧被調整 直流出力電力を発生させるためのトリム電圧を発生するスイッチング回路と、 このスイッチング回路を制御し、これにより前記回路が発生するトリム電圧は、 前記２次巻線の整流出力が所望レベルよりも低い時にそのような出力と加算され るが、前記２次巻線の整流出力が前記所望レベルよりも高い時にそのような出力 から減算されるようにする手段と、 を備えている被調整交流／直流変換装置。
2. ２．スイッチング回路は整流手段に結合された同期整流器およびスイッチング・ コンバータを含み、これら同期整流器およびスイッチング・コンバータの各々は 制御手段によって作動される制御可能なスイッチを含む請求の範囲第１項記載の 変換装置。
3. ３．制御手段は、コンバータの出力電圧の、基準値からの偏差を表わす誤差信号 を発生する手段、およびそのような偏差の絶対値に依存して同期整流器中のスイ ッチをパルス幅変調モードで作動する手段を含む請求の範囲第２項記載の変換装 置。
4. ４．同期整流器は、第１ないし第４の制御可能なスイッチがそれぞれ接続された 第１ないし第４のアームを有するブリッジを備えている請求の範囲第２項記載の 変換装置。
5. ５．ブリッジはそのアーム間の接続点に第１および第２の対向点並びに第５およ び第４の対向点を更に含み、２次巻線は第５の対向点に接続され、スイッチング ・コンバータは第１および第２の対向点に接続され、そして第４の対向点は同期 整流器の出力端子になる請求の範囲第４項記載の変換装置。
6. ６．スイッチング・コンバータは、整流手段に結合されたインバータを備え、か つこのインバータに結合された第ｌの巻線および同期整流器に結合された第２の 巻線を有する別だ変成器を更に含む請求の範囲第２項記載の変換装置。
7. ７．変成器は別な２次巻線を含み、スイッチング回路は別な２次巻線に接続され る請求の範囲第１項記載の変換装置。
8. ８．スイッチング回路は、別な２次巻線に結合された制御可能なスイッチを含む 同期整流器を備えている請求の範囲第７項記載の変換装置。
9. ９．スイッチは複数の直列対として接続され、これら直列対は並列に接続され、 別な２次巻線は２つの直列対の間に接続される請求の範囲第８項記載の変換装置 。
10. １０．直列対は第１および第２のノードに一緒に接続され、これにより前記第１ のノードは整流手段に結合されそして前記第２のノードは同期整流器の出力端子 になり、各対のスイッチはそれらの間の接続点に接続され、２次巻線は２つの直 列対の接続点間に接続される請求の範囲第９項記載の変換装置。
11. １１．交流電源は、変成器に結合された交流電力供給回路である請求の範囲第１ 項記載の変換装置。
12. １２．交流電源は、整流手段に結合された発電機である請求の範囲第１項記載の 変換装置。
13. １３．交流入力電力を、電圧が調整された直流出力電力に変換するための被調整 交流／直流変換装置であって、 前記交流入力電力を受ける１次巻線、並びに第１および第２の２次巻線を有する 変成器と、前記第１、第２の２次巻線にそれぞれ結合され、そこに生じた電力を 整流する第１、第２の整流回路と、 これら整流回路に結合され、前記第１の整流回路によって生じられた整流電力を 、前記第２の整流回路によって生じられた整流電力と組み合わせ、これにより未 調整電圧を導出するための手段と、この組み合わせ手段に結合され、制御可能な 電力スイッチを有する同期整流器と、 この同期整流器が未調整電圧と組み合わされて組み合わせ電圧を導出させるため のトリム電圧を発生するように制御可能なスイッチを制御し、これにより前記ト リム電圧はそのような未調整電圧が基準値よりも小さい時に未調整電圧を上昇さ せそして出力電圧が前記基準値よりも大きい時にその電圧を降下させるようにす るための手段と、 前記同期整流器に結合され、前記組み合わせ電圧をろ波して前記電圧被調整直流 出力電力を導出するための手段と、 を備えている被調整交流／直流変換装置。
14. １４．組み合わせ手段に結合されると共に同期整流器に結合され、この同期整流 器へ補充電圧を供給するためのスイッチング・コンバータを更に含み、これによ り制御手段が制御可能なスイッチを作動させて前記補充電圧をトリム電圧に変換 する請求の範囲第１３項記載の変換装置。
15. １５．スイッチング・コンバータは、組み合わせ手段に結合されたインバータを 備え、かつこのインバータと同期整流器の間に結合された別な変成器を更に含む 請求の範囲第１４項記載の変換装置。
16. １６．変成器は第３の２次巻線を含み、同期整流器のスイッチは前記第３の２次 巻線に接続されると共に組み合わせ手段に接続される請求の範囲第１３項記載の 変換装置。
17. １７．変成器は３相、Ｙ結線型の３個１組の別な２次巻線を含み、同期整流器の スイッチはブリッジ構成に接続された６個のトランジスタであり、直列接続され た３対のトランジスタは組み合わせ手段、ろ波手段にそれぞれ結合された第１、 第２のノードにおいて並列に共結され、直列接続対の各々は３個１組の別な２次 巻線に結合されるそのような対のトランジスタ間の接続点を含む請求の範囲第１ ６項記載の変換装置。
18. １８．制御手段は、コンバータの出力パラメータの、基準値からの偏差を表わす 誤差信号を発生する手段、およびそのような偏差の絶対値に依存して同期整流器 中のスイッチをパルス幅変調モードで作動する手段を含む請求の範囲第１３項記 載の変換装置。