JPH01501432A - 多層プリント回路基板の製造方法 - Google Patents

多層プリント回路基板の製造方法

Info

Publication number
JPH01501432A
JPH01501432A JP62506204A JP50620487A JPH01501432A JP H01501432 A JPH01501432 A JP H01501432A JP 62506204 A JP62506204 A JP 62506204A JP 50620487 A JP50620487 A JP 50620487A JP H01501432 A JPH01501432 A JP H01501432A
Authority
JP
Japan
Prior art keywords
copper
layer
image
circuit pattern
cuprous oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62506204A
Other languages
English (en)
Other versions
JPH0529319B2 (ja
Inventor
ラスズクジィク,スタンリィ ジェイ.
フアーリアー,ドナルド アール.
ラーソン,ゲイリィ ビー.
ガレゴス,ダニエル
カスタルディ,スチーブン エイ.
Original Assignee
マクダーミッド,インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マクダーミッド,インコーポレーテッド filed Critical マクダーミッド,インコーポレーテッド
Publication of JPH01501432A publication Critical patent/JPH01501432A/ja
Publication of JPH0529319B2 publication Critical patent/JPH0529319B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/125Inorganic compounds, e.g. silver salt
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 タ ブ1ントロ のJ゛告 ゛ 〔本発明の背景〕 1、 本発明の分野 本発明は、プリント回路基板の改良された製造方法、及びそれによって製造され た回路基板に関し、特に、前の層に続いて各層をプリントすることにより、多層 プリント回路基板を製造する方法、及びそのように製造された多層回路基板に関 する。
2、 従来法についての記述 多層プリント回路基板は、現在、一枚ずつの複数の基板を別々に作り、次に熱及 び圧力を用いて一緒に積層するむしろ複雑な方法によって製造されている。単一 のプリント回路基板のために従来用いられている方法のどれかにより製造するこ とができる個々の基板は、−mに像形成(imaging)及び積層中、良好な 整合を確実に与えるため、組み立て用孔があけられている。基板上の銅回路を黒 色酸化銅の層で被覆し、積層前に隣接する基板の間に挿入されたエポキシプリブ レツブ(prepreg )シートへ基板を一層良く接着させるようにすること は任意であるが、好ましい、複数の層は、エポキシ等の樹脂のブリプレラグ(通 常、ガラス繊維等で補強されている)を介在させ、各基板を隣接するものから分 離するようにして、適当な順序及び整合状態に配列する。基板とブリプレラグの 積層体は、圧搾機の押さえ部材(好ましくは予熱されている)の間に保持し、接 着が達成されるような圧力及び時間で加熱する。一般に、積層体は上昇させた温 度で後硬化にかける。得られる積層体は孔をあけなければならず、あけた孔を汚 したエポキシ樹脂はきれいに除去する。次に回路の種々の層の間に電気的接続を 行わせるため、孔の銅による無電解メッキを行う。容易に分かるように、孔あけ の正確さと同様、複数の層の回路の整合の正確さは、得られる回路基板の性能を 満足できるものにするためには極めて重要な因子である。この方法に固有な多く の問題の一つは、種々の単一回路基板が、ブリプレラグに用いられた軟化したエ ポキシ又は他の樹脂上に浮き、正確な整合から外れる傾向がでることである。他 の問題は、仕上がった積層体を通してあけられた孔から、それらを汚している全 ての樹脂を確実に除去しておくことが困難なことである。積層工程中、複数の回 路基板に亘って均一な圧力を達成するのにも種々の困難が生ずることがある。
本発明は多層プリント回路基板を製造する新規な方法に関し、その方法によれば 、一連の単一回路基板を積層する必要がなく、それにより上述の積層法に固有な 主な諸問題を回避することができる0本発明の新規な方法の主たる特徴は、各層 を、前に形成された層の上にその場で形成することにより多層基板が次第に形成 されていき、その回路は前の層の回路に対し適切に配位されるようになっている ことである。即ち、各層の回路は、前の層の上に、硬化性樹脂中に入れた金属酸 化物の非伝導性懸濁物から形成された回路模様を付着させ、その模様の表面のと ころ又は表面近くにある金属酸化物の粒子を化学的還元にかけ、導電性金属粒子 を形成させ、次にそれら粒子に無電解銅の被覆をつけ、このようにして希望の回 路模様を形成する諸工程により形成される。樹脂の内部に残留している未還元金 属酸化物の粒子は、新しく形成され、メッキされた回路模様を、前の層中のそれ らから、二つの回路模様の間にある予め定められた位置にある接続部を除き、絶 縁する働きをする。
樹脂状材料中に金属酸化物を入れたた懸濁物で基体を被覆し、次に金属酸化物の 粒子の少なくともいくらかを化学的に金属へ還元することによって基体を金属化 し、それによってその表面を金属で無電解メッキするのに十分な位導電性にする ことは、既に報告されている0例えば、シュネーブル(Sehneble)その 他による米国特許第3.146,125号には、樹脂に酸化第一銅の粒子を入れ た懸濁物で基体を被覆し、レジストを用いて樹脂層上に回路模様の像を生じさせ 、露光した回路模様中の酸化第一銅粒子(又は少なくとも表面近くのそれら粒子 )を還元し、そして還元された銅粒子により今や導電性にされた回路模様を無電 解メッキして、更に銅の厚みを付加することによってプリント回路基板を形成す ることが記載されている。
シュネーブル(Schneble)その他による米国特許第3.347,724 号には、可視性基体を用いた同様な方法が記載されており、その基体は貫通孔を もっていてもよい0両方の特許は酸化第一銅の還元剤として酸、好ましくは硫酸 を用いることを教示している。そのような方法は、等モル量の金属銅と用いられ た酸の銅塩を生ずる結果になる不均化反応を起こす欠点を有する。その結果、単 位表面当たりの金属銅粒子の密度は限られ、更に行われる銅の付加は、電気メツ キ法よりも無電解メッキに限定されることになる。更に、貫通孔を有する基板で その方法を用いることは難しい、なぜなら、孔から過剰の樹脂をきれいに除く必 要があること、及び酸化第一銅を還元した後、貫通孔に適切な厚さの銅を蓄積さ せるのが困難なためである。
レター(Letter )その他による米国特許第3,551,304号は、ガ ラス基体を酸化錫の層で被覆し、予め定められた領域をマスクし、露出した領域 中の酸化錫を錫に還元し、マスクされた領域からマスク及び未還元酸化錫を除去 し、任意に錫回路模様をメッキすることにより、ガラス基体上に回路をプリント する関連した技術を教示している。
ポリチェッテ(Polichette)その他による米国特許第3.772,0 56号には、基体を金属塩の層で被覆し、放射エネルギー又は化学的還元剤によ って前記塩を、非伝導性金属の層を形成するように還元し、次に還元された金属 を含む領域に金属を無電解メッキすることにより、基体を金属化することが記載 されている。プリントされた回路は、このようにして製造できる金属化基体の間 にあり、そのプリント回路基板の製造は、前記米国特許第3.772,056号 を与えることになった出願のCIPに基すいて公告された連携した米国特許第3 ,907,621号の主題になっている。ポリチェッテその他による米国特許第 3.772,078号は、金属塩を還元するために上記方法を用いるが、酸媒体 中の二次還元剤と共に放射線感応性還元剤を用いて、非伝導性金属核の選択され た模様を生成させることに関する。前記米国特許第3,772,078号が公告 される基になった出門のCIPに基ずく連携した米国特許第3,930,963 号は、米国特許第3.772.078号に記載されてた方法を用いてプリント回 路基板を製造することに関する。
ポリチェッテその他による米国特許第3,956,041号には、任意に酸化第 一錫粒子を分散して含んでいてもよい樹脂の層を基体に適用するための転写法が 記載されている。
キャサット(Cassat )その他による米国特許第4.564,424号は 、重合体フィルム基体にフィルム形成性重合体マトリックス中に酸化第一銅の如 き金属酸化物の粒子を入れた懸濁物を付着させ、そのように付着させた層の表面 を、例えばフィルム基体を延伸又は引っ張ることにより乱し、次に露出した金属 酸化物粒子を化学的に還元して導電性金属粒子の層で、その上に更に金属を電着 することができる層を形成することにより、その基体上に伝導性金属化表面を形 成することを教示している。
連携した米国特許第4,565,606号では、前記米国特許第4.564,4 24号の方法を適用してポリイミド/ポリアミドフィルム基体を金属化している 。
キャサットによる米国特許第4,590415号には、少なくとも一方の側が金 属化されたプラスチック物品を製造することが記載されている。その物品は次の ようにして製造される。先ず、高密度に金属酸化物粒子が内部に均一に懸濁され た重合体樹脂を用いて、希望の形に成形する6次にその物品の少なくとも一方の 表面を化学的還元剤の作用にかけ、その表面上に遊離金属粒子の層を形成し、次 に前記還元工程で導電性にされた表面上に付加的金属を電着させる。
金属酸化物粒子の樹脂中懸濁物を用いて、後で金属酸化物を金属へ還元すること により、金属化された層又は回路模様を形成する方法を、多層プリント回路基板 の製造に用いることができるかどうかについては、今まで何も示唆されてはいな い、そのような基板の複数の内部層を、複数の個々の基板を製造する以外の方法 で製造することができると言うことも認識されてはいなかった。それら個々の基 板は、次に補強エポキシ樹脂の如き材料の層によって各基板をその隣のものから 分離し、熱及び圧力で一緒に積層する前に、互いに注意深く整合させて組み合わ せなければならない、今度、多層回路基板の層を、加熱加圧積層或は個々の層の 食刻工程を含まず、従って、今まで用いられてきた方法よりも、著しい利点を有 する一連の工程によってその場で製造することができることが判明した0本発明 の方法の特徴である付加的な利点は、以下の詳細な記述から明らかになるであろ う。
〔本発明の要約〕
本発明の目的は、個々に予め形成したプリント回路基板の組立体を加熱・加圧積 層する工程をしなくてもよい方法によって多層プリント回路基板を製造すること である。
本発明の他の目的は、複数の層が連続的にその場で形成され、即ち各層が前に形 成された層の上に、その前に形成された層と予め定められた整合をさせてその場 で形成された、多層プリント回路基板を製造することである。
本発明の更に別の目的は、複数の層の各々が、樹脂状媒体中に非伝導性金属酸化 物の粒子を入れた懸濁物からなる中間非伝導性層によって隣の層から電気的に絶 縁され、分離されている多層プリント回路基板を製造することである。
複数の層が回路模様を形成するのに食刻する必要なく製造される、多層プリント 回路基板を製造することも本発明の目的である。
本発明のこれらの目的及び他の目的は、以下の記載から明らかになるであろうが 、それらは本発明の方法によって達成される。もつとも広いR様として、本発明 の方法は次のようにして行われる。希望の基板の最初の層を、後に記述するよう な従来からの方法で形成し、次に第二及びそれに続く全ての層を、前に形成され た層の上に第二の回路模様の像で、硬化性樹脂状材料中に導電性遊離金属に化学 的に還元することができる非伝導性金属誘導体の粒子を入れた懸濁物を用いて形 成した像を与えることにより形成する0次にその像を、少なくとも部分的に硬化 させた後化学的還元にかけて、前記像の表面中の前記金属誘導体の少なくとも一 部分を遊離金属へ変化させ、それによって像が銅による無電解メッキを受けられ るようにし、希望の厚さの銅をもち、基板に対する付着が優れた回路模様を形成 する。最後に、もし望むならば、回路模様又はその選択された部分の銅を、多層 基板の次の層を形成する前記連続工程を繰り返すように進める前に、はんだマス クで被覆する。
本発明の方法の好ましい態様として、各層は次のようにして製造される。前に形 成された層の全表面を非伝導性金属誘導体粒子の樹脂中懸濁物の層で被覆する。
次に、次の回路模様の希望の像を、回路模様の像だけを露出して残すようにレジ スト材料の適当なマスクを与えることによって前記層の上に形成する。露出した 像を化学的還元にかけ、像の表面中の金属誘導体粒子を遊離金属へ還元し、回路 模様の像の上に銅が無電解付着し易いようにする。上記方法でプリント回路層の 間に置かれた非伝導性金属誘導体粒子の樹脂中懸濁物の層は、回路間の電気的接 続が望まれる予め定められた領域は別として、回路層を互いに絶縁する働きをす る。
本発明は、本発明の方法に従って、製造された多層回路基板にも関する。
用語「導電性遊離金属へ化学的に還元することができる非伝導性金属誘導体」と は、銅、ニッケル、コバルト、鉛、カドミウム、クロム、アンチモン、錫等の如 き非貴金属の誘導体で、それ自体は導電性ではないが、後に記述するような硼水 素化物等の還元剤によって還元を受け易く、導電性遊離金属を与える誘導体を意 味する。そのような誘導体の例は、酸化第一銅、水酸化第二銅、炭酸第二銅、及 び二価の鉛、コバルト、ニッケル及びカドミウムの酸化物、三価のクロム及びア ンチモン、及び四価の錫等の酸化物である6本発明の方法で用いるのに好ましい 非伝導性金属誘導体は酸化第一銅、酸化第二銅及び炭酸第二銅である。最も好ま しいのは、酸化第一銅で、この特別な誘導体を、本発明の次の詳細な記述で用い ることにする。しかし、これは簡単にするために行なうものであり、本発明の範 囲を、この特別な誘導体を使用することに限定されるものと考えてはならないこ とは理解されるべきである。
〔本発明の詳細な記述〕
本発明に従い多層プリント回路基板の製造を実施する際、第一の層は、片面又は 両面プリント回路基板を製造するために当分野で慣用的な方法を用いて与えられ る。
例としてこの第一の基板は、補強エポキシ基板で、その両側に銅箔シートが積層 されており、予め選択された位置に貫通孔があけられている基板の如き銅被覆基 体を与えることにより準備される。一般に、貫通孔は無電解付着により銅でメッ キされており、次に箔及びメッキした貫通孔の両方に、希望の厚さの銅が蓄積す るまで付加的鋼を電着しである0本発明の特別な具体例として、基板の第一層を 製造するために用いられる銅被覆基板は、次のようにして製造される。予め選択 された位置に孔があけるられている補強エポキシ基板の如き非伝導性基板を、硬 化性樹脂状材料中に入れた微粒子の酸化第一銅懸濁物の層で被覆する。その懸濁 物については、後でもっとよく記述する。被覆は、ローラー被覆、回転被覆、噴 霧等の如き任意の既知の方法で行なう、噴霧は好ましい適用方法である。何故な ら噴霧圧力を適切に調節することにより、基板の表面及びあけられた孔の壁を、 孔を完全に塞ぐことなく被覆することができるからである0次にそのようにして 適用した被覆を、樹脂の硬化温度で加熱することにより少なくとも部分的に硬化 させ、然る後、後で記述する方法及び組成物を用いて化学的還元にかけ、被覆の 表面中の酸化第一銅粒子を金属鋼へ転化させる。
最後に、その基板を慣用的無電解メッキ法を用いて銅で無電解メッキし、希望の 厚さの銅を基板上及び貫通孔中に蓄積させる。上記方法を用いて基板に、その一 方又は両面に銅の層を与えることができる。
銅被覆基体を製造するどの方法が用いられても、基板の第一層を製造する次の工 程は、次のようにして行なわれる。希望の回路模様のレジスト像を基板の片面又 は両面上に形成する。インクを含むこの目的のために用いられるレジストをステ ンシル、スクリーンプリント又は他の既知の方法により必要な像模様として適用 することができる。一般に、レジストは感光性型(ネガ又はポジ型)であろうが 、乾燥フィルム型又は液体型でよい、必要な像模様を生じさせるのにホトレジス トを用いる場合、基体をホトレジストの層で被覆し、後者をポジ又はネガ像(ホ トレジストの性質による)を通して化学線で照射し、得られた像を適当な溶剤を 用いて現像する。その溶剤は、ポジ型ホトレジストの場合にはレジストの露光し た部分を溶解し、ネガ型ホトレジストの場合には未露光部分を溶解する。像形成 過程で露出して残されている銅表面を次に当分野で知られた従来の食刻剤のどれ かを用いて食刻することにより除去する。ホトレジストは適当な溶剤で溶解する か、又は他の従来法のどれかを用いて後で除去し、それによって銅回路模様を露 出させる0次にその回路模様又はその選択された部分を、有利には、ステンシル 、スクリーンプリント等の方法により従来のハンダマスクの如き誘電体マスクで 回路のために被覆する。
次に多層基板中の第二の回路層を次の手順を用いて第一基板の表面上にその場で 製造する。第二層回路模様の像を、硬化性樹脂状材料中に入れた微粒子の酸化第 一銅の懸濁物を用いて第一基板の回路と予め定められた整合を行なわせて形成す る。酸化第一銅懸濁物中のキャリヤーとして用いることができる硬化性樹脂の例 は、フェノール、レゾルシノール、クレゾール等と、ホルムアルデヒド、フルフ ラール等との縮合により形成されるノボラック型樹脂を含むフェノール系樹脂; マレイン酸、フマール酸、シトラコン酸等の酸を含めた不飽和ポリカルボン酸と 、ポリアルキレングリコールとから誘導されたものの如き不飽和ポリエステル樹 脂;及びエビクロロヒドリン(1−クロロ−2,3−エポキシプロパン)又は1 .2.3 。
4−ジェポキシブタンとを、ビスフェノールA、レゾルシノール、ヒドロキノン 、1−5−ジしドロキシナフタレン等との反応生成物の如きエポキシ樹脂である 。本発明により用いるのに好ましい樹脂はエポキシ樹脂であり、特に好ましい樹 脂群はビスフェノールAがら誘導されたエポキシ樹脂である。硬化性樹脂中の懸 濁物に用いられる酸化第一銅は微粒子状で存在するのがよい、酸化第一銅は、約 3〜25μの平均粒径、好ましくは約4〜7μの平均粒径を有するのが有利であ る。
硬化性樹脂中懸濁物の酸化第一銅の割合は、懸濁物の全重量に基づき約50〜約 80重量%までの広い範囲に亘って変えることができる。酸化第一銅は約70〜 約75重量%の濃度で用いられるのが好ましい。懸濁物は、当分野で慣用的な方 法及び装置を用いて成分をよく混合することにより便利なやり方で調製される。
硬化性樹脂に入れた酸化第一銅の懸濁物は、樹脂硬化用触媒及び、変性剤、チキ ントロピー剤、平面化(levell ing)剤、充填剤、顔料等の如きペイ ントで用いられる種類の添加物を、もし望むならば、含んでいてもよい。
酸化第一銅の懸濁物は、ケトン、ゲルコール エーテル、グリコール エーテル  エステル、芳香族炭化水素等の如き溶剤又は溶剤混合物により、体積でほぼ等 しい点まで希釈してもよい。
回路模様像は、数多くのやり方の一つで酸化第一銅懸濁物を用いて、形成するこ とができる。例として、像は、ステンシル、又はシルクスクリーン等の印刷法に より、第一層中の回路に向かい合わせて望ましい形状及び予め定められた関係を もって付着させることができる。次にその像を、次の工程を行なう前に少なくと も部分的に硬化する。硬化は樹脂の性質により、下に記載する如く行なわれる。
別法として、像は、基体(第一基板)を、樹脂状キャリヤーがホトレジスト(ポ ジ又はネガ)である酸化第一銅懸濁物の層で被覆し、従来のやり方でその像をそ の上で露光し、現像することにより製造することができる。
像を形成する更に別の好ましい方法として、第一基板の全表面を、ホトレジスト 系の一部にはなっていない樹脂中の酸化第一銅懸濁物の層で被覆する。その被覆 は、従来からのどんな方法で行なってもよいが、貫通孔から過剰の材料を除去し なければならなくなるようなことが起きないように、ステンシル、又はシルクス クリーンによって適用するのが好ましい0次にレジスト材料、即ち下に記載する 後の化学的還元工程で侵食に対し抵抗性のある材料を、酸化第一銅層の、希望の 回路模様像の部分を形成していない領域へ選択的に適用し、それによってその回 路模様像を露出したままにする。一般に、レジストは、上述の如き第一基板上の 回路模様の形成に用いられるどのようなものでもよい。レジストを適用する前に 酸化第一銅懸濁物の下層を少なくとも部分的に固体状態へ硬化する。硬化を行な う方法は、用いられた特定の樹脂の性質による。多くの場合、硬化は加熱だけを 用いて行なうが、エポキシ樹脂等の如き他の場合には、基板の表面へ適用する前 に、樹脂組成物中へ触媒又は硬化剤を配合することが必要である。特定の樹脂に ついて用いられることが当分野で知られている従来の触媒又は硬化剤のどれを上 記硬化工程で用いてもよい。
回路像を形成する上記奸才しい方法を用いる利点は、樹脂材料中に入れた酸化第 一銅の懸濁物が固有的に非伝導性であり、従って形成される新しい回路を、第一 基板上の回路から絶縁する働きをすることである。
本発明の方法の次の工程では、上述のやり方のどれかで形成された像を、化学的 還元剤の作用にかける。この場合、像の表面中に又は表面に隣接して存在する酸 化第一銅の粒子は、金属銅へ還元される。酸化第一銅の濃度、従って、それから 生ずる金属銅の濃度が適切に選択される限り、像の表面は、従来の方法及び装置 を用いて電解付着によって付加的銅をその上にメッキすることができる程度まで 導電性になるであろう、しかし、−mには、像の表面に金属銅が存在することは 、そこに無電解メッキ法により銅を更に付着し易くし、像への無電解鋼の優れた 付着が確実に行なわれるようになる。
酸化第一銅から銅への転化で用いられる還元剤には、ジメチルアミノボラン等の 二置換アミノボラン、三つまでの水素原子がアルキル、アルコキシ、アリール等 の基で置換されているアルカリ金属硼水素化物の如き硼素化合物が含まれる。そ のような硼水素化物の例には、硼水素化ナトリウム、硼水素化カリウム、ジエチ ル硼水素化ナトリウム、トリメトキシ硼水素化ナトリウム、トリフェニル硼水素 化カリウム等がある。
還元工程は、基体を、水又は水と低級脂肪族アルコールとの混合物中に入れた還 元剤の溶液と接触させることにより都合よく行なわれる。基体をその溶液の洛中 に、像の表面層中の酸化第一銅粒子を金属銅へ転化させるのに充分な時間である が、像中の全ての酸化第一銅粒子を還元するには不充分な時間、浸漬するのが有 利である。
どの与えられた場合でも、必要な適切な時間数は試行錯誤法により容易に決定す ることができる。溶液に用いられる還元剤の濃度は、有利には約0.2重量%〜 約0.6重量%位、好ましくは約0.2重量%〜約0.3重量%位である。
還元は約55℃までの上昇させた温度で行なわれてもよいが、約り5℃〜約30 ℃の範囲の外囲温度で行なわれるのが好ましい。
還元工程が完了した時、回路模様像の表面中の酸化第一銅粒子は、金属銅に転化 されている。得られた基板を銅の無電解付着にかけ、希望の厚さの銅を回路模様 上に蓄積(完全蓄積)させる、銅の無電解付着の技術で従来用いられている方法 及び組成物のどれでもこの工程で用いることができる。そのような方法及び組成 物の例は、レイモンド(Raymond) H、クラーク(C1ark)により 、プリント・ラインボルト社(Van No5trand Re1nhold  Co、))に記載されている。
回路の無電解メッキが完了した後、基板上に残留するレジスト層を、もし望むな らば、適当な溶剤を用いて除去するか、又は別法として永久酌にそこに残してお いてもよい0次にはんだマスク等の誘電体マスクを、スクリーンプリント等の方 法により、新たに形成された回路の選択された領域に適用する。その層の形成の 最終工程は、当分野でよく知られた方法を用いてパッド及び他の希望の箇所には んだを適用することである。
第二層を形成するため、次に上で概説した全ての工程を繰り返すことにより、上 記層の上に一つ以上の付加的回路層をその場で形成してもよい、更に、最初に形 成された基板が両面にプリントされた回路を持つ場合、その基板の各側に同じに 又は別々に一つ以上の付加的層を形成することができる。このようにして、最も 内側の層が上で記述されたような従来の方法によって形成され、この最も内側の 基板の両面に続く全ての層が、本発明の方法を用いて逐次その場で積み重ねられ ていくことにより、多層プリント回路基板が構成される。
当業者に明らかなように、本発明の主題である多層プリント回路基板の製造方法 は、非常に重要な利点を有する。即ち、食刻工程を必要とする基板の唯一の層は 、最初に形成される基板である。更に、続く層の各々は前の層に対し予め定めら れた関係をもって適用され、それによって各層とその隣との正確な整合を確実に 行なうことができる。このことは、予め形成された個々の層を互いに正確に整合 させて積層する際に通常遭遇する、前に論じた困難と明確な対照をなすものであ る。
本発明の方法は亦、積層された基板の場合に貫通孔をあける間に、その貫通孔を 汚して付いた材料を除去する際の損傷又は問題によって惹き起こされる障害を受 けない。更に別の利点は、硬化性樹脂材料中に入れた酸化第一銅懸濁物によって 果たされる二重の役割にある。即ち、その懸濁物を、回路模様の希望の像を形成 するのに用いると同時に、その固有の非伝導性のため、基板の各層をその隣の層 から絶縁するのに用いることができる。
本発明の方法に固有の更に別の利点は、酸化第一銅懸濁物を還元した時、前に形 成された層中の銅メツキ貫通孔又はパッドに重なる像の表面に形成された金属銅 が、新たに形成された像と、前の層の銅回路との間の溶接点を生ずることである 。
上述した態様に対し、修正を行なうことができ、特に、ニッケル、コバルト、鉛 、カドミウム、クロム、アンチモン、錫の酸化物の如き同等の非貴金属の金属酸 化物又は水酸化第二銅又は炭酸第二銅を、上述の方法で用いた酸化第一銅の代わ りに用いることによって修正することができることは分かるであろう。本発明の 方法の特別な修正として、各回路模様の像を、ホトレジスト樹脂に入れた酸化第 一銅粒子の懸濁物を用い、次に像状に露出し、適当な溶媒を用いてその像を現像 することにより製造することができる。この方法を用いた場合、非導電層による 個々の回路層の分離は、像形成前に各層の上にはんだマスク等の誘電体マスクの 層を適用することにより達成される。
本発明の方法の更に別の修正として、多層基板の第一の層を上述のやり方で形成 し、次に続く層を、硬化性樹脂に入れた酸化第一銅の懸濁物で前の層を被覆し、 その樹脂を部分的に硬化し、被覆表面中の酸化第一銅粒子を銅に還元し、得られ た被覆表面を更に銅で無電解メッキし、形成された銅層の上に次に希望の回路模 様のレジスト像を形成し、そして露出した表面中の銅を食刻除去することにより 形成する。そのような態様では、硬化性樹脂中の酸化第一銅の層は、多層基板中 の回路層の間の絶縁層として働く。
次の実施例は、本発明の方法を例示するものであり、発明者に知られた本発明を 実施する最良の態様にそれが限定されるものと考えるべきではない。
実施例1 本発明に従う多層回路基板を次の如く製造した。
両側に銅箔を積層したガラス繊維補強エポキシ基板に孔をあけ、選択された位置 に貫通孔を形成する。孔をあけた基板を無電解銅メッキ浴〔マキュプレックス( Macuplex)(登録商標名)9027 :コネチカット州ウォーターベリ ーのマクダーミッド社(MacDermid、Inc、))中に110’Fで3 0分間入れ、箔の上及び貫通孔中に銅の層を約0゜1ミルの厚さまで蓄積された 。乾燥フィルムホトレジスト〔リストン(R1ston)3620 ニデュボン 社のリストン・プロダクツ部門〕の層を次に基板の各側へ適用した6貫通孔を、 乾燥フィルムレジストを適用する間に同時にそのレジストにより覆う0次にそれ らのホトレジスト層を夫々順番に適当な像を通して化学線に露光し、像を 2% w/v炭酸ナトリウム溶液を用いて現像する。レジスト像によって覆われていな い銅を、次に基板を商業的食刻浴〔ウルトラエッチ(U Itrietch)5 0 :マクダーミッド社〕に浸漬することにより食刻除去する。基板を水ですす ぎ、それを乾燥した後、レジストを3%w/v水酸化ナトリウム水溶液の洛中に 浸漬することにより除去する。得られた基板を、トリエチレンテトラミン触媒を 100部当たり12部含むビスフェノールAのエポキシ誘導体中に酸化第一銅粒 子(平均粒径的5μ)を70%w/IIl入れた懸濁物の層で両面を回転被覆す る。そのように適用した層の平均厚さは約2.0ミルである。そのように適用し た層を275°Fで60分間硬化し、その後で液体ホトレジスト〔マクダーミッ ド社から入手できる2100)を用いて回路模様の像をスクリーンプリントによ り各層に適用し、次に像状に露光し、現像した。そのように形成された像中に露 出されたままになっている層表面中の酸化第一銅を、次に基板をジメチルアミノ ボラン2 gel及び水酸化物ナトリウム76.5g/l含有する水溶液中に浸 漬することにより金属銅へ還元した。その溶液を75〜80°Fに維持し、基板 を約5分間その溶液中に保持し、然る後、それを取り出し、水ですすぎ乾燥した 。然る後、基板を無電解鋼メッキ浴(マキュプレックス9027)中に、約75 ’Fの浴温度を用いて約30分間入れ、還元第一銅像模様を約0.1ミルの平均 厚さまで銅でメッキした。
基板の両側に得られた銅メツキ回路模様像を、次にスクリーンプリントを用いは んだマスク(9483:マクダーミッド社)で被覆した。次に回路の別の層を基 板の片側又は両側に、上述した第二層の適用方法を繰り返すことにより適用した 。
実施例2 実施例1に記載した方法を、食刻工程が完了し、レジストを除去する段階まで繰 り返した。この段階に達しな時、回路模様の像を、実施例1で用いたのと同じ酸 化第一銅の樹脂中懸濁物を用いて基板の一方の側にスクリーンプリントした。像 を、約275°Fで60分間加熱することにより硬化し、層表面中の酸化第一銅 粒子を、実施例1の還元用浴で用いたのと同じ濃度でジメチルアミノボラン及び 水酸化ナトリウムを含む水性洛中に浸漬することにより金属銅へ還元した1表面 に金属銅をもつ得られた像を、次に無電解銅メッキ浴(マキュブレックス902 7)中に、約75°Fの温度で30分間入れることにより銅でメッキした。その ようにメッキされた銅の平均厚さは約0.1ミルであった。銅トレース(tra ce)模様を上にもつ得られた基板を、次にスクリーンプリントによりはんだマ スク(9483:マクダーミッド社)で被覆した。次に回路基板の反対側に、上 述した方法を繰り返すことにより銅トレース模様を形成した。
実施例3 本発明に従う多層回路基板を請求の範囲1に記載の方法に従って製造した。但し 、出発銅被覆孔あき基体は次のようにして製造しな。
選択された位置に貫通孔をあけたガラス繊維補強エポキシ基板に、(a)メチル  エチル ケトン75重量部にトリエチレンナトラミ225重量部入れた溶液1 2重量部と、(b)ビスフェノールAエポキシド〔アラルダイト(Araldi te)Solo :チバ・ガイギー社〕中に平均粒径的5μの酸化第一銅粒子を 70〜75重量%入れた懸濁物1oo重量部とを混合することによって得られた ものを注意深く噴霧して被覆を付けた。噴霧は、あけた孔が噴霧で塞がらないよ うに約30psiの圧力を用いて注意深く行なった。被覆した基板を、275° Fで60分間加熱することにより硬化した。得られた被覆基板を、次にジメチル アミノボラン2g/l及び水酸化物ナトリウム76.5g/j!含有する水溶液 中に浸漬した。その溶液を75〜80°Fに維持し、基板を約5分間その溶液中 に保持し、然る後、それを取り出し、水ですすぎ乾燥した。然る後、被覆表面中 に金属銅を有する基板を、無電解銅メッキ浴(マキュブレックス9027 :マ クダーミッド社)中に入れ、その中に、約75°Fで30分間保持し、然る後、 水ですすぎ乾燥した。
実施例4 本発明による多層プリント回路基板を、実施例1に記載の方法を用いて、酸化第 一銅懸濁物の層を適用し、その層を加熱することにより硬化する段階まで調製し た。
然る後、実施例1に記載の材料及び方法を用いて還元用浴に直接浸漬し、硬化層 の表面中の酸化第一銅粒子を金属銅へ還元した0次に得られた基板を還元用浴か ら取り出し水ですすぎ、乾燥し、然る後、無電解銅メッキ浴(マキュプレックス 9027)中に、約75°Fの温度で約30分間入れ、酸化第一銅層の還元表面 を約0.1ミルの深さまで銅でメッキした。乾燥フィルムホトレジスト〔リスト ン3620 )の層を基板の各側へ適用し、同時に貫通孔を覆った。それらのホ トレジスト層を夫々順番に適当な像を通して化学線に露光し、像を、2%w/v 炭酸ナトリウム水溶液を用いて現像した。得られた像の露出した回路トレース上 に電気メッキすることにより付加的鋼を蓄積し、然る後、錫/鉛食刻レジストを 銅回路模様に適用した。
ホトレジストを3%W/シ炭酸ナトリウム水溶液を用いて剥ぎとり、ホトレジス トの除去により露出した銅を、商業的食刻浴(実施例1で用いたものと同じ)中 に基板を浸漬することにより除去した。f&終工程ではんだマスクをスクリーン プリントにより基板に選択的に適用した。このようにして製造された多層基板は 、各回路層の間に誘電体層をもち、その誘電体層は、基板の第一回路層の上に適 用された硬化エポキシ樹脂中の未還元酸化第一銅粒子分散物である。
実施例5 選択された位置に貫通孔があけられているガラス繊維補強エポキシ基板に、実施 例3に記載したのと同じ配合及び方法を用いて、酸化第一銅のエポキシ樹脂中懸 濁物の被覆を各側に注意深く噴霧した。被覆した基板を275゜Fで1時間硬化 した。基板の一方の側にホトレジスト〔ウルトラマック(ULTRAMAC)( 商標名)2100:マクダーミッド社;ホトレジスト100体積部当り7体積部 の割合でジプロピレングリコールメチルエーテル アセテートで希釈されたもの 〕の層でスクリーン被覆した。基板を250°Fで10分間加熱し、次に反対側 に同じホトレジスト組成物を被覆し、再び250°Fで30分間加熱した。基板 の各側を順次回路トレース像を通して紫外線に露光し、各側の像をブチルカルピ トールを用いて現像した。冷水ですすいだ後、基板を250°Fで20分間追加 加熱し、最後に紫外線に照射して硬化した。得られた回路模様像の表面中の酸化 第一銅粒子を、実施例1に記載したのと同じ組成を有する還元用洛中に5分間基 板を浸漬することにより金属銅へ還元した。次に基板を冷水ですすぎ、無電解鋼 メッキ浴(マキュプレックス9027)中に、約75°Fの温度で30分間入れ ることにより、表面に還元された銅粒子を有する回路模様像上に銅を蓄積した。
次に、得られた基板に、上記一連の工程を繰り返すことにより、付加的回路層を 付加した。そのように付加した層の各々は、エポキシ樹脂に入れた酸化第一銅粒 子の誘電体層によって分離されており、その層は個々の回路層の形成で用いられ た一連の工程によりその場で形成されたものである。
国際調査報告

Claims (28)

    【特許請求の範囲】
  1. 1.第一層を、 銅でメッキされた貫通孔があけられている銅被覆基体を用意し、 前記銅被覆基体に回路模様のレジスト像を形成し、前記レジストで覆われていな い領域から銅を除去し、前記レジストを除去し、そして 前記回路模様の選択された部分に誘電体はんだマスクを適用する、 ことによって製造する多層プリント回路基板の製造方法において、前記多層プリ ント回路基板の少なくとも第二の層を、 前記第一層の上に、第二の回路模様の像で、導電性遊離金属に化学的に還元する ことができる非伝導性金属誘導体粒子の硬化性樹脂状材料中の懸濁物を用いて形 成された像を与え、 前記像を、少なくとも部分的に硬化し、前記像を化学的還元にかけて、前記金属 誘導体の少なくとも一部分を遊離金属へ転化させ、 前記像を銅で無電解メッキし、そして 前記回路模様の選択された部分に誘電体マスクを適用する、 ことによって製造することを含む多層プリント回路基板の改良製造方法。
  2. 2.非伝導性金属誘導体の懸濁物が酸化第一銅粒子の懸濁物である請求の範囲1 に記載の方法。
  3. 3.第二回路模様の像を、硬化性樹脂状材料中に入れた酸化第一銅の懸濁物の層 を、基板の実質的に全表面に適用し、前記層に、化学的還元に対し抵抗性のある 材料を、前記層上に希望の回路模様を露出したまま残すように選択的に適用する ことにより形成する請求の範囲2に記載の方法。
  4. 4.化学的還元が、ジメチルアミノボラン又はアルカリ金属硼水素化物を含む水 溶液を用いて行なわれる請求の範囲1に記載の方法。
  5. 5.化学的還元が、ジメチルアミノボランのアルカリ性水溶液を用いて行なわれ る請求の範囲4に記載の方法。
  6. 6.プリント回路基板の第一層の表面に適用した酸化第一銅の硬化性樹脂状材料 中の懸濁物が、前記第一回路層と第二回路層との間の誘電体層としても働く請求 の範囲3に記載の方法。
  7. 7.第一層を、 銅でメッキされた貫通孔があけられている銅被覆基体を用意し、 前記銅被覆基体に回路模様のレジスト像を形成し、前記レジストで覆われていな い領域から銅を除去し、前記レジストを除去し、 任意工程として、そのようにして露出した前記回路模様の選択された領域に誘電 体マスクを適用し、前記第一層の実質的に全ての上に、硬化性樹脂状材料中に入 れた酸化第一銅の懸濁物の層を適用し、前記硬化性樹脂状材料を、少なくとも部 分的に硬化し、前記酸化第一銅懸濁物の層に、化学的還元に抵抗性の材料を、前 記層の上に第二回路模様を露出したまま残すように選択的に適用し、 前記第二回路模様を化学的還元にかけて、その表面中の酸化第一銅の少なくとも 一部分を金属銅へ転化させ、前記第二回路模様を銅で無電解メッキし、そしてそ のようにして形成された前記回路模様に誘電体マスクを適用する、 ことによって製造することを含む諸工程による多層プリント回路基板の製造方法 。
  8. 8.第二層の製造で用いた諸工程を繰り返すことにより、一つ以上の付加的層を 基板上に製造する請求の範囲7に記載の方法。
  9. 9.酸化第一銅の懸濁物に用いられた硬化性樹脂状材料がビスフェノールAのエ ポキシ誘導体である請求の範囲7に記載の方法。
  10. 10.第一層を形成するのに用いた銅被覆基体が、貫通孔があけられている非伝 導性基体を、硬化性樹脂状材料に入れた酸化第一銅粒子の懸濁物の層で基体の各 側を被覆し、それらの層を熱硬化し、前記層を化学的還元にかけてその表面中の 酸化第一銅粒子を金属銅へ転化させ、然る後、それらの表面を銅で無電解メッキ する請求の範囲7に記載の方法。
  11. 11.化学的還元に対し抵抗性のある材料をプリントにより適用する請求の範囲 7に記載の方法。
  12. 12.化学的還元が、ジメチルアミノボラン又はアルカリ金属硼水素化物を含む 水溶液を用いて行なわれる請求の範囲7に記載の方法。
  13. 13.化学的還元が、ジメチルアミノボランのアルカリ性水溶液を用いて行なわ れる請求の範囲12に記載の方法。
  14. 14.硬化性樹脂状材料の硬化が、その材料を加熱することにより行なわれる請 求の範囲7に記載の方法。
  15. 15.多層プリント回路基板を製造する方法において、前記基板の第一層を、 銅でメッキされた貫通孔があけられている銅被覆基体を用意し、 前記銅被覆基体上に回路模様のレジスト像を形成し、前記レジストで覆われてい ない領域から銅を除去し、前記レジストを除去し、 そのようにして露出した前記回路模様の選択された領域に誘電体マスクを適用し 、 前記第一層の上に第二回路模様像を、硬化性樹脂状材料中に入れた酸化第一銅の 懸濁物を用いて形成することにより適用し、 前記像を硬化し、 前記像を化学的還元にかけて、その像の表面中の前記酸化第一銅の少なくとも一 部分を銅へ転化させ、前記像を銅で無電解メッキし、そして 前記回路模様の選択された部分に誘電体マスクを適用する、 ことによって製造することを含む諸工程による多層プリント回路基板の製造方法 。
  16. 16.第二回路模様像をスクリーンプリントにより、第一層上に形成する請求の 範囲15に記載の方法。
  17. 17.第二層の製造で用いた諸工程を繰り返すことにより、一つ以上の付加的層 を第一基板の各側上に製造する請求の範囲15に記載の方法。
  18. 18.酸化第一銅の懸濁物に用いられた硬化性樹脂状材料がビスフェノールAの エポキシ誘導体である請求の範囲15に記載の方法。
  19. 19.化学的還元が、ジメチルアミノボラン又はアルカリ金属硼水素化物を含む 水溶液を用いて行なわれる請求の範囲15に記載の方法。
  20. 20.化学的還元が、ジメチルアミノボランのアルカリ性水溶液を用いて行なわ れる請求の範囲19に記載の方法。
  21. 21.硬化性樹脂状材料の硬化が、その材料を加熱することにより行なわれる請 求の範囲15に記載の方法。
  22. 22.請求の範囲1に記載の方法によって製造された多層プリント回路基板。
  23. 23.請求の範囲7に記載の方法に従って製造された多層プリント回路基板。
  24. 24.請求の範囲15に記載の方法に従って製造された多層プリント回路基板。
  25. 25.一つの内部層を有する多層プリント回路基板において、 銅でメッキされた貫通孔があけられている銅被覆基体を用意し、 前記銅被覆基体上に回路模様のレジスト像を前記基体の一方の側上に形成し、 前記レジストで覆われていない領域から全ての銅を除去し、 前記レジストを除去し、 そのようにして露出した前記回路模様の選択された領域に誘電体マスクを適用し 、 前記一連の諸工程を繰り返し、前記基体の他方の側の上に回路模様を形成し、 前記内部層の各側上に複数の付加的プリント回路層で、その付加的層の各々が 前の層の上に、硬化性樹脂状材料中に入れた酸化第一銅の懸濁物を用いて形成し た回路模様像を与え、前記像を硬化し、 前記像を化学的還元にかけて、前記酸化第一銅の少なくとも一部分を銅へ転化さ せ、 前記像を銅で無電解メッキし、そして 前記回路模様の選択された部分に誘電体マスクを適用する、 ことによって前の層の上に、それらと予め定められた整合状態にしてその場で形 成されたものである複数の付加的プリント回路層を与える、 ことにより形成された内部層を有する多層プリント回路基板。
  26. 26.内部層を形成するのに用いた銅被覆基体が、貫通孔があけられている非伝 導性基体を、硬化性樹脂状材料に入れた酸化第一銅粒子の懸濁物の層で基体の各 側に被覆し、それらの層を熱硬化し、前記層を化学的還元にかけてそれらの層の 表面中の酸化第一銅粒子を金属銅へ転化させ、然る後、それらの表面を銅で無電 解メッキする請求の範囲25に記載の多層プリント回路基板。
  27. 27.個々の回路層を分離する単数又は複数の誘電体層が、熱硬化性樹脂中に入 れた酸化第一銅粒子の懸濁物からなる多層プリント回路基板。
  28. 28.非伝導性基体を、硬化性樹脂状材料に入れた酸化第一銅粒子の懸濁物の層 で被覆し、 前記硬化性樹脂状材料の層を少なくとも部分的に硬化し、 前記硬化性樹脂状材料の層をホトレジストで被覆し、前記ホトレジストを化学線 に像状に露出し、得られた像を現像し、 前記像の表面中の酸化第一銅粒子を化学的に還元し、前記像を銅で無電解メッキ し、そしてその後で、同じ一連の工程を少なくとももう一度繰り返す、ことから なる多層プリント回路基板の製造方法。
JP62506204A 1986-11-10 1987-09-10 多層プリント回路基板の製造方法 Granted JPH01501432A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US929640 1986-11-10
US06/929,640 US4761303A (en) 1986-11-10 1986-11-10 Process for preparing multilayer printed circuit boards

Publications (2)

Publication Number Publication Date
JPH01501432A true JPH01501432A (ja) 1989-05-18
JPH0529319B2 JPH0529319B2 (ja) 1993-04-30

Family

ID=25458208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62506204A Granted JPH01501432A (ja) 1986-11-10 1987-09-10 多層プリント回路基板の製造方法

Country Status (9)

Country Link
US (1) US4761303A (ja)
EP (1) EP0288507B1 (ja)
JP (1) JPH01501432A (ja)
AT (1) ATE82529T1 (ja)
AU (1) AU8102887A (ja)
CA (1) CA1262577A (ja)
DE (1) DE3782732T2 (ja)
WO (1) WO1988003443A1 (ja)
ZA (1) ZA877006B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553872B2 (ja) * 1987-07-21 1996-11-13 東京応化工業株式会社 ホトレジスト用剥離液
US4964947A (en) * 1989-01-20 1990-10-23 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US5013402A (en) * 1989-01-20 1991-05-07 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US5049244A (en) * 1989-01-20 1991-09-17 Casio Computer Co., Ltd. Method of manufacturing double-sided wiring substrate
US5108786A (en) * 1989-05-01 1992-04-28 Enthone-Omi, Inc. Method of making printed circuit boards
IT1232863B (it) * 1989-06-27 1992-03-05 Alfachimici Spa Procedimento a ciclo ridotto per la fabbricazione di circuiti stampati, e composizione per la sua attuazione
JPH0379100A (ja) * 1989-08-22 1991-04-04 Matsushita Electric Ind Co Ltd 光透過ペーストおよびそれを用いた金属銅析出方法
US5055164A (en) * 1990-03-26 1991-10-08 Shipley Company Inc. Electrodepositable photoresists for manufacture of hybrid circuit boards
US5227269A (en) * 1990-06-22 1993-07-13 Texas Instruments Incorporated Method for fabricating high density DRAM reticles
US5318803A (en) * 1990-11-13 1994-06-07 International Business Machines Corporation Conditioning of a substrate for electroless plating thereon
US5162144A (en) * 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
TW229350B (ja) * 1992-08-28 1994-09-01 Hitachi Seisakusyo Kk
JP2885113B2 (ja) * 1995-01-30 1999-04-19 日本電気株式会社 印刷配線板およびその製造方法
US6207351B1 (en) 1995-06-07 2001-03-27 International Business Machines Corporation Method for pattern seeding and plating of high density printed circuit boards
KR100269830B1 (ko) * 1996-04-18 2000-10-16 포만 제프리 엘 구리표면 보호용 유기금속계 복합 피복물
US5928790A (en) * 1996-04-23 1999-07-27 Mcgean-Rohco, Inc. Multilayer circuit boards and processes of making the same
US6440641B1 (en) * 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
US7444253B2 (en) * 2006-05-09 2008-10-28 Formfactor, Inc. Air bridge structures and methods of making and using air bridge structures
RU2543518C1 (ru) * 2013-10-03 2015-03-10 Общество с ограниченной ответственностью "Компания РМТ"(ООО"РМТ") Способ изготовления двусторонней печатной платы
KR20150089276A (ko) * 2014-01-27 2015-08-05 삼성전기주식회사 적층 세라믹 전자부품 및 외부전극용 도전성 페이스트
CN107124830A (zh) * 2017-07-07 2017-09-01 台山市精诚达电路有限公司 一种fpc软板线路的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3146125A (en) * 1960-05-31 1964-08-25 Day Company Method of making printed circuits
JPS4913914A (ja) * 1972-05-18 1974-02-06
US3993801A (en) * 1975-02-18 1976-11-23 Surface Technology, Inc. Catalytic developer
JPS58165365A (ja) * 1981-11-17 1983-09-30 ローヌ‐プーラン・シミ 厚膜ハイブリツド形式の電子回路製造方法、該方法を実施するための材料、および該方法により製造された回路
US4526807A (en) * 1984-04-27 1985-07-02 General Electric Company Method for deposition of elemental metals and metalloids on substrates
US4590115A (en) * 1981-12-14 1986-05-20 Rhone-Poulenc Specialites Chimiques Metallizing of plastic substrata

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3322881A (en) * 1964-08-19 1967-05-30 Jr Frederick W Schneble Multilayer printed circuit assemblies
FR2544340A1 (fr) * 1983-04-15 1984-10-19 Rhone Poulenc Rech Procede de metallisation de films souples electriquement isolants en matiere plastique thermostable et articles obtenus
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
FR2566611A1 (fr) * 1984-06-25 1985-12-27 Rhone Poulenc Rech Nouveaux circuits imprimes injectes et procede d'obtention

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3146125A (en) * 1960-05-31 1964-08-25 Day Company Method of making printed circuits
JPS4913914A (ja) * 1972-05-18 1974-02-06
US3993801A (en) * 1975-02-18 1976-11-23 Surface Technology, Inc. Catalytic developer
JPS58165365A (ja) * 1981-11-17 1983-09-30 ローヌ‐プーラン・シミ 厚膜ハイブリツド形式の電子回路製造方法、該方法を実施するための材料、および該方法により製造された回路
US4590115A (en) * 1981-12-14 1986-05-20 Rhone-Poulenc Specialites Chimiques Metallizing of plastic substrata
US4526807A (en) * 1984-04-27 1985-07-02 General Electric Company Method for deposition of elemental metals and metalloids on substrates

Also Published As

Publication number Publication date
CA1262577A (en) 1989-10-31
WO1988003443A1 (en) 1988-05-19
DE3782732T2 (de) 1993-04-15
EP0288507B1 (en) 1992-11-19
EP0288507A1 (en) 1988-11-02
US4761303A (en) 1988-08-02
AU8102887A (en) 1988-06-01
JPH0529319B2 (ja) 1993-04-30
EP0288507A4 (en) 1989-06-13
DE3782732D1 (de) 1992-12-24
ATE82529T1 (de) 1992-12-15
ZA877006B (en) 1988-03-23

Similar Documents

Publication Publication Date Title
JPH01501432A (ja) 多層プリント回路基板の製造方法
US4339303A (en) Radiation stress relieving of sulfone polymer articles
US4424095A (en) Radiation stress relieving of polymer articles
US3620933A (en) Forming plastic parts having surfaces receptive to adherent coatings
US4217182A (en) Semi-additive process of manufacturing a printed circuit
US3698940A (en) Method of making additive printed circuit boards and product thereof
US3925578A (en) Sensitized substrates for chemical metallization
EP0273376B1 (en) Embedded catalyst receptors for metallization of dielectrics
US3625758A (en) Base material and method for the manufacture of printed circuits
KR100852027B1 (ko) 회로 조립체에 비아를 형성하는 방법
US4360570A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
US4770900A (en) Process and laminate for the manufacture of through-hole plated electric printed-circuit boards
US4234626A (en) Producing printed circuits by conjoining metal powder images
US3854973A (en) Method of making additive printed circuit boards
EP0003605A2 (en) Toning and solvent washout process for making conductive interconnections
CA1157622A (en) Polysulfone surfaced laminated blanks
US3784440A (en) Aluminum-clad plastic substrate laminates
US3756891A (en) Multilayer circuit board techniques
EP0003363B1 (en) Producing printed circuits by soldering metal powder images
US3793106A (en) Process for forming plastic parts having surfaces receptive to adherent coatings
KR900003848B1 (ko) 인쇄 회로 기판의 제조방법
US4084968A (en) Method of manufacturing electrically conductive metal layers on substrates
JPH01308628A (ja) エポキシ樹脂から成る基材、および導体板の製法
JPS6412215B2 (ja)
JPS62296493A (ja) プリント配線板の製造方法