JPH01501272A - ストライプ状のチャンネルのトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ストライプ状のチャンネルのトランジスタおよびその製造方法 本発明は集積回路トランジスタ構造に関し、特に複数の並列チャンネルストライ プを有する電界効果トランジスタおよびその製造方法に関する。

従来技術の説明 スタッグ型（ｃａｓｔｅｌｌａｔｅｄ　）ゲートとして参照されるものを使用す る電界効果トランジスタの有効な形状が、近年発展されてきている。このタイプ の装置おいて、チャンネルは複数の絶縁されたチャンネルストライプとして提供 され、それらの各々はＦＥＴの動作モードに応じてデプレションまたはエンファ ンスメントを行なうように制御されている。チャンネルの集合表面領域は、同じ 領域全体をカバーしている単一チャンネルが使用される場合よりも総合的にかな り大きいものになる。このタイプの装置は、Ｒ，Ｃ，Ｃ１ａｒｋｅによる文献（ “Ａ　Ｈｉｇｈ　−Ｅｆｆｉｃｉｅｎｃｙ　Ｃａ５ｔｅｌｌａｔｅｄ　Ｇａｔｅ Ｐｏｗｅｒ　Ｆ　ＥＴ”　、Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ’　ｔｈｅ　Ｉ　Ｅ 　Ｅ　Ｅ。

ＩＥＥＥ／Ｃｏｒｎｅｌｌ　Ｃｏｎｆｅｒｅｎｃｅｏｎ　Ｈｌｇｈ　−３ｐｅｅ ｄＳｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　ａｎｄｃｉｒｅｕｉｔｓ、Ｃ ａｔ、　Ｎｏ、８３ＣＨ１９５９−６，１９８３年８月、９３頁乃至１１１頁） に記載されている。

第１図は、典型的な°スタッグ型ゲー）ＦＥＴの基礎構造を示している。装置は 標準的なりソゲラフ技術および化学的なエツチングを使用して形成される。比較 的多量にドープされた半導体材料から形成された複数の並列チャンネル２は、そ れよりも軽くドープされた材料から成る基体４上に設けられる。金属ゲート８は それぞれの絶縁体６にわたって流されて、隣接する絶縁体とチャンネル２との間 に流れ落ち、それらの横側に沿ってチャンネルと接触する。目的は、ゲート電圧 がピンチオフレベルに達したときに、チャンネルを上部からだけでなく両方の横 側から徐々に妨げることである。

この従来技術における重大な制約は、理想的にはチャンネル幅および深さは共に ほぼ１００乃至２００ｎａ＋のオーダーであり、ピンチオフ電圧で十分阻止でき るようにチャンネルに対して１乃至２倍のこのディメンションの周期的な間隔を 有することである。このタイプの装置を製造するために現在使用されるリソグラ フおよびチャンネルエツチング技術では、このような幅の狭いチャンネルを確実 に設けることが困難である。

またＦＥＴのトランスコンダクタンスは装置の動作範囲に対して実質的に一定で あり、高い電流レベルのみならずほぼピンチオフでの動作も含む（トランスコン ダクタンスは、所定のドレイン−ソース電流におけるゲート電圧中の単位変化に 対するドレイン電力中の変化として定義される）。残念なことにスタッグ型ゲー ト装置のトランスコンダクタンスは、ピンチオフに近づくにつれて変化する傾向 がある。また表面は平面ではなく、これには短いゲート長を使用できない。

発明の要約 従来技術に関する上記問題を考慮すると、本発明の目的は新規で改善されたスト ライブチャンネルトランジスタおよびその製造方法を提供することであり、この ストライブチャンネルトランジスタは従来技術による構造を改善したものであり 、非常に小さく製造することが容易であり、またその動作範囲に対してピンチオ フに近い頭載を占めて実質的に一定のトランスコンタクタンスを呈する。

この発明の別の目的は、装置が小さいことによって比較的小さい電圧で動作でき るトランジスタを提供することである。

これらおよびその他の目的は、本発明において集束されたイオンビーム注入によ って形成されるチャンネルストライプを有するＦＥＴにより達成される。多数の チャンネルはドレインとソースとの間の半導体基体を通じて延在し、チャンネル は横方向でそれぞれ基体材料によって分離されている。チャンネルは介在する基 体材料よりも実質的に大きいレベルに達するまでドープされる。実効チャンネル 断面積は、チャンネルおよび介在する基体材料上に延在するゲートによってゲー ト電圧信号の関数として制御される。

ＦＥＴはデフレションまたはエンファンスメント装置のいずれかとして設けられ てもよい。デプレションモードにおいてピークチャンネルドーピングレベルはほ ぼｌＸｌ０”乃至６ＸＩＯ１８ｃｍ−３の範囲にあり、エンファンスメント装置 に対しては対応するドーピングレベルはほぼ５　Ｘ　１０１６乃至５　Ｘ　１０ １７１０ｌ７である。いずれの場合においても基体ドーピングレベルは、び深さ 、すなわちそれらは共に１００乃至２００正の範囲内にあり、隣接したチャンネ ルの間の横方向の間隔は２００乃至４００ｎｍの所望の範囲内に正確に設定され ることができるようにチャンネルを確実に高い再現性で形成することが可能にな る。

基体が低いドーピングレベルを有するとき、チャンネルは所望のチャンネルトラ ック中への直接的なイオンビーム注入によって形成される。また基体はチャンネ ル形成の前に所望のチャンネルドーピングレベルを有していてもよく、その場合 にはチャンネルはイオンビームを所望のチャンネル位置の横の基体領域上に向け てこれらの領域のドーピングを所望の基体ドーピングレベルにまで減少させるこ とによって形成される。

本発明のこれらおよびその他の特徴および有効性は、添付された図面および以下 の好ましい実施例の詳細な説明から当業者に明かになるであろう。

図面の説明 第１図は、従来技術によるチャンネルストライプトランジスタのゲート領域の部 分的断面図であり、第２図は本発明による焦点を結ばれたイオンビームによるチ ャンネルの直接的な形成を示す簡単な部分図であり、第３図は、第２図で示され たチャンネル形成の結果のＦＥＴの斜視図であり、 第４図はゲート電圧における変化に応答した実効チャンネル領域の漸次的な収縮 または拡大をマツピングしている単一チャンネルの断面図であり、 第５図は本発明に対してベースとして作用するドープ層を有する基体の断面図で あり、 第６図は、第５図の基体中のストライブチャンネルの形成を示す断面図であり、 第７図は第６図のチャンネル形成の結果のＦＥＴの斜視図であり、 第８図は、ゲート電圧の増加値に対する１組のドレインＩ−■曲線のグラフであ り、ピンチオフ領域においてでも本発明により実質的に一定のトランスコンダク タンスが得られることを示している。

好ましい実施例の詳細な説明 始めに第２図を参照すると、ヒ化ガリウム（Ｇａ　Ａｓ　）のような半導体材料 の基体ウェハ１０が本発明のＦＥＴのだめのベースとして示されている。Ｇａ　 Ａｓは、その高速能力のために好ましく、本発明のＦＥＴを低い雑音および大き い利得帯域幅が必要とされる人工衛星マイクロウェーブ受信器における使用、お よび高速度がめられるレーダおよび通信システム用のデジタル信号処理における 使用に適したものにする。

しかしながらシリコンまたはリン化インジウムのような他の半導体材料もまた使 用されることができる。

焦点を結ばれたイオンビーム１２は、基体の上部の表面中に形成されたチャンネ ル領域１４に供給されているものとして示される。集束されたイオンビームアク セレータはよく知られており、本発明の装置に必要な小さいディメンションにイ オンビームを集束させることができる。シリコンまたは他の適切な材料がドーパ ントを与えるために使用されることができる。装置はｎ型のドーパントを有する ものとして示されているが、もし供給ゲート電圧極性の反転が伴われるならばｐ 型のドーパントもまた適切であることが理解されるべきである。

イオンビームは、複数の直線で平行なチャンネル１４を形成するために基体に対 して走査される。個々のチャンネル幅は約１００乃至２００ｎｍであり、連続す るチャンネルの間には約２００乃至４００ｎｍの周期的な間隔を有することが好 ましい。注入エネルギは、チャンネルが約１００乃至２００ｒｖの深さまで形成 されるように設定される。ピークチャンネルドーピングレベルは通常２　Ｘ　１ ０１７ｃｍ−３であり、また約ｌＸ１０１７乃至６ＸＩＱ”ｃｍ−３の範囲内で あることが好ましい。

基体は通常ドープされていないが、実際的には基体材料は一般的にいくらかのド ーピングを含むか、または処理の間にドーピングを得る。本発明はチャンネルと 隣接する基体との間のドーピングレベルの実質的な差に依存しているが、約５× １Ｏ１５ｃＩＴ＋−３までの基体ドーピングレベルが許容される。

完成された装置の斜視図が第３図に示されている。ソース１６およびドレイン１ ８は、チャンネルのドーピングレベルよりも実質的に大きいドーピングレベルで チャンネルストライプ１４の反対の端末に形成される。チャンネルを横切る方向 に５０ミクロンの長さを有するＦＥＴは、はぼ８０乃至１６０個のチャンネルに 適合する。チャンネル長は、自己整列ゲート装置用のゲート長に等しればよく、 もっと長くてもよい。Ａｕ／Ｇｅのような適切なソースおよびドレインコンタク トもまた設けられているが、第３図には示されていない。

ゲート２０はソースとドレインとの間のチャンネル領域上に形成されており、チ ャンネルと基体の介在する一部分の両方とにわたっている。種々の材料がゲート に対して使用されることができる。Ｔｉ　／ＰＬ　／Ａｕのような金属が使用さ れてよく、この場合にはショッッキ接合がゲートとその下に存在する半導体材料 との間に形成される。代わりにＧａ　Ａｓ　、シリコンまたはリン化インジウム のような半導体材料がゲートに対して使用されることができ、したがってｐ−ｎ 接合をゲート・チャンネル境界において形成する。Ｇａ　Ａｓではなくリン化イ ンジウムでは酸化層がゲートとその下に存在するチャンネルとの間に挿入される ことができる。シリコンＭＯＳ構造は、デプレション、エンファンスメントまた は反転装置のいずれかとして設けられることができる。ｐ−ｎ接合は一般的にシ ョッツキ接合と同様に作用するが、製造方法はそれより難しい。

第４図を参照すると、個々のチャンネルストライプの断面部分が、変化するゲー ト電圧の実効チャンネル領域に対する影響を表すために示されている。示された 実施例においてチャンネルドーピングレベルはデプレション装置に対して２　Ｘ 　１０１７（７）−３であり、エンファンスメント装置に対してｌＸｌ０′７Ｃ Ｉ１１−３であり、一方基体１０のドーピングレベルは両方の装置に対してＩ　 Ｘ　１０１４ｃｍ−３である。チャンネル幅および深さはそれぞれ約１２０ｎｉ である。

デプレション型の装置に対して、増加する負ゲート電圧の供給は、基体および漸 次的に実効チャンネル領域を制限するチャンネル中にデプレション層を生成する 。種々のゲート電圧に対するデプレション領域は地形図の等行線のような線によ って第４図に示されている。ゼロゲート電圧によりデプレション領域はチャンネ ル中では僅かに下方で延在するが、その周辺の基体中にはさらに深く延在してい る。これは基体に比べてより重いチャンネルドーピングの直接的な結果である。

デプレション領域はゼロゲート電圧により形成される。これは金属ゲートと半導 体基体との間に形成されたショッッキ接合が約−１７５ボルトの接合部分を通し て固有の電圧差を生成するためである。またｐ−ｎ接合も固有電圧差を生成し、 その大きさは使用される半導体材料のバンドギャップによって決定する。Ｇａ　 Ａｓに対する電圧は約−１７５ボルトである。

酸化層が金属ゲートコンタクトを有する基体上に設置される場合、金属酸化物境 界も固有電圧差を生成する。また固有電圧差を持たないゲート接合部分も考案さ れることができる。

いずれの場合にも供給されたゲート信号は、同じＦＥＴデプレション動作を行な うようにゲート接合に関連された全ての電圧差を補償するように簡単に調節され ることができる。

ゲート電圧はデプレション装置に対してさらに負にされるため、チャンネルとチ ャンネルに隣接する基体の両方のデプレション領域もまた増加する。さらに高い ゲート電圧レベルにおいて基体デプレション領域は、チャンネルが実効的にデプ レション領域によって包囲されるようにチャンネルの側面および底面中に延在し ている。これは従来の装置において利用可能なものより、チャンネル中の電荷に 対して非常に大きい制御をゲートに与え、高くより一定した装置のトランスコン ダクタンスを生成する。ゲート電圧が増大し続けると、最終的にチャンネルはピ ンチオフされる。

エンファンスメント型の装置のゲート電圧に対する応答はデプレション型の装置 と同じである。チャンネルイオン注入量および注入の深さは制御されているため 、エンファンスメント装置のチャンネルはピンチオフされることが好ましく、こ れはゼロゲート電圧による固有のショッッキ接合電圧差のためである。したがっ てゲート電圧が増加され正にされていくにつれて、実効チャンネル領域は拡大す る。ゲート電圧における単位電荷毎の拡大率は、エンファンスメント装置におけ る低いチャンネルドーピングレベルのためデプレション型の装置よりも大きいも のとなる。

いくつかの過程がこの新しいタイプのＦＥＴを製造するために利用することがで きる。通常の非自己整列ゲート、ブレーナ処理により、整列マークは最初にエツ チングされるか、またはＦＥＴ領域を明示するためにウェハ上に金属化される。

したがってソースおよびドレインは、集束されたイオンビーム（または従来のイ オン注入器）から多量の注入により形成され、その後ソースとドレインとの間に チャンネルストライプが集束されたイオンビームからの軽いドーピングによって 形成される。それからウェハは酸化シリコン、チッ化シリコンまたは他の適切な 材料でキャップされ、焼成される。レジストは紫外線露光およびディベロツバに よってソースおよびドレインに対して開口されており、オームコンタクトはソー スおよびドレイン上に光学的リソグラフ法によって形成される。それからレジス トおよびその上の被覆金属が取り除かれる。任意の過程としてレジストは、装置 上に設けられてからチャンネルのエツチングがチャンネル抵抗およびピンチオフ 電圧を調節できるようにチャンネル領域から取り除かれることができる。結果的 にゲートコンタクトが、光学的その他の適切なりソゲラフ技術を使用して設けら れ、その後レジストがリフトオフされまたは金属エツチング法が行われる。

チャンネルを形成するもう１つの方法では、ウェハがレジストにより被覆され、 チャンネルストライプはレジスト中においてイオンビーム、電子ビームまたは可 能な光学リソグラフ技術で露光される。それからレジストが現像され、ストライ ブ領域を開口する。次にウェハは、レジストが除去された領域にチャンネルを設 けるためにイオンを注入されて、ウェハから残りのレジストを取り除かれる。ま た複数の自己整列処理もＦＥＴを形成するために利用することができる。典型的 には整列マークがウェハ上に設けられた後、集束されたイオンビームが（この時 ソースおよびドレインではなく）チャンネルストライプを設けるために使用され る。それからゲート金属が装置上に被着され、またゲートパターンが光学的また は他のりソゲラフ方法（例えば電子ビーム）を使用して定められる。ゲートは適 切なパターン伝達方法を使用して金属中に定められる。次にソースおよびドレイ ンは集束されたイオンビームまたは通常の注入器によりチャンネルよりもかなり 高いドーピングレベルまで注入され、ゲートマスクの影はチャンネルの末端およ びソースとドレインとそれらとの境界部分を定める。したがって装置は（Ｇａ　 Ａｓが使用される場合）キャップされ焼成されて、その後ソースおよびドレイン τ−ムコンタクトが設けられる。

本発明はまた第５図に示される基体２２のような分子ビームユ、ビタクシー、ま たは蒸気エビフタシー基体に対して適用可能である。これらの基体は名目上ドー プされていないかまたは僅かにドープされたベース層２４を有し、またベース層 上の非常に狭い中間ドープ層２６および中間ドープ層上に高濃度で重くドープさ れた層２８を有する。それらは所望のチャンネルドーピングレベルに対応する中 間ドープ層のドーピングレベルで形成されることができ、また高濃度にドープさ れた層２８のドーピングレベルは所望のソースおよびドレインドーピングレベル に対応している。

このタイプの基体から本発明のチャンネルストライプＦＥＴを形成するために、 高濃度にドープされた層２８は最初にチャンネル領域上から除去される。集束さ れたイオンビーム３０はそれから意図されたチャンネル位置３４の横の基体の介 在部分３２においてドープしている基体と反対の極性のイオンを注入するように 使用される。したがってイオン注入はチャンネルの間の基体のドーピングレベル を減少し、介在基体ドーピングレベルは約５　×１０”　ｇＩｌｌ−３以下まで 減少されるように制御される。ｎ型のドープ基体に対して例えば介在基体ドーピ ングレベルを減少するためにＢ＋イオンが注入されることができる。その代わり にチャンネルは基体をレジストで被覆し、チャンネルの間のレジストを開口し、 チャンネルの間で所望のドーピングレベルまで部分的に被覆された基体にイオン 注入することにより形成されることができる。

この方法によって形成された完成装置３Ｂが第７図に示されている。チャンネル ３４の両側上の高濃度にドープされた層は、ソース３Ｂおよびドレイン４０を形 成する。ゲート４２はソースとドレインとの間のチャンネル上に横方向に延在す る。

ゲート電圧の種々の値に対するドレインＩ／Ｖ曲線が本発明により形成されたデ プレション装置について第８図に示されている。ピンチオフ領域まで下がってい るゲート電圧の均等なインクレメントに対する曲線の間の一定の縦の間隔は、ト ランスコンダクタンスの一定化が非常によく達成されたことを示している。

実験結果は４ミクロンのチャンネル長および１．５ミクロンのゲート長を有する 装置により得られた。チャンネルコンダクタンスストライプは、１つのビーム幅 （０，２ミクロン以下）のストライブ幅を有する１００　ｋｅＶの集束されたＳ ｌ”十のイオンビームで記入され、ストライプ間隔は０．２乃至０．５ミクロン である。最良の結果は、全ＦＥＴに対する平均ｇｍが１０８　ｍｓ／ａｍであり 、ストライプにおける実効ｇｍが３００ｍ５／Ｉｍである０、４　ミクロンのス トライプ間隔で得られた。

ｆＴの値はＩＭＨｚでのキャパシタンスを測定することによってｊｊｔｌＪ定さ れ、０．４ミクロンのストライプ間隔に対する値は１１．５Ｇ　Ｈｚであり、一 定にドープされた同じディメンションのチャンネルの値より約４０％高い。また 結果はｇＩｌｌの値がピンチオフ付近の電流に下がっていく減少ドレイン電流に 関して比較的一定であることを示している。このことは、低いドレイン電流で装 置は一定にドープされたチャンネルで得られるものよす約７０％高いトランスコ ンダクタンスを有することを意味する。

また結果は、同じマスクセットおよび同じ出発材料を使用する装置に対しても得 られるが、ゲートおよびチャンネル長は光学自己整列ゲート（ＳＡＧ）である。

これらの装置におけるＳＡＧゲートの長さは約１ミクロンであり、約０，１　ミ クロンのアンターカットを持つ。これらの装置に対する電流電圧特性は２倍以上 の高い出力コンダクタンスを示し、通常（同じウェハ上で）行われるＭＥ　Ｓ　 Ｆ　ＥＴおよび２４０　ａｓ／ａｍのトランスコンダクタンスと比較される。こ れは装置の合計値であり、ストライブ中のトランスコンダクタンスはこの値の約 ２乃至５倍になる。ゲートソースキャパシタンスの測定値は利得帯域幅の積、１ ２乃至１５ＧＨｚの範囲におけるｆＴ。

または同じディメンションの通常のＭＥＳＦＥＴより１５乃至２０％高い値を示 す。

本発明の特定の実施例が図面と共に説明されているが、多数の修正および他の実 施例が当業者により考えられることが理解されるべきである。したがって本発明 は、請求の範囲の記載によってのみ制限されるものである。

ＶＯ−一會 国際調査報告 −一−＾ｊｔ’−”Ｉ−”ＮｅＰＣＴ／ＵＳ　Ｂ７１０２３７９−２−５Ａ　１ ９９０Ｂ

Claims (26)

【特許請求の範囲】
1. （１）半導体基体と、 基体上のソースおよびドレインと、 ソースとドレインとの間に基体を通して延在し、基体材料によつて横方向で互い に隔てられ、介在基体材料よりも実質上大きいレベルにドープされている複数の チャンネルと、チャンネルおよび介在基体材料上に延在し、実効チャンネル断面 積をゲート電圧の関数として制御するゲートとを有する電界効果トランジスタ（ ＦＥＴ）。
2. （２）チャンネルドーピングレベルは、実効チャンネル断面積の全方向における ディメンションがゲート電圧の関数として変化する請求項１記載のＦＥＴ。
3. （３）チャンネルおよび基体ドーピングレベルは、デプレション層が各チャンネ ルの周囲の基体中に形成され、ゲート電圧がドーピング極性において増加される につれてデプレション層よりもチャンネル中において非常に高い割合いで拡大す るように選択されるデプレションモード装置として構成された請求項１記載のＦ ＥＴ。
4. （４）ピークチャンネルドーピンクレベルは、約１×１０１７乃至６×１０Ｉ８ ｃｍ−３の範囲である請求項３記載のＦＥＴ。
5. （５）基体ドーピングレベルは約５ｘｌＯ１５ｃｍ−３以下である請求項４記載 のＦＥＴ。
6. （６）チャンネルおよび基体ドーピングレベルは、実効チャンネル断面がゲート 電圧がドーピング極性と逆に増加するにつれて増加するように選択されているエ ンファンスメントモード装置として構成された請求項１記載のＦＥＴ。
7. （７）ピークチャンネルドービングレベルは、約５×ｌ０１６乃至５×１０１７ ｃｍ−３の範囲である請求項６記載のＦＥＴ。
8. （８）基体ドーピングレベルは約５×ｌ０１５ｃｍ−３以下である請求項７記載 のＦＥＴ。
9. （９）チャンネルは集束されたイオンビーム注入によつて基体中に形成される請 求項１記載のＦＥＴ。
10. （１０）′チャンネルを形成する前の基体は所望のチャンネルドーピングレベル を有し、またチャンネルはチャンネル領域の横の基体中に所望の基体ドーピング レベルに達するまで集束されたイオンビームを注入するこよとによつて形成され る請求項９記載のＦＥＴ。
11. （１１）チャンネルはレジストで基体を被覆し、レジスト中にチャンネルストラ イプを開口して部分的に被覆されたストライプにイオン注入を行なうことにより 基体中に形成される請求項１記載のＦＥＴ。
12. （１２）チャンネルを形成する前の基体は所望のチャンネルドーピングレベルを 有し、またチャンネルは、レジストで基体を被覆し、チャンネルの間のレジスト を開口してチャンネルの間の基体において所望の基体ドーピングレベルに達する まで部分的に被覆されたストライプにイオン注入を行なうことにより形成される 請求項１記載のＦＥＴ。
13. （１３）各チャンネルの幅は約１００乃至２００ｎｍである請求項１記載のＦＥ Ｔ。
14. （１４）隣接するチャンネルの間の横の間隔は約２００乃至４００ｎｍである請 求項１３記載のＦＥＴ。
15. （１５）チャンネルの深さは約１００乃至２００ｎｍである請求項１３記載のＦ ＥＴ。
16. （１６）前記ゲートは、チャンネルと介在する基体材料と共にショツツキ接合を 形成する請求項１記載のＦＥＴ。
17. （１７）ソースとドレイン領域とを結合し、複数の間隔を置いてほぼ平行であり 、介在する基体材料よりも実質的に大きいドーピングレベルを与えられているチ ャンネルを基体中に形成し、 ソースおよびドレインをソースおよびドレイン領域中にそれぞれ形成し、 チャンネルおよび介在する基体材料上にゲートを形成することを含む半導体基体 上に電界効果トランジスタ（ＦＥＴ）を形成する方法。
18. （１８）基体は所望のチャンネルドーピングレベルよりも実質的に低いドーピン グレベルを有し、チャンネルは所望のドーピングレベルに達するまでチャンネル に沿つて導かれた集束されたイオンビーム注入によって形成される請求項１７記 載の方法。
19. （１９）基体はチャンネルを形成する前に所望のチャンネルドーピングレベルを 有し、チャンネルは所望の基体ドーピングレベルに達するまで基体領域のドーピ ングを減少するように集束されたイオンビームの注入を所望のチャンネル位置の 横の基体領域に行なうことによって形成される請求項１７記載の方法。
20. （２０）基体は所望のチャンネルドーピングレベルよりも実質的に低いドーピン グレベルを有し、チャンネルは、レジストで基体を被覆し、レジスト中にチャン ネルストライプを開口して部分的に被覆された基体にイオン注入を行なうことに よつて形成される請求項１７記載の方法。
21. （２１）基体はチャンネルを形成する前に所望のチャンネルドーピングレベルを 有し、チヤンネルはレジストで基体を被覆し、チャンネルの間のレジストを開い てチャンネルの間の基体において所望の基体ドーピングレベルに達するまで部分 的に被覆された基体にイオン注入を行なうことにより形成される請求項１７記載 の方法。
22. （２２）チャンネルは約１００乃至２００ｎｍの幅に形成される請求項１７記載 の方法。
23. （２３）チャンネルは約１００乃至２００ｎｍの深さに形成される請求項２２記 載の方法。
24. （２４）チャンネルは、隣接するチヤンネルの問の横方向の間隔が約２００乃至 ４００ｎｍになるように形成される請求項２２記載の方法。
25. （２５）デプレションモードの装置に対してチャンネルは、約１×ｌ０１７乃至 ６ｘ１０１８ｃｍ−３の範囲のピークドーピングレベルで形成される請求項１７ 記載の方法。
26. （２６）エンファンスメントモードの装置に対してチャンネルは、約５×１０１ ６乃至６×１０１７ｃｍ−３の範囲のピークドーピングレベルで形成される請求 項１７記載の方法。