JPH01501259A

JPH01501259A - グラフィックアダプタ

Info

Publication number: JPH01501259A
Application number: JP62502306A
Authority: JP
Inventors: レザード，ポール・エイ; マクドナルド，ジョン・エフ
Original assignee: ウォング・ラボラトリーズ・インコーポレーテッド
Priority date: 1986-06-25
Filing date: 1987-03-30
Publication date: 1989-04-27
Also published as: EP0510777B1; EP0510777A2; AU7238487A; US4897812A; WO1988000374A1; EP0272281B1; EP0272281A4; DE3752145T2; EP0510777A3; DE3788049D1; EP0272281A1; CA1284240C; AU594149B2; DE3788049T2; DE3752145D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】グラフィック　アダプタ発明の背景１、光朋！ｕ１１分万一本発明はデジタル計算機システムに関し、より詳細には表示を発生させるデジタル計算機システムに使用される装置に関する。

２、゛　の；　１コンピュータシステムにおいてＣＲＴ上に表示を発生させるために個別のサブシステムを採用するのが通常であった。その理由は２つある。ＣＲＴとコンピュータシステムとの間のインタフェースを簡素化することと、表示を発生することに係る処理のあるものを計算機システムの残りの部分からサブシステムへアンロードすることである。ｔｋ近一般的になってきた前述のような個別のサブシステムの一例は、１９８５年４月ＰＣ−ツクジャーナル（Ｐ　ＣＴｅｅｈ　Ｊ　ｏｕｒｎａｌ）　３巻４号５Ｂ−８０頁の「グラフィックエンハンスメント」（“Ｇｒａｐｈｉｃ　Ｅｎｈａｎｃｅｍｅｎｔ”）に記載されたＩＢＭパーソナルコンピュータ用のエンハンスしたグラフィックアダプタ（ＥＧＡ）である、この論文は参照することにより本出願人において具体化されている。

第１図はＥＧＡタイプのグラフィックアダプタを採用した計算機システムのブロック線図である。このシステムはシステムＣＰＵ（ＳＣＰＵ）１０１．システムメモリ（ＳＭＥＭ＞１０３、グラフィックアダプタ（ＧＡ）１０９、およびＤＩＳＰＩＩＩを含んでいる。５ＣＰＵＩＯＩ、ＳＭＥＭ１０３およびＧ　Ａ　１０９は、５ＣＰＵ１０１．ＳＭＥＭ１０３およびＧＡ１０９の間でデータを転送するデータバス（ＤＢ）１０７と、５ＣＰＬＩＩＯＩからＳ　Ｍ　Ｅ　Ｍ　１０３とＧ　Ａ　１０９とヘアドレスを供給するアドレスバス（Ａ　Ｂ　）１０５、および５ＣＰＵＩＯＩ、ＳＭ　Ｅ　Ｍ　１０３およびＧＡ１０９の相互作用を制御する信号を供給する制御バス（ＣＴ　Ｌ　Ｂ　）１０６とに接続されている。Ｇ　Ａ　１０９はさらにＤＩＳＰＩＩＩに接続されている０本特願の第１図およびその他の図面において、制御信号は点線の矢印で示されている。ＧＡ１０９はさらに、ＤＩＳＰＩＩＩに表示すべきデータを処理するディスプレイプロセッサ（Ｄ　Ｐ　Ｒｍ９、表示すべきデータが記憶されるＤＭＥＭ１１７およびＤＰＲ１１９の演算を制御するデータを含む一組のレジスタＣＤ　Ｓ　１１５とを含む。

Ｓ　ＣＰ　Ｕ　１０１のプログラマにとって、ＧＡ１０９はＩ１０装置のように見える。プログラマはＣＤ５１１５をデータの宛て先として、ＤＭＥＭ１１７をデータのソースあるいはデータの宛て先のいずれかと規定しうる。ＧＡ１０９を操作するには、プログラマはまずＣＤ５１１５を、ＤＰＲ１１９が適正な動作をするようにさせるに必要な制御データをロードし、次いでＤＩＳＰｌｌｌに表示するに適正な形態にＤ　Ｍ　Ｅ　Ｍ　１１７のデータをおくのに必要なものとしてＤＭＥＭ１１７からデータを読みとるか、あるいはＤＭＥＭ１１７に該データを書込む、データの読取りあるいは書込みにおいて、ＤＰＲ１１９はデータに対する論理的演算およびスワツピング、回転、あるいはマスキングのような操作を実行できる。

ＤＭＥＭ１１７用のデータ処理の他に、ＤＰＲはさらにＤＭＥ、Ｍ１１７に表示アドレス（ＤＡ）１１６を提供する。それらのアドレスに応答して、ＤＭＥＭ１１７はＤＩＳＰＩＩＩに表示するデータをＤＰＲ１１９に出力し、Ｄ　Ｐ　Ｒ１１９ｇ、ｔＣＤ　Ｓ　１１５により規定された表示データに対して演算し、次いで該データをＤＩＳＰＩＩＩ用制御装置へ比制御装置ＡＢ１０５のアドレスに応答したＤＭＥＭ１１７への参照は、ＤＡ１１６に応答したＤＭＥＭ１１７がらの書込みにインターリーブされる。その結果５ｃｐｕｉｏ１により制御される動作の結果としてＤ　Ｍ　Ｅ　Ｍ　１１７の中味の変化はＤＩＳＰＩＩＩに迅速に反映される。ＧＡ１０９の動作がＣＤ　Ｓ　１１５により制御されるので、ｓ　ｃ　ｐ　ｕ　ｉｏｌで実行するプログラムが種々のグラフィック（図形）操作を実施したいときはその都度ＣＤ　Ｓ　１１５を新しいグラフィック操作をするに要する制御データを再ロードする必要がある。

ＥＧＡタイプのグラフィックアダプタは効果的ではあるが、多数の問題がある。

その１つは単一のＣＤ５１１５があるのみであるということである。その結果、ＣＤ５１１５は新しいグラフィック操作が実行される毎に再ロードを要する。多くの場合、実際には種々のグラフィック操作が行われることは極めて少ない。

それにもかかわらず、ＣＤ５１１５は毎回再ロードを要し、グラフィック操作速度を大きく低下させる。さらに、単一のＣＤ５１１５では例えば文字の書込みや、同じディスプレイでのベクトルグラフィックの実施や、２個のスクリーンあるいは１つの２個のウィンドウへの同時の書込みのような操作を益々困難にさせる。別の問題は、従来技術のＥＧＡは草に８ビツトバイトで動作し、グラフィック操作を実行しうる速度を再び低下させることである。ｆｉｆ＆に、マスキング演算におけるマスクの唯一の供給源はＣＤ　Ｓ　１１５であって、マスクを変えるにはＣＤ５１１５に再ロードすることが必要となる。これら並びにその他の問題は本発明によるグラフィックアダプタにより解決される。

発明の開示：第１Ａ図本発明はコンピュータシステムにおいて表示を発生させるために使用されるグラフィックアダプタに関する。第１Ａ図に示すように、本発明によるグラフィックアダプタ（ＧＡ１２１）はマルチプルＣＤＳ（ＭＣＤＳ）１２５における複数のＣＤ５１１５と、ＭＣＤ　Ｓ　１２５においてＣＤ５１１５の中の１個を選択する、Ｃ３ＥＬ信号１２７を供給するＣＤＳ選択論理（回路）（ＣＤ　Ｓ　Ｓ　Ｅ　Ｌ）１２３とを含む、ＣＴＬＢ１０６に応答して、ＣＤ　Ｓ　１１５の中の所定のものが、制御データをロードするか、あるいはＧ　Ａ　１２１の制御操作に使用するかいずれかに対して選択しうる。その結果、表示の発生により少数回のグラフィック操作を繰返させるときは、ＣＤ５１１５の中の１個に各演算に必要な制御データをロードさせることができ、Ｇ　Ａ　１２１は従来技術の単一のＣＤ５１１５を再ロードする代りに適正なＣＤ５１１５を選択すればよい、ある実施例においては、適正なＣＤ　Ｓ　１１５をＡＢ１０５のアドレスにより選択でき、即ちＤＭＥＭ１１７が複数の組のメモリアドレスとして５ＣＰＵ１０１のプログラマに現われる。ＭＣＤＳ１２５の各ＣＤ５１１５は組となったメモリアドレスの１つと対応し、ＤＭＥＭ１１７が対応する組のメモリアドレスでアドレスされると、ＤＭＥＭ１１７になされる演算を規定する。他の実施例においては、ＣＴＬ　Ｂ　１０６の信号は所定のＣＤ５１１５を選択できる。

また複数のＣＤ５１１５により１個以上のプロセッサを含むシステムにおいてＧ　Ａ　１２１の使用をより容易にさせる６例えば、図形処理を行うあるシステムでは５ＣＰＵＩＯＩの他に個別のグラフィックプロセッサを有する０個別のグラフィックプロセッサは高レベルのグラフィック指令を実行し、がっ高レベルのグラフィック指令により規定される演算を実行するために必要に応じてＣＤ５１１５をセットアツプすることにより前記指令に応答する０本発明のＧ　Ａ　１２１においては、グラフィックプロセッサとｓ　ｃ　ｐ　ｕ　ｔｏｉとはＭＣＤＳ１２５における種々のセットが割り当てでき、ＣＤ　Ｓ　１１５にはプロセッサにより実行される演算に対して必要に応じロードされ、Ｇ　Ａ　１２１はまず１個のプロセッサに対して、次いでその間でＭＣＤＳ１２５に再ロードすることなく他方のプロセッサに対して演算を実行することができる。

再び、ＣＤ５１１５の選択はアドレスあるいは特殊な制御信号によって行うことができる。

本発明の好適な実施例においては、ＭＣＤＳ１２５とＣＤ５ＳＥＬ１２３とはＧ　Ａ　１２１における多数のグラフィック制御回路において実行される。グラフィック制御回路の各々はＤＭＥＭ１１７の一部に対して演算を行い、それぞれ独自のＭＣＤＳ１２５とＣＤ５ＳＥＬ１２３とを有する。

本発明の別の特徴においては、グラフィック制御回路は従来技術の典型的な演算とワード演算の双方を実行することができる。新規な演算モードにおいて、グラフィック制御回路はワード演算を実行しながらバイト演算をエミュレートできる。

本発明の別の特徴においては、グラフィック制御回路はＤＭＥＭ１１７への書込みの新しいモードを採用している。従来技術によるＥＧＡＳのグラフィック制御回路においては、ＤＭＥＭ１１７に書込まれているデータはＣＤ　Ｓ　１１５に記憶したマスクを用いてマスクをしうる０本発明のグラフィック制御回路においては、マスクをＤＢ１０７を介して直接供給することができ、そのためある種のマスキング演算に対してはＣＤ　Ｓ　１１５の再ロードの必要性を排除する。

このように、本発明の目的は計算機システムに使用する改良表示発生システムを提供することである。

本発明の別の目的は、表示データの処理を制御する制御データが表示データの処理の前にグラフィックアダプタヘロードされるタイプの改良グラフィックアダプタを提供することである。

本発明の別の目的は数セットの制御データをロードでき、かつそれらの間で表示データの処理の制御のために選択できる改良グラフィックアダプタを提供することである。

本発明のさらに別の目的はグラフィックアダプタに使用する改良グラフィック制御回路を提供することである。

本発明のさらに別の目的は数セットの制御データを含み、かつグラフィック制御回路の演算の制御に対してそれら制御データの間で選択するグラフィック制御回路を提供することである。

本発明のさらに別の目的はワード演算とバイト演算の実行が可能のグラフィック制御回路を提供することである。

本発明のさらに別の目的は、マスキングデータがデータバスから提供される、書込みモードを有するグラフィック制御回路を提供することである。

本発明のその他の目的や利点は、好適な実施例の詳細説明と図面とを参照した後は当該技術分野の専門家には理解されよう。

区厘９１１■ｄ支升第１図は従来技術によるグラフィック　アダプタ（ＧＡ）を備えた計算機システムのブロック線図、第１Ａ図は本発明によるＧ　Ａ　１２１の高レベルのブロック線図、第２図はＧ　Ａ　１２１の好適な実施例の全体のブロック線図、第３図はグラフィック制御装置（Ｇ　Ｃ）２２３の好適な実施例の詳細ブロック線図、第４図はＧ　Ｃ２２３の概念ブロック線図、第５図はＧＣ２２３のＢＲＥＧ３０３の詳細を示す図、第６図はＧ　Ｃ２２３のＣＴＬＭＵＸ３７５の詳細を示す図、第７図はＧ　Ｃ２２３のＣＴＬＳ３１３の詳細を示す図、第８図はＧＣ２２３のＲＲＡ３５１．ＲＲＢ３５７およびＭＵＸ３５３の詳細を示す図、第９図はＧ　Ｃ２２３のＷＦＵＮＣ３２３の全体図、第１０図はＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３ノＷ　Ｐ　Ｒ９０５ノ詳細を示す図、および第１１図はＧ　Ｃ２２３におけるバイト処理の概念ブロック線図である。

図に使用した参照番号は３乃至４桁である。最後の２桁はその番号により識別される項目が最初に出てくる図中の番号である。！！Ｌ初の桁は図面の番号である。このように参照番号１１５は第１図または第１Ａ図で初めて図示される項目を参照する。

の；６ｔ；１本発明によるグラフィックアダプタの好適な実施例についての以下の詳細な説明はまずグラフィックアダプタとその動作とを説明し、次いでグラフィックアダプタに使用されるグラフィック制御装置とその動作とを説明する。

１、−フィ・・　ブ　１２１２・′ 第２図はグラフィックアダプタ（ＧＡ）１２１の好適な実施例の全体ブロック線図である。ＧＡ１２１は単一のプリント回Ｆ１ＭｆＡで実施され、ＤＢ１０７、ＡＢ１０５およびＣＴ　Ｌ　Ｂ　１０６により５ｃｐＵ　１０１に接続されている。好適実施例において、Ｇ　Ａ　１２１はグラフィックプロセッサ（ＧＰ）２０１、即ち日本電気株式会社（Ｎ　１ｐｐｏｎＥｌｅｃｔｒｉｃ　Ｃｏｒｐｏｒａｔｉｏｎ）により製造されている１６ビツトのＮＥＣＶ３０マイクロプロセッサを含み、Ｓ　ＣＰ　’ＩＪ　１０１の直接あるいは間接制御のいずれかにより演算を実行しうる。、ビットマツピングしたグラフィックに対しては直接Ｍ御が用いられる。この形態の制御において、５ＣＰＵＩＯＩはＣＤ　Ｓ　１１５にロードし、読出しおよび書込み操作と、ＤＭＥＭ１１７自体における関連アドレスとを規定する。ベクトルグラフ、即ちベクトルにより記述される表示に対しては間接制御が用いられる。この形態の制御においては、５ＣＰＬＩＩＯＩはＧＰ２０１の高レベルのベクトルグラフィック指令を供給し、ＧＰ２０１の方は次いでＣＤ　Ｓ　１１５にロードし、ＤＭＥＭ１１７におけるアドレスと、読出しおよび書込み操作とを規定する。ＧＰ２０１と５ＣＰＵＩＯＩとの間の通信は通信ＲＡＭ（ＣＲＡＭ）２０７により行われる。前記ＲＡＭは双方のプロセッサにより書込み可能で、読取り可能である。アドレス源としての５ＣＰＵＩＯＩまたはＧＰ２０１のいずれかの選択はアドレス選択論理（ＡＤＳＥＬ）２１２により実行される。前記論理はＡ　Ｂ　１０５を介して５ｃｐｕｔｏｉからおよびＧ　Ｐ　Ａ　Ｂ　２０６を介してＧＰ２０１からアドレスを受取り、内部アドレスバス（ＩＡＢ＞２０８を介して選択されたアドレスを出力する０選択は以下詳細に説明するように、ＥＸＴＣＴＬ２２６の信号により制御される。ＤＭＥＭ１１７に書込まれるべきデータ源として５ｃｐｕｉｏｔまたはＧＰ２０１を選択することは、Ｇ　Ｐ　Ｄ　Ｂ　２０２を介してＧＰ２０１から、かつＤ　Ｂ　１０７を介して５ＣＰＵＩＯＩがらデータを受取り、選択されたデータをＩＤＢ２０７／＼出力するＤＭＬＩＸ２０４により実行される。選択は再びＥＸＴＣＴＬ２２６の信号により制御される。ＳＣＰ　１１０１はグラフィック指令をＣＲＡＭ２０７ヘロードすることにより該指令をＧＰ２０１へ提供する。ＧＡメモリ（ＧＡＭＥＭ）２０３はＧＰ２０１用のデータとプログラム並びにディスプレイ１１１を制御するために使用するその他のデータとを含む、エミュレーションレジスタファイル（Ｅ　ＲＦ　）２２７は、ＧＡ１２１がＩ　ＢＭＥＧＡをエミュレーションできるようにするアドレス変換テーブルを含むメモリである０面書込み使用可能レジスタ（ＰＷＥＲ）２２９はＤ　Ｍ　Ｅ　Ｍ　１１７のどの部分へ書込みできるかを規定するビットを含む９ディスプレイ１１１はＣＲＴＣＴＬ２１１により制御され、それがカラーパレット（Ｃｏｌｏｒ　ｐａｌｅｔｔｅ）（ＣＰ２１７）から表示するデータを受取る。カラーパレットは表示データから生じた色を決める。ＣＰ２１７とＣＲＴＣＴＬ２１１とを作動させるに要する制御データ？ｉＧ　Ｐ　ＣＴ　Ｌ２０２を介しテＧ　Ｐ　２０１がら受取られル、ＣＰ２１７は５Ｂ２１９を介してディスプレイデータを受取る。ＣＲＴＣＴＬ２１１はＤＡ１１６を介してＤ　Ｍ　Ｅ　Ｍ　１１７ヘアドレスを供給する。

アドレスは２個所の供給源を有する、即ちＩＡＢ２０８とＣＲＴＣＴＬ２１１自体とである。ｌＡ３２０８から受取られたアドレスはＤＭＥＭ１１７の中味に対してＧ　Ａ　１２１が実行する読取りおよび書込み操作用のものである。ＣＲＴＣＴＬ２１１自体により発生するアドレスはＤＩＳＰＩＩＩに表示するためにＤＭＥＭ１１７からデータを読取るためのものである。５ＣＰＵ１０１またはＣＰ２Ｏ１からのアドレスを用いるアドレシング操作はＣＲＴＣＴＬ２１１により発生したアドレスを用いたもので割り込まれる。

ＤＭＥＭ１１７は８個の面のＰ２Ｓ５から構成されている。ＣＲＴＣＴ　Ｌ２１１からＤＭＥＭ１１７へＤＡ１１６を介して供給されたアドレスは一時に全ての８個の面に適用される。好適な実施例においては、アドレスは１６とットワードのバイトのいずれかあるいは双方を規定しうる。ディスプレイ１１１に現われる画素（ＰＥＬ）は、ＤＭＥＭ１１７の各面に１ビツトの割合で、８ビツトによりＤＭＥＭ１１７で表示される。ＤＭＥＭ１１７の面を適正な値にセットし、各面からのビットを出力し、諸々の面からのビットを組合せてＰＥＬＳを形成することによりディスプレイがつくられる。

ＤＭＥＭ１１７の中味の処理および１６ビツトの５Ｂ２１９を介するＣＰ２１７への表示データの出力は４個のグラフィック制御装置（Ｇ　Ｃ）２２３により実施される。各Ｇ　Ｃ２２３はＤ　Ｍ　Ｅ　Ｍ　１１７の２個の面Ｐ２３７に作用する。ＤＭＥＭ１１７へ書込むべきデータ！！−Ｇ　Ｃ２２３がそこからつくり出す入力は１６ビツトのＩＤＢ２０７を介して、Ｄ　Ｍ　Ｅ　Ｍ２１７から、かつＧ　Ｃ２２３自体の内部から送られて七る。

Ｇ　Ｃ２２３はまたＤＭＥＭ１１７からＩＤＢ２０７ヘデータを提供しうる。ＩＤＢ２０７の方はそのデータをＣＰ２Ｏ１または５ＣＰＵＩＯＩへ供給する。書込み動作において、データはＧ２２３と関連したＤＭＥＭ１１７の双方の面へ同時に書込まれる。読取り動作のモードによって、データは一方の面から、あるいは双方の面から読取ることができる。ＤＭＥＭ１１７からの入力およびＤＭＥＭ１１７への出力は各面に対して１個の１６ビツトのバスを介して行われる。偶数の面周のバスは参照番号２３５を有し、奇数の面周のバスは参照番号２３３を有する。データがディスプレイ１１１に書込まれると、ＤＡ１１６のアドレスがＤＭＥＭ１１７の全ての面上で１ワードを規定する。ワードはバス２３３または２３５を介して面周Ｇ　Ｃ２２３へ出力され、該Ｇ　Ｃ２２３はワードをフォーマットし、それを一時に２ビツト、即ち高位バイトから１ビツト、低位バイトから１ビツト、面周のバス２２０を介して５Ｂ２１９に出力する。

選択されたバイトの各々からの対応するビットはこの手段により５Ｂ２１９を介してＣＰ２１７へ出力され、ＣＰ２１７はこのように所定のスクリーン位置に対してＰＥＬを受取り、ＣＰ２１７の内容により修正された前記ＰＥＬはＤＩＳＰＩＩＩへ出力される。

各ＧＣ２２３の制御および、ＤＭＵＸ２０４およびＡＤＳＥＬ２１２の制御はＥＸＴＣＴＬ信号２２６と、Ｇ　Ｃ２２３に対して内部にあるＭ　ＣＤ　１２５とにより行われる。ＥＸＴＣＴＬ信号２２６は、ＩＤＢ２０７のビット、ＣＴＬＢ１０６の信号およびＣＰ２Ｏ１からのＧＰＣＴＬ２０２上の信号とからＧＣ制御装置（Ｇ　ＣＣ）２２４により発生する。特にＡＤＳＥＬ２１２とＤＭＵＸ２０４とに関して、ＧＰＣＴＬ２０２はＩＤＢ２０７のデータ源ならびにＩＤＢ２０７のアドレスとしてＣＰ２Ｏ１またはＳ　ＣＰ　Ｕ　１０１を選択する。ＤＭＥＭ１１７を修正する操作用のアドレスはＤＭＥＭ１１７からＤＩＳＰＩＩＩまでのディスプレイデータの出力のためのアドレスに割り込まれるので、ＥＸＴＣＴＬ２２６は同時にＤＭＥＭ１１７への読取り、あるいは書込み操作ならびにＤＩＳＰｌｌｌ上のデータの表示とを同時に規定しうる。

ＭＣＤＳ１２５は複数のＣＤ　Ｓ　１１５を含む０選択されたＣＤ５１１５の中味は、Ｄ　Ｍ　Ｅ　Ｍ　１１７の面２３７用のデータに対してＧ　Ｃ２２３が実行する演算を制御する。ＥＸＴＣＴＬ２２６はＩＤＢ２０７からロードするため、あるいはＧ　Ｃ２２３の制御のためにＣＤ　Ｓ　１１５の１個を選択する信号を含む、ＣＤ５１１５がロードのために選択されると、ＣＤ５１１５にはＧ　ＣＳ　２２３の各々における同じ内容がロードされる。同様に、ＣＤ５１１５が制御のために選択されると、そのＣＤ５１１５はＧ　ＣＳ　２２３の各々において選択される。このようにＧ　ＣＳ　２２３の全てにおけるＣ　Ｄ　Ｓ　１１５はＧ　Ａ　１２１における単一のＣＤ５１１５として機能する。好適な実施例において、ＭＣＤ１２５は２個のＣＤ　Ｓ　１１５を備え、一方は５ＣＰＵＩＯＩのために、他方はＣＰ２Ｏ１のために確保されている。所定の操作に対していずれを使用するかはＧＰＣＴＬ２０２の信号により決定される。

プロセッサの１個に対応するＣ　Ｄ　Ｓ　１１５が選択されればいつでもＥＸＴＣＴＬ２２６の信号もＡＢＳＥＬ２１２がそのプロセッサとＤＭＵＸ２０４により供給されたアドレスを選択し、そのプロセッサにより供給されたデータを選択する。ＧＡ１２１は概念的には、一方がＣＰ２Ｏ１用他方が５ＣＰＵＩＯＩ用の２個のチャネルを備えたＧＡとして見ることができる。その他の実施例において、より多くのＣＤ５Ｓ１１５、その結果より多くのチャネルがあり、１個以上のチャネルをプロセッサに利用可能である。

好適な実施例におけるＧ　Ａ　１２１の動作は以下の通りである。

動作の開始時、ＣＰ２Ｏ１は、Ｇ　Ａ　１２１を初期化させるコードを実行する。一旦動作が開始されると、ＣＲＴＣＴＬ２１１はＤＩＳＰｌｌｌ上でデータを表示すべくＤＭＥＭ１１７へのアドレスを供給する。各面からのビットは前述のように面周のＧ　Ｃ２２３へ出力され、該Ｇ　Ｃ２２３は次いで、ビットをＣＰ２１７に供給し、ＣＰ２１７はビットをＤＩＳＰｌｌｌへ出力して表示を発生させる。

Ｓ　ＣＰ　Ｕ　１０１を実行しているプログラムがＤＭＥＭ１１７を直接検査あるいは修正したいと思う場合、従来技術によるグラフィックアダプタ１０９について説明したものと同様に行われる。それはＣＤ５１１５にロードし、演算のための適正制御データをロードし、次いで必要に応じてＤ　Ｍ　Ｅ　Ｍ　１１７に対して読取りおよび書込み操作を実行する。ＧＡ１２１において、５ＣＰＵＩＯＩがＣＤ５１１５をアドレスすると、Ｇ　Ｃ’Ｃ論理２２４は５ｃｐｕｔｏｉに対応するＣ　Ｄ　Ｓ　１１５をＤＢ２０７からのデータをロードできるようにし、５ＣＰＵＩＯＩがＤＭＥＭ１１７をアドレスすると、ＧＣＣ論理２２４はＡ　Ｂ　１０５からのアドレスがＣＲＴＣＴＬ２１１まで進むことができるようにする。

５ＣＰＵＩＯＩで実行しているプログラムが代りにＣＰ２Ｏ１を採用してＤＭＥＭ１１７を検査したり修正したい場合、ＣＲＡＭ２０７へ必要なグラフィック命令を書込むことによりそのように行う。

次いで、ＣＰ２Ｏ１は、命令に必要な制御データをＣＰ２Ｏ１のＣＤ５１１５ヘロードし、かつ命令が規定する演算を実行するために読取りあるいは書込み演算を実施することにより命令を実行する。データの供給源あるいは宛て先としてのＣＰ２Ｏ１の選択およびＣＰ２Ｏ１に対応するＣ　Ｄ　Ｓ　１１５のアドレスの選択はＧＰＣＴＬ２０２により達成され、ＧＰＣＴＬ２０２に対して、アドレス源としてＧＰＡＧ２０６を、データ源としてＧＰＤＢ２０２を、そしてＧＰ２０１に対応するＧＣＳ１１５を選択することによりＧ　ＣＣ２２４が応答する。

マルチチャネルＧＡ１２１の利点はＤＭＥＭ１１７のいずれかの部分かいずれかのチャネルにより修正しうろことである。その結果、２つの異なるグラフィック技術をＤ　Ｍ　Ｅ　Ｍ　１１７の同じ領域において共に用いて双方の技術を組合せたディスプレイをつくることができる０例えば、もし英数字ラベルを有する図形表示が好ましい場合、ＧＰ２０１のチャネルを用いて表示の図形要素をつくり出し、一方５ＣＰＵＩＯＩのチャネルを用いて、ビットマツプ技術を用いたキャラクタをつくることができる。別の実施例においては、Ｇ　Ａ　１２１は高レベルのキャラクタを発生させるプロセッサを含み、該プロセッサ用チャネルを提供する。単一のプロセッサにより全てのチャネルが採用されるとすれば、前記単一のプロセッサが連続してキャラクタの発生を実行し、かつ各キャラクタに対してチャネルの１個を用いてベクトル図形発生ソフトウェアを実行するとすれば前述の利点を得ることができる。

マルチチャネルＧ　Ａ　１２１の別の利点は、チャネルを用いてＤＭＥＭ１１７の各種の領域へ書込みが出来ることである。この可能性によりチャネルを、かつある場合にはプロセッサをＤＭＥＭ１１７の所定の領域と関連させることができる。このように関連させることによりＤＭＥＭ１ｉ７のデータで一杯の１個以上のスクリーンあるいは単一のスクリーンにおける数個の「ウィンドウ」を同時に処理できるようにする。

２、グラフィックＭ御　２２３の　７１、第３・・ＧＡ１２１についての前述の説明から明らかなように、ＤＭＥＭ１１７におけるデータの処理およびＤＭＥＭ１１７からＣＰ２１７へのデータの供給は実際には４個のＧ　ＣＳ　２２３により実施される。

第４図はＧ　Ａ　１２１の好適な実施例において単一のＧ　Ｃ２２３の概念ブロック線図を示す、ＧＣ２２３は２個の主要要素、即ちＧ　Ｃ２２３の演算を制御する制御論理（ＣＴＬＬ）３６９と、ＤＭＥＭ４０１からの表示データを処理する表示データプロセッサ（ＤＤＰ）４０１とを有する。ＣＴＬＬ３６９は、それぞれチャネル用のＣＤ　Ｓ　１１５を含む複数の組の制御レジスタ（ＣＲＥ　Ｇ　）４０９を含む、Ｃ３ＥＬ４０５への入力はＩＤＢ２０７からであって、出力は内部の制御信号発生器（ＩＣ８ＧＥＮ）４０７へ行われ、前記発生器はＤ　Ｄ　Ｐ　４０１の装置に対して内部制御信号（ＩＣＴＬＳ）３０９を発生させる。

ＧＴＣＬ３６９はさらにＥＸＣＴＬ２２６から外部制御信号を受信する。これらの信号の中の２個は本発明において特に興味のあるものである。即ち、Ｇ　Ｃ２２３がＣＲＥＧＳ４０９ヘデータをロードすべきか、あるいはＤＭＥＭ１１７からのデータを演算すべきかを検出するＬ　／　Ｒ４０３と、いずれのＣＲＥ　Ｇ　Ｓ　４０９をロードすべきか、あるいはＤＤＰ４０１の動作を制御すべきかを選択するＣ３ＥＬ４０５とである。

Ｄ　Ｄ　Ｐ　４０１はＩＤＢ２０７．５Ｂ２１９、Ｇ　Ｃ２２３の偶数の面に対するＰＤＺ２３５およびＧ　ＣＣ２２３の奇数の面に対するＰＤＹ２３３とに接続される。ＤＤＰ４０１はディスプレイ１１１を制御するプロセッサへデータを供給したり、かつデータを該プロセッサから受取り、ＰＤＹ２３３とＰＤＺ２３５はＤ　Ｍ　Ｅ　Ｍ　１１７の対応する面２３７ヘデータを供給したり、かつそこからデータを受取り、およびＳ’Ｂ２１９はＤＩＳＰＩＩＩのディスプレイ用の面からビットを受取る。

ＤＤＰ４０１は３個の論理要素、即ちＤＭＥＭ１１７に書込まれたデータを処理する書込み論理（ＷＬ）３６３、Ｇ　Ｃ２２３で内部使用したり、あるいはＩＤＢ２０７を介してプロセッサへ戻すためＤＭＥＭ１１７から読出られたデータを処理するＧＣ読取り論理（ＧＣＲＬ　）３６５、およびＤＩＳＰＩＩＩで表示するためにＤＭＥＭ１１７から読取られたデータを処理し、それを５Ｂ２１９へ出力するディスプレイ読取り論理（Ｄ　Ｉ　Ｓ　Ｐ　ＲＬ）３６７を有する。

Ｇ　Ｃ２２３の動作は以下の通りである。何らかの動作を開始する前に、少なくとも１個のＣＲＥＧ４０９にＩＤＢ２０７からロードする必要がある。ロード操作の間、Ｌ　／　Ｒ４０３はロード操作を規定し、ＣＳ　Ｅ　Ｌ４０５はＣＲＥ　Ｇ　Ｓ　４０９の１個を選択する。ＩＤＢ２０７に現われるデータの部分は選択されたＣＲＥＧ４０９のレジスタのアドレスとして解釈され、データの別の部分はアドレスされたレジスタヘロードすべき値と解釈される。好適な実施例においては、ＩＤＢ２０７は１６ビツトのバスであって、ＣＲＥＧ４０９のレジスタにロードされつつあると、低位バイトかレジスタのアドレスであり、高位バイトがロードすべき値を含む。

所期の演算に必要とされるＣＲＥＧ４０９のレジスタに適正な値がロードされると、ＥＸＴＣＴＬ２２６の信号が、読取りあるいは書込み操作を指示し、かつさらにＤ　Ｍ　Ｅ　Ｍ　１１７の内容かＤＩＳＰＩＩＩに出力すべきことを指示することもある。　Ｌ／Ｒ４０３は実行操作を規定し、Ｃ５ＥＬ４０５は演算のためのＣＲＥＧ４０９を選択する。もしＤＩＳＰＩＩＩの出力がＥＸＴＣＴＬ２２６により規定されるとすれば、Ｄ　Ｉ　Ｓ　ＰＲＬ１３６７は選択されたＣＲＥＧ４０９により規定され、ＤＭＥＭ１１７からＤＩＳＰＩＩＩへ出力されつつあるデータを処理する。もし読取り操作が規定されるとすれば、ＧＣＲＬ３６５は選択されたＣＲＥＧ４０９により規定され、ＤＭＥＭ１１７からＩＤＢ２０７に読取られつつあるデータを処理する。もし書込み操作が規定されるとすれば、ＷＬ３６５が選択されたｄＲＥＧ４０９により規定されて、ＤＭＥＭ１１７ヘデータを供給する。１個以上のＣＲＥＧ４０９がロードされたとすれば、単にＣ３ＥＬを変更して別のＣＲＥ　Ｇ　４０９を選択することにより操作を切換えることができる。

３、ＧＣ２２３の　適ｔ　の金線・Ｈ１第３図第３図はＧＣ２２３の好適な実施例の詳細ブロック線図である。

第３図の点線のボックスは図のどの部分が第４図の概念要素を採用しているかを示す、以下詳細に説明するように、好適な実施例はデータの語や、あるいはバイトをＤＭＥＭ１１７へ書込み、かつＤＭＥＭ１１７からデータの語をＩＤＢ２０７へ読出す。

ＣＴＬＬ３６９から始って、好適な実施例の前記部分はＣＤ５ｓ１１５用の２組のレジスタを含む、レジスタの第１の組、ＡＲＥＧ３０１は以下Ａチャネルと称する、Ｓ　ＣＰ　ＵＩＯＩ用に確保したチャネル用のＣＤ　Ｓ　１１５を含む、第２の組のレジスタ、ＢＲＥＧ３０３は以下Ｂチャネルと称する、ＧＰ２０１用に確保したチャネル用のＣＤ５１１５を含み、かつさらに双方のチャネルに共通の付加的なＣＤ　Ｓ　１１５を含む、ロード時、ＥＸＴＣＴＬ２２６のＬ／Ｒ４０３はロードを規定し、ＣＳ　Ｅ　Ｌ４０５はＡＲＥＧ３０１またはＢＲＥＧ３０３の一方を選択する。第３図に示す実施例において、Ｃ３ＥＬ４０５はその２進値がＡＲＥＧ３０１またはＢＲＥＧ３０３のいずれを選択すべきかを指示する単一ラインである。以下の説明ではＢＲＥＧ３０３が選択されたものと想定している。ロード中、ロードすべきデータはＩＤＢ２０７の高位バイトのものであって、ロードされるべきＢＲＥＧ３０３のレジスタのアドレスは低位バイトのものである。アドレス論理（ＡＤＬ）３８５は低位バイトを受取り、複合化し、Ｒ９ＥＬ３８６を介して信号を供給する。ＲＳＥＬ３８６はＢＲＥＧ３０３の選択されたレジスタがＩＤＢ２０７の高位バイトのデータを受取ることができるようにする。ある種の演算に対してはビットは面を基準にロードされ、これらの場合、面ビット論理（Ｐ　Ｂ　Ｌ）３８３はビットを供給する。ＰＢＬ３９３からのビットはＡＲＥＧ３０１への入力、あるいはＰＢ３８１を介してＢＲＥＧ３０３への入力である。

特定チャネル用ＣＤ　Ｓ　１１５用のＡＲＥＧ３０１あるいはＢＲＥＧ３０３からの出力はｍｕｘ（ＣＴ　Ｌ　Ｍ　Ｕ　Ｘ　）３７５を制御することであって、該−ｕｘ３７５はＥＸＴＣＴＬ２２６から発生した信号に応答して、Ｃ３ＥＬ４０５により規定されて、Ａ　ＲＥ　Ｇ３０１またはＢＲＥＧ３０３からの特定チャネル出力を選択する。ＡＲＥＧ３０１あるいはＢＲＥ　Ｇ　３０３のいずれかからＣＴＬＭＵＸ３７５への出力は広霞にはマスク（Ａ　Ｎ　３７１および８Ｍ３７３）と制御データ（ＡＣＴＬ３０５およびＢ　ＣＴ　Ｌ３０７）とから構成される０選択されたマスクはＣＴＬＭ３７７を介してＣＴ　Ｌ　Ｍ　Ｕ　Ｘ　３７５からＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３への出力であり、選択された制御データは部分的には内部制御信号（ＩＣＴ　Ｌ　）３０９へ、部分的には制御データ（ＣＴ　Ｌ　Ｄ　）３７９としてＷＦＵ　Ｎ　Ｃ３２３：ｉで進む、第３図に示すように、ＩＣＴＬ３０９のその他の要素はＥＸＣＴＬ２２６と、制御状態論理ＣＴＬＳ３１３からのものである。好適な実施例におけるある動作に関しては、チャネルにおける先行の動作状Ｂｔ像保持、その状態をＩＣＴＬ３０９の生成に用いる必要がある。双方のチャネルに対する前記の状態および１個のチャネルの状態を選択し、ＩＣＴＬ３０９において信号をつくるために使用される論理はＣＴＬＳ３１３にある。

引続きＷＬ３６３を参照すれば、ＷＬ３６３は、Ｇ　Ｃ２２３がＤＭＥＭ１１７の２個の面２３７へ書込む１６ビツトのデータを発生させる。

ＷＬ３６３は３個の主要要素を有するが、全て選択されたチャネルに対してＣＤ５１１５に制御されて演算する。ＲＯＴ３１９はＩＤＢ　２０７から受取ったデータのワードを循環させる。５Ｗ３２１はＲＯＴ３１９から受取ったデータのバイトをスワップする。ＷＦＵＮ　Ｃ３２３はＤＭＥＭ１１７用データをつくる上で要する処理の残りを行う、第３図から判るように、Ｗ　Ｆ　Ｕ　Ｎ　Ｃ３２３はその入力を以下の７個の供給源から受取る。

ＣＴＬＭ３７７は選択されたチャネル用８ビツトのマスクをＡＲＥＧ３０１またはＢＲＥＧ３０３からけた上げする。

ＣＴ　Ｌ　Ｄ　３７９は選択したチャネル用制御データをＣＤ５１１５からけた上げする。

ＰＢ３８１はＰＢＬ３８３によりＩＤＢ２０７から選定した面ビットをけた上げする。

ＤＭ３１７はＷＦＵＮＣ３２３の演算の１モードに対してＩＤＢ２０７から直接１６ビツトのデータマスクを受取る。

ＲＤＡＴＡ３２２は、ＲＯＴ３１９および（または）　Ｓ　Ｗ３２１により演算された１６ビツトのデータをＩＤＢ２０７から受取る。

ＲＬ　Ｙ　３５９とＲＬＺ３６１とはＧ　Ｃ２２３に関連した奇数および偶数の面から読取った１６ビツトのデータをけた上げする。

以下詳細に説明するように、ＷＦＬＩＮＣ３２３により実行される演算は、選択したＣＤ５１１５の値あるいはＰＢＬ３８により供給された値によって１およびＯで充填した語をつくり、ＲＯＴ３１０および５Ｗ３２１により実行された循環およびスワ・ノブ操作の結果を含む語をつくり、ＤＭＥＭ１１７から先に読取られた１６ビ・ノドで、このようにつくられた語をＡＮＤ、ＯＲある１）はＸＯＲ化し、かつこれら演算の結果をマスキングすることを含む０選定されたチャネル用ＣＤ５１１５あるいはＩＤＢ２０７のいずれかから得ることのできるマスクは語の各ビットに対して、該ビ・ントがＤＭ１１７から読取られたデータから来るべきか、あるいは前述のようにＣＴ　Ｌ　Ｄ　３７９、ＰＢ３８１、ＲＤ　Ａ　Ｔ　Ａ　３２２、ＲＬＹ３５９およびＲＬ　Ｚ　３６１からつくられたデータから来るべきか規定する。前記操作から発生する話はＰＤＹ２３３およびＰ　Ｄ　Ｚ　２３５を介してＤＭＥＭ１１７の面２３７へ出力される。ＤＭＥＭ１１７にはＧＣ２２３が関連している。ＩＤＢ２０７を介してＤＭＥＭ１１７が受取るアドレスに応じて、語のバイトあるいは語全体のいずれかをＤＭＥＭ１１７に書込むことができる。

引続きＧＣＲＬ３６５を参照すると、Ｇ　Ｃ２２３の好適な実施例のこの部分はＰＤＹ２３３とＰ　Ｄ　Ｚ　２３５の関連した面からワードを受取り、これらをＩＤＢ２０７およびＷＦＵＮＣ３２３に提供する。１１旭ずれのチャネルが読取り操作を実施しているか否かによって、データはチャネル＾用読取りレジスタ（ＲＲＡ）３５１あるいはチャネルＢ用の読取りレジスタ（ＲＲＢ　）３５７から受取られる。読取りレジスタの各々はＹ面からデータを受取るためのＹ部分と、２面からデータを受取るための２部分とを有する。読取り操作時、操作を実行しているチャネル用の読取りレジスタが、ＩＡＢ　２０８のアドレスによりアドレスされたバイトを含む対応する面２３７から語を受取る。読取りレジスタのデータは、ＥＸＴＣＴＬ２２６の外部信号と、操作を実施しているチャネル用のＣＤ５１１５のデータとにより決定されてＥ　Ｄ　Ｂ　２０７とＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３とへ出力される。

ＲＲＡ　３５１あるいはＲＲＢ　３５７からＷＦＵＮＣ３２３への出力はａ＋ｕｘ３５４および３５６を介して行われる。外部信号とＣＤ５１１５のデータとによりＷ　Ｆ　ＩＪ　Ｎ　Ｃ３２３は１６ビツトを以下のように受取ることができる。

当該チャネル用の読取りレジスタに含まれている１６ビ・ント。

当該チャネル用読取りレジスタにおける低位バイトの２コピーからなる１６ビツトおよび当該チャネル用読取りレジスタにおける高位バイトの２コピーからなる１６ビツト。

ＲＲＡ　３５１またはＲＲＢ　３５７からＩＤＢ２０７への出力は各面部ちＲＦＹ３４３およびＲＦ　Ｚ　３４５とＡＮＤゲート３４１の読取り機能を介して行われる。さらに、ＩＤＢ２０７は開放したコレクタ出力側を有し、その結果ＧＡ１２１における１個以上のＧ　Ｃ２２３がＩＤＢ２０７へ出力している場合、出力は相互にワイヤで論理値（ＡＮＤ）をとる、ＲＦＹ３４３とＲＦ　Ｚ　３４５とによって実行される機能は読取りレジスタから受取った高位バイトと低位バイトとをスワップし、選択した面２３７がらのデータを含む選択した読取りレジスタの部分からのみデータを出力し、１つの読取りモードにおいて、出力されつつある語に対して色比較（ｃｏｌｏｒ　ｃｏｍｐａｒｅ）を実行することを含む、２個の面がらの出力ワードは論理３４１においてＡＮＤをとられ、その結果の語はＩＤＢ２０７へ出力される。

最後４１１：Ｄ　Ｉ　Ｓ　Ｐ　ＲＬ３６７は、そこがらＤ　Ｉ　Ｓ　ＰＩＩＩノ表示が発生したビットをＧ　Ｃ２２３と関連した面２３７がら供給する０面２３７（Ｚ）用ＤＩＳＰＲＬ３６７の要素は、一時に面２３７（Ｚ）から１語受取る表示レジスタ（ＤＲＺ）３３９と、受取ったワードを整列させる表示機能（ＤＦＺ）３３５と、Ｄ　Ｆ　２３３５により演算されたワードを５Ｂ２１９にシフトするシフトレジスタである表示シフトレジスタ（ＤＳＲＺ＞３３１である。シフトはワードの高位バイトと低位バイトとに対して同時に実行される。即ち高位バイトと低位バイトの対応するビットが同時に５Ｂ２１９に出力される０面２３７（Ｙ）用のＤＩＳＰＲＬ３６７の要素、即ちＤＲＹ３３７、ＤＦＹ３３３およびＤＳＲＹ３２９は面２３７（Ｚ）に対するものと同一である。シフトレジスタへのロードおよびそれらからのデータのシフトは外部信号により制御される。

３、ＢＲＥＧ３０３の；　；８　５・前述のように、Ｇ　Ｃ２２３ノ動作はＡＲＥＧ３０１とＢＲＥＧ３０３とに含まれｆ、：、　ＣＤ　Ｓ　１１５４：：より制御され６．ＡＲＥＧ３０１とＢＲ。

ＥＧ３０３とはそれぞれ関連のチャネル用の特定チャネルのＣＤ５１１５を含み、ＢＲＥＧ３０３はさらに共通＋７１ＣＤＳ１１５を含む。

ＢＲＥＧ３０３と、ＢＲＥＧ３０３とＡＲＥＧ３ｏｌへのロードを制御する論理の詳細を第５図に示す。

ＡＲＥＧ３０１とＢＲＥＧ３０３とにおけるレジスタはアドレス論Ｆｌ（Ａ　Ｄ　Ｌ）３８５ニ供給されｆ、−Ｉ　Ｄ　Ｂ　２０７ノビツ）　Ｏ−７によりアドレス指定される。好適な実施例においては、ビットＯ−３のみがアドレス指定のために実際に使用される。第５図に示すように、ＡＤＬ３８５はＡＡＤＬ５４１、即ちＡチャネル用のアドレス論理と、ＢＡＤＬ５４３、即ちＢチャネル用のアドレス論理とに細分される。その実行については双方共同じであるので、ＢＡＤＬ３４３のみ詳細に示す、ＢＡＤＬ５４３は２つの要素、即ちＢアドレスレジスタ（ＢＡＲＥＧ）５０１と８７ドレスｆＩ号器（ＢＡＤＥＣ）５０３トを有す６　、　Ｂ　Ａ　ＲＥ　Ｇ５０１ＬｔｊｉＭヲ示Ｔ　Ｌ／　Ｒ４０３と、チャネルＢを示すＣＳ　Ｅ　Ｌ４０５とに応答してＩＤＢ２０７のビット０−３がロードされる。これらの同じ信号に応答して、ＢＡＤＥ　Ｃ５０３はＢ　Ａ　ＲＥ　Ｇ５０１ノ内容を復号してＲ３ＥＬ３８６のＢレジスタ選択信号（ＢＲＳＥＬ）５４５を発生し、該信号はＢＡＲＥＧ５０１の内容によりアドレスされる個々のレジスタへの書込みを可能とする。

ＢＲＥＧ３０３は２クラスのＣＤ　Ｓ　１１５用のレジスタを含む、即ちチャネルＢに対して特定的である。特定チャネルＣＤ５（Ｃ３ＣＤＳ）５３７と、双方のチャネルに対して共通である共通ＣＤＳ　（ＣＣＤ　Ｓ　）５３９テアル。まｒ、ＡＲＥＧ３０３はＣ５ＣＤ５５３７用およびＣＣＤ　Ｓ　５３９ノＷ　Ｂ　５２９、Ｓ　Ｗ６３１、ＮＲ５３３およびＷＭ３５３５用のＡチャネルレジスタを含み、ＧＰ５２５、ＤＦＣ５２７およびＲＯ５２８はＢＲＥＧ３０３のみに含まれている。概念的には°、ＣＣＤ５５３９の全ての要素は、その値が好適な実施例ではＧＰ２０１のみによってセットしうるという点でＢＲＥＧ３０３に属する。

ＢＲＥＧ３０３のレジスタ用のデータは２種類の供給源、即ちＩＤＢ２０７のビット８−１５から直接およびＰＤＬ３８を介して前記と同じビットから間接的に来る。以下詳細に説明するように、Ｃ５ＣＤ５５３７のあるレジスタは個々の面２３７での操作を制御する。いずれの面で操作すべきかはＩＤＢ２０７のビット８−１５により指示されている。ＰＤＬ３８３は、ＧＡ１２１の４個のＧ　ＣＳ　２２３の中のいずれのＧ　Ｃ２２３が信号を受取っているかを示すグラフィック位置（ＧＰ）信号と共に前記ビットを受取る。ＧＰ５２５と、ＩＤＢ２０７のビット８−１５とに応答してＰＤＬ３８３は当該Ｇ　Ｃ２２３に対して要求されるとＣＳ　ＣＤ　Ｓ　５３７の関連レジスタをセットする。

ＢＲＥＧ３０３の内容についての理解についてはＧ　Ｃ２２３によって制御されている動作を簡単に概観すれば判りやすい、ＤＭＥＭ１１７からＩＤＢ２０７へ語を読取るための読取りモードは２つある。読取りモードＯにおいては、話は一方の面２３７からＩＤＢ２０７へ読取られる。ＧＣ２２３は、それが選択された面２３７と関連した場合にのみ演算を実行する。読取りモード１においては、語は全ての面２３７から読取られ、各面２３７に対して色比較を実行できる。所定のＧ　Ｃ２２３における各面からの出力は共にＡＮＤされて該Ｇ　Ｃ２２３用の出力を発生させ、全てのＧ　ＣＳ　２２３からの出力は共にワイヤードＡＮＤをとられＩＤＢ２０７へ出力される値を発生させる。読取り演算の側面的効果として、読取りされているチャネル用のＲＲＡ　３５１またはＲＲＢ　３５７はＤＭＥＭ１１７からのデータの１ワードをロードされ、次いでこのデータは以下詳細に説明するように書込み操作において用いることができる。

ＤＭＥＭ１１７に語あるいはバイトを書込むのに４つの書込みモードがある。各モードにおいて、好適な実施例におけるＷＦＵ　Ｎ　（：：３２３は１６ビツトのデータをＤＭＥＭ１１７に提供する０語が書込まれるかバイトが書込まれるかはＣＲＴＣＴＬ２１１によりＤ　Ｍ　Ｅ　Ｍ　１１７に供給されるアドレスによって決まる。書込みモード０においては、外側から使用可能とされた各面２３７に、ＲＤＡＴＡ３２２からＷＦＵＮＣ３２３によりつくられたデータが書込まれる。書込みモード１においては、それぞれの外側から使用可能とされた面２３７にはＲＲＡ３６１あるいはＲＲＢ　３５７からのデータを用いてつくり出されたデータが書込まれる。書込みモード２においては、各々の外側から使用可能とされた面２３７へ書込まれたバイト全体あるいは話は面に対応したＩＤＢ２０７の８−１５ビツトの値にセットされる。新規な書込みモード３において、最終的に書込みモードＯまたは１によりつくられたデータが何であろうと現在ＩＤＢ２０７にある１６ビツトによりマスクされる。書込みモード２および３は好適な実施例においては相互に専用である。データをＤＩＳＰＩＩＩに書込むためには単一のビデオモードが唯一あるのみである。さらに、ＷＦＵＮＣ３２３は実際に話を書込んでいる間にデータのバイトを書込む操作をエミュレーションできる。

Ｃ５ＣＤ５５３７の内容を参照すれば、５Ｒ５０９、Ｅ　Ｓ　Ｒ５１１、ＣＣ５１３およびＣＤＣ５１５はそれぞれ、面制御データを含む２ビツトのレジスタである。したがって、これらのレジスタの各々はＰＤＬＳ８３からその値を受取る。レジスタにロードされると、ＩＤＢ２０７のビット０−７がレジスタを規定し、ビット８−１５は所定の画用のレジスタがセットされるべきか否が指示する。

書込みモードＯにおいて、セット／リセット（ＳＲ）レジスタ５０９はＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３が操作する語あるいはバイトが、ＲＲＢ　３５７からのデータでＡＮＤあるいはＯＲをとられ、マスクされる前に全て１か、全て０を含むべきか指示する。５Ｒ５０９（Ｙ）は奇数の面２３７用データを含み＝ＳＲ５０９（Ｚ）はＧ　Ｃ２２３と関連した偶数の面２３７用のデータを含む、もし面２３７用の５Ｒ５０９が１にセットされるとすれば、該画用に操作すべき語あるいはバイトは全てｌを含み、もしそれがＯにセットされるとすれば、全て０を含む、使用可能セット／リセットレジスタ（Ｅ　Ｓ　Ｒ５１１）の値は５Ｒ５０９の対応するレジスタの値が前述の効果を有するが、あるいはＷＦＵＮＣ３２３がそれらを否定するか否かを指示する。

後者の場合、ＷＦＵＮＣ３２３は操作し、面２３７へ書込むべきデータをＲＤ　Ａ　Ｔ　Ａ　３２２から取り出す、このように、もしＥ　Ｓ　Ｒ５１１（Ｚ）がＯにセットされるとすれば、面２３７（Ｚ）用データはＲＤＡＴＡ３２２から取り出される。

読取りモード１において、色比較レジスタ（ＣＣ）５１３と、色と無関係のレジスタ（ＣＤ　Ｃ５１５）が５Ｒ５０９とＥ　Ｓ　Ｒ５１１が実施するものと類似の機能を実行し、同様にセットされる。適用可能な読取りモードにおいて、バイトあるいは話はそれぞれの関連した面２３から出力される。所定の面２３７に対して出力されつつあるバイトあるいは語の各ビットは当該画用ＣＣ５１３に含まれたビットと比較される。もしビットがＧ　Ｃ５１３のビットと等しいとすれば、ＩＤＢ２０７へ出力されるバイトあるいは語の対応するビットは１にセットされる。もしそうでなければ、ビットは０にセットされる。この機能は、そのＰＥＬが異なる色を示すＤ　Ｍ　Ｅ　Ｍ　１１７における領域の始まりを探す上で有用である。

ＣＤ　Ｃ５１５は対応するＣＣ５１３を使用可能にしたり、使用禁止とする。ある面のＣＤＣ５１５が１にセットされると、適用可能読取りモードにおける出力値は前述のようにＣＣ５１３により支配される。ＣＤＣ５１５が０にセットされると、出力値はＣＣ５１３の値とは無関係に１である。

Ｃ３ＣＤＳ５３７およびＣＣＤ５５３９における残りのレジスタにはＩＤＢ２０７の最初の８ビツトから直接ロードされる。　８Ｍ５１７は８ビツトのビットマスクである。書込みモード０．１および２において、マスクがＷＦＵＮＣ３２３に供給され、ＷＦＵＮＣ３２３は８Ｍ５１７の内容の２バイトを含む１６ビツトのマスクをつくり、それを用いてＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３により処理されたワードと、ＲＲＢ　３５７とからビットを選択する。マスクのビットがＯである場合、ＤＭＥＭ１１７に書込まれたデータの対応するビットはＲＲＢ　３５７から来る。ビットが１である場合、対応するビットはＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３によって処理された値からのものである。ＲＯＴＣＴＬ５１９は５ビツトを含む、これらのビットの中の３ビツトがＧ　Ｃ２２３が書込みモードＯにおいてＲＯＴ３１９で受取るデータの回転を制御し、他の２ビツトは書込みモード０と１とにおいて用いられ、ＷＦＵＮＣ３２３がそれがつくるデータを未修正のマスクへ通すか否か、それがＲＲＢ　３５からのデータで前記データとＡＮＤをとるか否か、ＲＲＢ　３５７からのデータで前記データをＯＲするか否か、あるいはＲＲＢ　３５７からのデータで前記データとＸＯＲをとるか否か制御する。

ＲＤＳＥＬ５２１は８面２３７の中いずれが読取りモードＯで読取られているかを指示する３ビツトのレジスタである。読取りモード０で動作している所定のＧ　Ｃ２２３は、ＲＤＳＥＬ５２１の値が該Ｇ　Ｃ２２３と関連した面２３７を規定する場合にのみＥＸＴＣＴＬ２２６での読取り信号に応答する。最後に、ＭＯＤＥＳＥＬ５２３は５ビツトのレジスタであってその値が、Ｇ　Ｃ２２３が読取りモード０にあったか１にあるか、書込みモード１にあるか２にあるか、テストモードにあるか、あるいは偶数−奇数の読取りモードにあるか検出する。テストモードは本明細書では関心外である。偶数−奇数読取りモードにおいて、ＷＦＵＮＣ３２３は、選択された読取りレジスタのＹおよび２部分の双方からの偶数のバイトに対して演算し、結果をＰＺ２３５と選択された読取りレジスタの７部分とＸ部分の双方から奇数バイトに出力し、かつ結果をＰＤＹ２３３に出力する。

引続きＣＣＤ５５３９を参照すれば、これらのレジスタの値はどのチャネルが読取りあるいは書込み操作を制御しているかとは無関係にＧ　Ｃ２２３を制御する。好適な実施例においては、ＧＰ２０１のみがＢＲＥＧ３０３にロードでき、その結果ＧＰ２０１のみがこれらの値をセットできる。グラフィック位置（Ｇ　Ｐ　）５２５は２ビツトのレジスタであって、所定のＧ　Ｃ２２３がＧＡ１２１のいずれのＧ　Ｃ２２３であるか指示するようセットされる。Ｃ３ＣＤＳ５３７の説明に示したように、ＧＰ５２５から発生した信号は、５Ｒ５０９、Ｅ　Ｓ　Ｒ５１１、ＣＣ５１３およびＣＤＣ５１５の設定においていずれのデータビットが応答すべきか検出するためにＰＤＬ３８３により使用される。前記信号はさらにＧＣＲＬ３６５によって使用され、Ｇ　Ｃ２２３のＲＤＳＥＬ５２１への応答の態様を検出する。ＤＦ　Ｃ５０７は８個のデータ整列モードの中いずれが、ＤＭＥＭ１１７からＤＩＳＰＩＩＩに書込まれたデータにおいてＤＩＳＰＲＬ３６７により実施されるべきかを示す３ビツトのレジスタである。ＲＯ５２８は１ビツトのレジスタである。それが０にセットされると、ＤＩＳＰＲＬ３６７の演算はＥＸＴＣＴＬ２２６の信号とＤＦＣ５２７の中味の双方により制御される。ＲＯ５２８が１の値を有すると、ＤＦＣ５２７のみがＤＩＳＰＲＬ３６７を制御する。

ＣＣＤ５５３９における残りのレジスタは、全て２ビツトレジスタであって各チャネルに対して１ビツトを含む、双方のビットはＧＰ２０１によりロードする必要があるが、チャネルＡのビットは実際にはＡＲＥＧ３０１に、チャネルＢ用のビットはＢＲＥＧ３０３に記憶されている。所定のチャネル用のビットはＣＴＬおいて、もし当該チャネル用ビットがＯにセットされるとすれば、ＷＦｔＪＮＣ３２３はきバイト演算をエミュレーションするワード演算を実行する。もし１にセットされるとすれば、ＷＦＵＮ　Ｃ３２３は通常のワード演算を実行する。スワップレジスタ（ＳＷ）５３１において、もしチャネルのビットがセットされれば、５Ｗ３２１は書込み演算のためにＩＤＢ２０７からＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３へ入力された誌上で低位バイトと高位バイトをスワップし、ＲＦＹ３４３トＲＦ　Ｚ３４５トハＧ　ＣＲＬ３６５カラＩ　Ｄ　Ｂ２０７へ出力されタワードにおいて高位バイトと低位バイトとをスワップする。あるチャネルのビットがセットされると読取りレジスタ（ＮＲ）５３３において、該チャネルにより実行された読取り操作はＩＤＢ２０７に全１を出力することはない、ワードモード３のレジスタ（ＷＭ　３　）５３５において、もしチャネルのビットがセットされるとすれば、該チャネルのための書込み操作はＩＤＢ２０７からの１６ビツトのマスクを用いて実行される。

ＧＣ２２３の好適な実施例の操作は一般的に第３図の説明と、ＢＲＥＧ３０３の内容の説明とそれらの意味とから明らかとなる。

プロセッサＧＰ２０１とＳ　ＣＰ　Ｕ　１０１とがそれぞれＡＲＥＧ３０１とＢＲＥＧ３０３にそれぞれロードした後、Ｇ　Ｃ２２３はＥＸＴＣＴＬ２２６の信号に応答し読取り操作を規定し、Ｃ３ＣＤＳ５３７のＲＤＳＥＬ５２１、ＣＣ５１３，ＣＤ　Ｃ５１５およびＭＯＤＥＳＥＬ５２３によって選択されたチャネルに対して規定され、かつさらにＣＣＤ５５３９におけるＧＰ５２５．５Ｗ５３１およびＮＲ５３３により規定されるようにチャネルを選択する。同様に、Ｇ　Ｃ２２３はＥＸＴＣＴＬ２２６の信号に応答して書込み操作を規定し、Ｓ　Ｒ５０ＪＥ　Ｓ　Ｒ５１１，８Ｍ５１７、ＲＯＴＣＴＬ５１９およびＭＯＤＥＳＥＬ５２３Ｇ：１ｍよりチャネルに同して規定され、かつさらにＣＣＤ５５３９におけるＧＰ５２５、Ｗ　Ｂ　５２９、Ｓ　Ｗ５３１およびＷＭ３　５３５により規定されるようにチャネルを選択する。書込み操作がＤＭＥＭ２１７から読取られたデータを含む場合、そのデータは選択したチャネルに対応するＲ　ＲＡ　３５１またはＲＲＢ　３５７から取り出される。ＤＩＳＰ１１１ヘデータを読取るインターリーブされたビデオ操作はＤＦＣ５２７およびＲＯ５２８により制御される。

５、Ｇ　Ｃ２２３にお番る　ヤネルの　の；細　６゛′がら　８前述のように、Ｇ　Ｃ２２３における所定のチャネルのための操作を実行するに必要な情報はＡＲＥＧ３０１またはＢＲＥＧ３０３のチャネルニ対するＣ３ＤＳ５３７、ＢＲＥＧ３０３のＣＣＤ５５３９、ＣＴＬＳ３１３および当該チャネル用のＲＲＡ　３５１あるいはＲＲＢ３５７に含まれている。以下の説明は所定のチャネルに対して操作が実行されているときに情報が選択された態様を詳細に示す。

第６図は好適な実施例におけるＣＴＬＭＵＸ３７５の詳細を示す、ＣＴＬＭＵＸ３７５は２個の要素、即ちＡＲＥＧ３０１またＧｉＢＲＥＧ３０３のいずれかから８Ｍ５１７を選択するＢＭＭｔＪＸ６０５と、ＡＲＥＧ３０１あるいはＢＲＥＧ３０３のいずれがからＣ３ＣＤＳ５３７と、ＣＣＤ　Ｓ　５３９ノＷ　Ｂ　５２９．５Ｗ５３１、ＮＲ５３３およびＷＭ３の関連ビットを選択するＣＭＵＸ６０９とを有する。特定のチャネル用でないＣＣＤ５５３９の部分はＣＴＬＭＵＸ３７５を分岐する。

ＢＭＭＵＸ６０５は選択された８ビツトのマスクをＣＴＬＭ３７７に出力し、ＣＴＬＭ３７７はマスクをＷＦＵＮＣ３２３に提供する。８Ｍ５１７（Ａ）または８Ｍ５１７（Ｂ）の選択は３個の信号１、即ちＡまたはＢチャネルのいずれかを規定するＣ５ＥＬ４０５、選択されたチャネルに対してＷＭ３　５３５がら発生したＷＭ３　６０３、および選択されたチャネルからＭＯＤＥＳＥＬ５２３から発生のＷＭ１６０４により制御される。第３図に示すように、ＷＭ３　６０３とＷＭＩ　６０４とはＣＭＵＸ６０９からのＩＣＴＬ３０９のＲＣＴＬ６１１に含まれている。ＧＣ２２３が書込みモード１でも書込みモード３でもなく、８Ｍ５１７のチャネルがＣ５ＥＬ４０５により規定される場合にのみ所定の８Ｍ５１７がＣＴＬＭ３７７に出力される。ＣＭ　Ｕ　Ｘ　６０９の場合、ＡＲＥＧ３０１またはＢＲＥＧ３０３のいずれかから入力を選択する選択はＣＳ　Ｅ　Ｌ４０５によってのみ制御される。ＮＡＮＤゲート６１７は、ＭＯＤＥＳＥＬ５２３からノ反転したＷＭ３　６０３オよびＷＭ２６１３から７７）ＮＯＴ　ＷＭ２　６１３を発生させる。この論理の作用はＷＭ３が高い限りＮＯＴ　ＷＭ２を高レベルに保ち、即ち書込みモード３が適用された場合書込みモード２を禁止する。

続いて第７図を参照すれば、第７図は当該チャネルに対応するＲＲＡ３５１またはＲＲＢ　３５７ヘデータを読取った最後の操作が読取られた語であったか否か、奇数−偶数の読取り操作であったか否か、それは読取られたバイトであったか否か、およびそれは低位バイトを読取ったか高位バイトを読取ったかを示すチャネル毎の状態を保存する制御状態（ＣＴＬＳ）３１３の詳細を示す。

前記状態は、読取り操作が１個のチャネルにより実行され該チャネルのＲＲＡ３５１またはＲＲＢ　３５７を装てんし、次いで読取ったデータを用いて書込み操作が出来るようになる前に別のチャネルにより操作が実行される状態に対応するため保存する必要があるｌ初のチャネルが操作を再開すると、ＣＴＬＳ３１３における該チャネル用の状態を用いて該チャネル用のＲＲＡ　３５１またはＲＲＢ　３５７におけるデータをＷＦＵＮＣ３２３に適用すべき態様を検出する。

ＣＴ　Ｌ　Ｓ　３１３は以下の要素から構成されている。各チャネルは１組４個のレジスタ、即ちＲＲＡ　３５１またはＲＲＢ　３５７を適正に読取るに必要な状態を含んでいるチャネルＡ用のＡＣＴＬＳＲ７１１とチャネルＢ用のＢ　ＣＴ　Ｌ　Ｓ　Ｒ７１３とを有する。前記レジスタへのロードはラッチ制御論理（ＬＣＴＬ）７０１により制御される。現在Ｇ　Ｃ２２３を制御しているチャネルに対応するレジスタの内容の選択はＡＣＴＬＳＭＵＸ７２３により実行される。前記ＭＵＸからの出力は選択されたレジスタとＷ／　Ｂ　７３３の内容に応答してＲＤ　Ｈ７３７とＲＤＬ７３９とを発生させるレジスタ選択論理（ＲＲＳＥＬ）７３５を読取ることである。Ｗ／Ｂ７３３はＣＣＤ５５３９における制御チャネルに対してＷ　Ｂ　５２９の値から出てきたものである。次いで、ＲＤＨ７３７とＲＤＬ７３９とは、当該チャネル用読取りレジスタがその内容の全体、即ち選択した読取りレジスタからの高位バイトの２コビイを含む１６ビツトあるいは選択した読取りレジスタからＷ　Ｆ　ＵＮ　Ｃ３２３への低位バイトの２コビイを含む１６ビツトを出力するか否か制御する。

ＡＣＴＬＳＲ７１１とＢＣＴＬＳＲ７１３とから始まって、各レジスタは４個の信号の値、即ちＥＸＴＣＴＬ２２６から発生した３個であるＢＬＥ７１５、ＨＬＢＳ７１７およびＢ　ＨＢ７１９と、レジスタに対応するチャネルに対してＭＯＤＥＳＥＬ５２８の奇数／偶数ビットから発生した４個目のＯＤ　Ｅ　Ｖ７２１の値を含む、信号は次の役目を有する。

ＢＬＥ７１５とＢＨＥ７１９．共にこれらの信号は選択された読取りレジスタからどのデータがＷＦＵＮＣ３２３に供給されつつあるかを示す、もし双方共低ければ、低位バイトの２コピーが供給される。もしＢＨＥのみが低ければ、高位バイトの２コピーが供給される。

０ＤＥＶ７２１．奇数−偶数読取りが実行されているが否かを示す。

ＨＬＢＳ７１７．奇数−偶数の読取りにおいて、奇数あるいは偶数ワードの低位バイトあるいは高位バイトが読取られているか否か示す。

前記信号はＡＣＬ７０７あるいはＢＣＬ７０９に応答してＡＣＴＬＳＲ７１１またはＢＣＴＬＳＲ７１３にロードされる。それらの信号の方はＥＸＴＣＴＬ２２６における４個のその他の信号に応答してラッチ制御（ＬＣＴＬ）７０１によりつくられる。これらの信号の中の２個、即ちＣＳ　Ｅ　Ｌ４０５およびＬ　／　Ｒ４０３はすでに説明ずみである。その他の２個の信号は以下の機能を有する。

Ｒ／Ｗ７０３は、Ｇ　Ｃ２２３が読取りあるいは書込み操作を行うべきか否か示す。

０Ｅ７０３はデータがＡＲＥＧ３０１とＢＲＥＧ３０３とへＩＤＢ２０７から、かつＲＲＡ　３５１とＲＲＢ　３５７とへＰＤＹ２３３とＰＤＺ２３５とからラッチできるようにする。

ＬＣＴＬ７０１は前記信号に応答し、Ｃ５ＥＬ４０５がチャネルＡを規定し、Ｒ／Ｗ７０３が読取り操作を指示し、Ｌ　／　Ｒ４０３がＧＣ２２３がロードされるのでなく使用中であることを示し、かっ０Ｅ７０５がデータがＲＲＡ　３５１またはＲＲＢ　３５７ヘラツチすべきであることを示すとＡＣＬ７０７を発生させる。ＢＣＬ７０９はＣ５ＥＬ４０５がチャネルＢを規定すると同じ環境下でつくり出される。

このように、ＡＣＴＬＳＲ７１１またはＢＣＴＬＳＲ７１３はレジスタが関連しているチャネルがＤＭＥＭ１１７で読取り操作を実施する毎にロードされる。

ＡＣＴＬＳＲ７１１またはＢＣＴＬＳＲ７１３の内容の選択はＡＣＴＬＳＭＵＸ７２３により実行され、ＡＣＴＬＳＭＵＸ７２３の方は第７図に示すようにＣ３ＥＬ４０５により制御される。このように、ＣＳ　Ｅ　Ｌ４０５がチャネルＡを規定すると、ＡＣＴＬＳＭＵＸ７２３ハＡ　ＣＴ　Ｌ　Ｓ　Ｒ７１１を選択する。第７図に示すＢＬＥＳ７２５、ＨＬＢＳＳ７２７、ＢＨＥＳ７２９および０ＤＥＶＳ７３１として選択された値はＲＲＳＥＬ７３５に供給され、ＲＲＳＥＬ７３５も選択したチャネルに対してＷ　Ｂ　５２９から発生したＷ／Ｂ７３３と受取る。ＲＲＳＥＬ７３５の方は前記信号に応答してＲＤ　Ｈ７３７とＲＤＬ７３９とを制御する。

好適な実施例においてはＲＤＬ７３９はＭＵＸ３５４と３５６とがＭＵＸ３５４または３５６に対応する面２３７用の選択した読取りレジスタにラッチされた低位バイトの語をＲＬＹ３５９またはＲＬ　Ｚ　３６１の低レベルラインに出力し、高位バイトの語を前記ラインに出力するようにさせる。前者はＲＤＬ７３９が１の値を有するとき発生し、後者はそれがＯの値を有するときに発生する。ＲＤＨ７３７は相当する要領で動作し、それが１の値を有すると高位バイトを８本の高レベルラインに出力し、それが０の値を有すると低位バイトを８本の高レベルラインに出力する。

前述のように、チャネルに従属した情報を含むＧ　Ｃ２２３の他の部分はＧＣＲＬ３６５のＲＲＡ３５１とＲＲＢ　３５７である。これらのレジスタと関連の論理とは第８図に示されている。ＲＲＡ３５１はＡチャネルに関連し、ＲＲＢ　３５７はＢチャネルに関連している。各レジスタは２個の１６ビツトの部分、即ち読取り操作において、Ｇ　Ｃ２２３と関連した奇数面２３７において現在アドレス指定されている語を受取るＹ部分と、偶数面２３７において現在アドレス指定されている語を受取る２部分とを有する。Ｙ部分と２部分とはそれぞれＰＤＹ２３３とＰ　Ｄ　Ｚ　２３５とに接続されている。

データはＡ　ＣＬ　７０７に応答してＲＲＡ　３５１に、ＢＬＬに応答してＲＲＢ　３５７にラッチされる。前述のように、これらの信号はＣ５ＥＬ４０５、Ｒ／Ｗ７０３、Ｌ　／　Ｒ４０３および０Ｅ７０５の外部信号に応答してＬＣＴＬ７０１によりつくられる。

ＲＲＡ　３５１とＲＲＢ　３５７とはデータをＡ　Ｂ　Ｍ　Ｕ　Ｘ　（Ｙ　）３５３とＡＢＭＵＸ（Ｚ）３５５とに出力する。Ａ　Ｂ　Ｍ　Ｕ　Ｘ　（Ｙ　）３５３はＲＲＡ３５１とＲＲＢ　３５７の双方のＹ部分からデータを受取り、かつＡＢＭＵＸ（Ｚ）３５５はこれらレジスタのＸ部分からデータを受取る。

それぞれの場合において、データは各部分からの２個の出力経路が示すように高位バイトおよび低位バイトとして出力される。

ＡＢＭＵＸ（Ｙ）３５３とＡＢＭＵＸ（Ｚ）３５５とはＣ３ＥＬ４０５により制御される。Ｃ３ＥＬ４０５がＡチャネルを規定すると、双方のＭＵＸはＲＲＡ　３５１からそれらの入力を取る。Ｃ５ＥＬ４０５がＢチャネルを規定すると、双方のＭＵＸはＲＲＢ　３５７から入力を取る。　Ａ　Ｂ　Ｍ　Ｕ　Ｘ　（Ｙ　）３５３とＡ　Ｂ　Ｍ　Ｕ　Ｘ　（Ｚ　）３５５からの出力はＲＦＹ３４３とＲＦ　Ｚ　３４５およびＨＬＭＵＸ（Ｙ）３５４とＨＬＭＵＸ（Ｚ）３５６とへ進み、それらは前述のように全体ワード、高位バイトのみ、あるいはＲＤ　Ｈ７３７とＲＤＬ７３９とによって決められるように低位バイトのみから構成される１６ビツトを出力する。

ＭＵＸ３５４と３５６とからの出力はＲＬＹ３５９とＲＬＺ３６１とを介してＷＦＵＮＣ３２３へ進む。

ＣＴＬＳ３１３と、ＨＬＭＵＸ（Ｙ）３５４とＨＬＭＵＸ（Ｚ）３５６とは協働して以下のように、選択された読取りレジスタからの適正な入力をＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３へ供給する。

順次読取りを指示するチャネル用のＭＯＤＥＳＥＬ５２３において読取り操作が奇数−偶数ビットにより実施された場合にはＨＬＢＳ７１７は何ら作用を有しない。Ｗ　Ｂ　５２９がバイトのエミュレーションを指示し、ＢＬＥ７１５とＢＬＥ７１９の双方が低レベルで話を選択すると、ＲＲＳＥＬ７３５は、当該チャネルに対してＲＤＬ７３９を低レベル、ＲＤ　Ｈ７３７は高レベルをセットすることによりＢＬＥＳ７２５、ＢＨＥＳ７２９および０ＤＥＶＳ７３Ｈ：：応答し、その結果高位バイトの２個のコピーが各面に対してＷＦＵＮ　Ｃ３２３により受取られる。奇数−偶数ビットおよびＷ　Ｂ　５２９に関して同じ状態が保たれているが、ＢＬＥ７１５のみが低かった場合には、ＲＲ３ＥＬはＲＤＬ７３９を高（、ＲＤ　Ｒ７３７を低くセットすることにより低位バイトの２個のコピーがＷＦＵＮＣ３２３により受取られることになる。同様に、もしＢＨＥ７１９のみが低かったとすれば、ＲＲ３ＥＬ７３５はＲＤＬ７３９を低く、ＲＤＨ７３７を高くセットすることにより再び高位バイトの２個のコピーがＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３により受取られることになる０語が選択されたとき、高位バイトの２個のコピーがＷＦＵＮＣ３２３により受取られるという事実は、語に対して２つの演算を並行して実行することによりバイト演算をＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３がエミュレーションできるようにする。

前述の状態が保たれる場合、Ｗ　Ｂ　５２９がバイトモードエミュレーションを規定しないこと以外、Ｂ　Ｌ　Ｅ　７１５とＢＨＥ７１９とは読取り操作において双方共低レベルなのでＲＲ３ＥＬ７３５がＲＤＬ７３９とＲＤＨ７３７との双方を１にセットするようにさせ、選択された読取りレジスタの内容全体がＷＦＵＮＣ３２３に供給される。もしＢＬＥ７１５のみが低レベルか、ＢＨＥ７１９のみが低レベルの場合、その結果はＷ　Ｂ　５２９がバイトエミュレーションを規定する場合と同じである。

読取りを実行するチャネル用のＭＯＤＥＳＥＬ５２３が偶数−奇数読取りを指示する場合、Ｗ／Ｂ７３３、ＢＬＥＳ７２５およびＢＨＥ　Ｓ　７２９の値はＲＲ３ＥＬ７３９に対して何ら影響せず、ＲＤＨ７３７とＲＤＬ７３９の値は）（ＬＢＳＳ７２７によってのみ決定される。

ＨＬＢＳＳ７３７が低位バイトを選択した場合、ＲＤＬ７３９は高レベルで、ＲＤＨ７３７は低レベルであって、ＷＦＵＮＣ３Ｚ３は読取りを実行しているチャネルに対して読取りレジスタの低位バイトの２個のコピーを受取ることになる。

ＨＬＢＳＳ７３７が高位バイトを選択すると、ＲＤＬ７３９とＲＤ　Ｈ７３７とは反対の値を有し、その結果Ｗ　Ｆ　Ｕ　Ｎ　Ｃ３２３が高位バイトの２個のコピーを受取ることになる。

６、ＷＦＵＮＣ３２３の；細、第９図と第１０図梗概で前述のように、ＷＦＵＮＣ３２３はＧＣ２２３と関連したＤＭ　Ｅ　Ｍ　１１７の面２３７に書込まれたデータを作成するものである。

第９図に示すように、好適な実施例においてはＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３はその要素としてＭｍｕｘ９０１と、各面に対して同一の２組の要素、即ちｂｉｔｍｕｘ（Ｂ　＠ｕｘ）９０９と面ＷＦＵＮＣ（ＰＷＦＵＮＣ）９１３とを有する。これらの中、第９図は面２３７（Ｙ）に対するＩ３　ｍｕｘ９０９とＰＷＦＵＮＣ９１３とのみを示す、各ＰＷＦＵＮＣ９１３は４個の書込み処理要素（ＷＰＲ）９０５を有し、その各々はＲＬＹ３５９とＲＤＡ　Ｔ　Ａ　３３２とから４ビツトの入力を、Ｍ　Ｓ　Ｋ　９０３から４マスクビツトを、そしてＢ　Ｉ　Ｔ９１１から１ビツトの入力とを受取り、ＰＤＹ２３３を介して面２３７に出力されている１６ビツトの語の４ビツトを処理する。ＷＰＲ９０５の制御はＷＣＴＬ９０７の信号による。

マスク−ｕｘ（Ｍ　Ｍ　ＩＪ　Ｘ　＞９０１はＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３によりつくられるデータをマスクするために用いるマスクを選択する。マスクの供給源はＣＴＬＭ３７７であって、選択されたチャネル９０１用の８Ｍ５１７即ちＩＤＢ２０７を運び、Ｇ　Ａ　１２１を制御するプロセッサにより入力された１６マスクビツトを運ぶ０選択はＷＭ３信号６０３によって行われる。信号６０３の値は選択したチャネルに対応するＷＭ３　５３５のビットの値によって変わる。もしビットが高レベルであるならば、ＭＭＵＸはＩＤＢ２０７から１６ビツトをマスクする。さもなければ、ＣＴＬＭ３７７上のマスクバイトを選択する。後者の場合、ＭＭＵＸ９０１は１６ビツトマスクをつくり、それは高位バイトおよび低位バイトの双方に対してＣＴＬＭ３７７用のマスクバイトを選択し、語に対するバイトモードの演算のエミュレーションを許容することによりつくられる。ＷＰＲ９０５への出力はＭＳＫ９０３を介する。ＷＰＲ９０５の各々は４ビツトのマスクを受取る。

ビットａ＋ｕｘ（Ｂ　Ｍ　Ｕ　Ｘ　）９０９（Ｙ　）は、その値が書込みモード０と２とにおいて用いられ、面２３７（Ｙ）に書込まれつつある語全体を形成する単一ビットの供給源を選択する。書込みモード０においては、その供給源は選択された面に対して５Ｒ５０９である。

書込みモード２においては、その供給源はＰＤＬ３８３である。

書込みモード２においてＰＤＬ３８３により出力されるビットの値はＩＤＢ２０７の低位バイトのビットパターンによって変る。

もしビットパターンが面に対応するビット位置において１を有するとすれば、対応する面２３７の語は全て１ビツトで書込みされることになる。もしビットパターンがそのビット位置においてＯを有するとすれば、語は全てＯで書込まれる。

ＰＤＬ３８３の論理はＰＢ３８１の面に対して適正なビット値を供給する９選択はＮ　ＯＴＷＭ　２個号９１５により制御され、その信号はＭＯＤＥ　Ｓ　Ｅ　Ｌ５２３から発生し、書込みモード２において、さもなければＣＴ　Ｌ　Ｄ　３７９においてＰＢ３８１を選択する。ＷＰＲ９０５への出力はＢ　Ｉ　Ｔ９１１を介する。

引続き第１０図を参照すれば、第１０図はＰＷＦＵＮＣ９１３（Ｙ）における単一のＷＰＲ９０５の詳細を示す、以下説明する制御信号は全てＷＣＴＬ９０７から来るものである。ＷＤＭＵＸｌｏｏＩから始めると、そのＭＵＸはその出力として、ＷＰＲ９０５がＲＤＡ　Ｔ　Ａ　３３２から受取る４ビツトあるいはＢ　Ｉ　Ｔ９１１で受取られた値にセットされた４ビツトのいずれかを選択する。制御は、選択されたチャネル用ＭＯＤＥＳＥＬ５２３から発生したもので、かつＭＯＤＥＳＥＬが書込みモード２を規定するとＢ　Ｉ　Ｔ９１１を選択するＷＭ　２　１０１１を介するものである。　Ａ　Ｎ　Ｄ　Ｌｉ２Ｏ２とＯＲＬ　１００５とは、選択されたチャネル用のＲＯＴＣＴＬ５１９における２個の機能選択ビットにより制御される。ＷＤＭＵＸｌｏｏｌからデータを不変のまま通ずこと、ＲＬＹ３５９のデータでＡＮＤすること、そのデータとＯＲすること、およびそのデータとＸＯＲすることの４種類の可能性がある０選択された操作の結果はバス１０１３を介して出力される０ＭＡ　Ｓ　Ｋ　Ｌｉ２Ｏ２が最終的にＭＳＫ９０３で受取られている４ビツトと共に出力されつつある４ビツトをマスクする。

もしＭ　Ｓ　Ｋ　９０３のビット位置が０の値を有するとすれば、ＲＬＹ３５９からの対応するビットが選択される。もしそれが１の値を有すれば、バス１０１３から対応するビットが選択される０次いでマスキングの結果がＰＤＹ２３３に出力される。

７、ＧＣ２２３にお（るバイトモードエミュレーション、第１１図前述のように、ＥＧＡはＤＭＥＭ１１７からバイトを読み出したり、かつそこへ書込んだりする。好適な実施例におけるＧＣ２２３はＧ　Ａ　１２１がバイトをＤＭＥＭ１１７へ書込むことによりＥＧＡをエミュレーションする。さらに、Ｇ　Ｃ２２３はＧＡ１２１が語をＤＭＥＭ１１７へ書込んだり、バイトの書込みをエミュレーションしている間に語を書込みできるようにする。第１１図はバイトの書込み、語の書込み、およびバイト書込みをエミュレーションする語の書込みを可能とするＧ　Ｃ２２３の特徴を示す概念的ブロック線図である。第１１図はこれらの特徴を、単一のチャネルおよび単一の面に関してのみ示す、ＧＣ１１３の好適な実施例においては、いずれかのチャネルがいずれか一方あるいは双方の面へ書込みできることを記憶しておくべきである。

第１１図における主要な二要素はＣＴＬＬ３６９とＤＤＰ４０１であって、双方共すでに詳細に説明した。これら要素の、語およびバイト書込みを理解する上で必要とされる部分のみ第１１図に示す。

ＣＴ　Ｌ　Ｌ３６９においては当該チャネル用のＣＤ　Ｓ　１１５がある。ＣＤ５１１５においては、本明細書において関心のある２つの値は、Ｇ　Ｃ２２３がデータをＤＭＥＭ１１７からＷＦＵＮＣ３２３へ順次あるいは偶数−奇数モードで供給すべきかを指示する、当該チャネル用のＭＯＤＥＳＥＬ５２３におけるビットである０ＤＥＶＩＩＩＩと、Ｇ　Ｃ２２３がバイト書込みとエミュレーションする語書込みを行っているか否かを指示するＭ　Ｂ　５２９である。バイト状Ｗ（ＢＳ　＞１１０１は読取り操作中に規定された制御信号を、読取りレジスタからＷＦＵＮＣ３２３へデータが出力されるべき態様を規定するために使用するよう保存する。好適な実施例においては、Ｂ５１１０１は外部信号ＢＨＥ７１９、ＢＬＥ７１５および１−Ｉ　Ｌ　Ｂ　５７１７並びにＯＤ　Ｅ　Ｖｌｌｌの現在値を受取る。信号は書込み操作を規定するＲ／Ｗ７０３およびデータが読取りレジスタにラッチされるべきことを示す０Ｅ７０５とに応答してＢ５ｌｌ０Ｉヘラツチされる。好適な実施例におけるＢ５ｌｌ０Ｉは、当該チャネルの必要に応じてＬＣＴＬ７０１およびＡＣＴＬＳＦＬ７１１あるいはＢＣＴＬＲ７１３の一方において実施される。Ｂ５１１０１からの出力はＲＲ３ＥＬ７３５へ送られ、ＲＲＳＥＬ７３５は前述のようにＲＤＬ７３９とＲＤ　Ｈ７３７とを制御する。

好適な実施例においてＢ　Ｓ　１１０１を使用することは２つの利点を有する。

即ち、前述のように、マルチチャネル操作を可能とすることと、Ｗ　Ｆ　ｔＪ　Ｎ　Ｃ３２３がＥχＴＣＴＬ２２６の状態が安定するのを待機することなくＲＲ１１０７からデータを受取れるようにしてＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３の演算速度を増すことである。

再びＤＤＰ４０１においては、ワードおよびバイト書込みに関係する要素のみを示している。ＧＣＲＬ３６３において、それらの要素は面およびチャネル用の読取りレジスタであるＲＲ１１０７と、ＲＲ１０７用のバイト選択−ｕｘであるＨＬＭＵＸ１１０５である。

ＲＲ１１０７におけるＬとＨはそれぞれ低位バイトと高位バイトとを示す。ＲＲ１１０７はＤＭＥＭ１１７から１６ビツトの入力を受取り、それをＨＬＭＵＸ１１０５へ供給し、ＨＬＭＵＸは次いで１６ビツトの出力をＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３へ供給する。ＲＲ１１０７とＨＬＭＵＸ１１０５とは一方の面に対してＲＲＡ　３５１あるいはＲＲＢ　３５７により、かつその面に対してＨＬＭＵＸ３５４またはＨＬＭＵＸ３５６とにより好適な実施例において実施される。前記要素の説明において示したように、Ｗ　Ｆ　ＩＪ　Ｎ　Ｃ３２３への１６ビツトの出力は、ＲＲｌ、０７がらの低位バイトと高位バイトの双方と、ＲＤＬ７３９およびＲＤＨ７３７の値により規定される低位バイトの２コピー、あるいは高位バイトの２コピーとである。

Ｇ　Ｃ２２３がバイトモードにあるとき、Ｇ　Ｃ２２３は、０ＤＥＶ１１１１の決定に応じて順次あるいは偶数−奇数モードでＤＭＥＭ１１７へ書込むことができる。ＧＣ２２３がバイトモードで順次演算するとき、ＢＬＥ７１５およびＢＨＥ７１９の一方は読取り操作の間高レベルであって他方は低レベルである。低レベルである信号はＲＲ１１０７のいずれのバイトをＷＦＵＮＣ３２３において用いてＤＭＥＭ１１７へ書込まれているバイトを処理しているか検出する。もしＢＬＥ７１５が低レベルで、ＢＨＥ７１９が高レベルであるとすれば低位バイトが用いられ、もしその逆であれば高位バイトが用いられる。いずれの場合においてもＨＬＭＬＩＸ１１０６は選択されたバイトの２コピーからなる１６ビツトを出力し、ＷＦＵＮＣ３２３はその１６ビツトを用いて、それがＰＤ１１０９に供給する１６ビツトの出力を処理する。書込み操作に対してＤＭＥＭｌ１７へ供給されるアドレスは次いで、ＰＤ１１０９に供給されたいずれのバイトが実際にＤＭＥＭ１１７に書込まれているが検出する。

Ｇ　Ｃ２２３が偶数−奇数モードで演算していると、それはバイト演算のみ実行する。そのモードにおいて、ＨＬＢＳ７１７は偶数バイトが読取られているときは低レベルであって、奇数バイトが読取られているときは高レベルである。ＨＬＢＳ７１７が低レベルのとき各面２３７に対するＨＬＭＵＸ１１０５からＷＦＬＩＮＣ３２３への出力はＲＲ１１０７における低位バイトの２コピーである。

ＨＬＢＳ７１７が高レベルのとき、出力はＲＲ１１０７における高位バイトの２コピーである。再び、ＷＦＵＮＣ３２３はＨＬＭＵＸ１１０５からの出力を用いて、それがＰ　Ｄ　１１０９へ供給する１６ビツトの出力を処理し、書込み操作用にＤＭＥＭ１１７に供給されたアドレスが、Ｐ　Ｄ　１１０９のいずれのバイトがＤＭＥＭ１１７に書込まれるか決定する。

ＯＤ　Ｅ　Ｖｌｌｌが順次アドレスを示し、Ｂ　Ｌ　Ｅ７１５トＢ　ＨＥ７１９との双方が低レベルのときＧ　Ｃ２２３はワードモードで演算する。

もしＷ　Ｂ　５２９が、バイトモードエミュレーションが何ら実行されていないことを示すと、ＲＲ３ＥＬ７３５が、Ｗ　Ｆ　Ｕ　Ｎ　Ｃ３２３がＲＲ１１０７に含まれた１６ビツト全体を受取るようにＲＤＨ７３７とＲＤＬ７３９とをセットする０次いでＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３はＰＤ１１０９への出力の処理の際全体の１６ビツトを用い、かつもしＤＭＥＭ１１７に供給されたアドレスが全体ワードを規定するとすれば、ＰＤ１１０９の全ての１６ビツトはＤＭＥＭ１１７に書込まれる。もしＷＢ５２９がバイトモードエミュレーションを指示すれば、ＲＲＳＥＬ７３５はＷ　Ｆ　Ｕ　Ｎ　Ｃ３２３がＲＲ１１０７に含まれた高位バイトの２コピーを受取るようにＲＤ　Ｈ７３７とＲＤＬ７３９とをセットする。ＷＦ　Ｕ　Ｎ　Ｃ３２３はこのように高位バイトを用いて２つのバイトを並行して処理できる。処理の結果はＰ　Ｄ　１１０９に出力され、かつ前述のようにＤＭＥＭ１１７に書込まれる。バイトは並行で処理できるので、Ｇ　Ｃ２２３はワードモードにおいてバイトモードエミュレーションをしなくともグラフィックコントローラの２倍である種のバイト演算を実行することができる。

８、ＧＣ２２３の　適ｔ　の　′一本明細書に説明したａｃ’ｌＺ３の好適な実施例はＬＳＩロジック社（Ｌ　Ｓ　Ｉ　Ｌｏｇｉｃ　Ｃｏｒｐｏｒａｔｉｏｎ）により製造されたオーダメイドのＣＭＯＳゲートアレイにおいて実行される。ＧＣ２２３の要素はＬＳＩロジック社の１９８４　９１ｉのＣＭＯＳマクロセルマニュアル＜ＣＭＯ３Ｍａｃｒｏｃｅｌｌ　Ｍａｎｕａｌ）に記載のマクロセルエレメントからつくられている０例えばＡＲＥＧ３０１およびＢＲＥＧ３０３のレジスタはタイプＦＤ４ＢのＤラッチミクロセル（ｍｉｃｒｏｅｅｌｌ）エレメントを用いてつくられており、一方ＢＭＭＵＸ６０５はタイプＡＯ２のマクロセルエレメントを用いてつくられている。タイプＡＯ２においては２個のＡＮＤゲートの出力側がＮＯＲゲートへの入力側として作用する０本明細書に説明のＧ　Ｃ２２３のその他の論理エレメントについては、前述の引例やあるいはその他の論理エレメントにおいて記載のマクロセルエレメントを用いている当該技術分野の専門家には容易に作成できる。

９、直−−１好適な実施例についての前述の説明は、複数のチャネルとグラフィックコントローラとを有し、グラフィックアダプタとして採用でき、かつディスプレイメモリに書込まれた値をマスクするためにワードあるいはバイトモードのいずれかで演算し、かつデータのようなワード入力の使用を可能とするグラフィックアダプタを当該技術分野の専門家が構成および使用しうる要領を開示してきた０本明細書に開示の実施例は本発明者が現在知る限りの最良の態様であるが、その他の実施例も可能である。

例えばグラフィックアダプタは１枚以上のカードにおいて実施でき、あるいは集積回路において実施でき、かつグラフィックコントローラは個別の論理回路で実行でき、あるいは１個以上のコントローラを単一の集積回路で実施できる。さらに、グラ　゛フィックアダプタとグラフィックコントローラとは好適な実施例におけるよりも多くのチャネルを使用でき、かつ本明細書で記載のものとは異なる演算を実施できる。このように、本明細書に記載の好適な実施例は全ゆる点で例示であり、限定的でないと解すべきであって、本発明の範囲は前述の説明でなく、請求の範囲により示されるものであり、請求の範囲の均等の意味と範囲とに入る全ての変更は請求の範囲に包含する意図である。

ＦＩＧ、　ＩＦＩＧ、　ＩＡ第６図第８図国際調査報告

Claims

【特許請求の範囲】

１．その動作が少なくとも部分的に、その中に記憶憶された制御データにより制御されるタイプのものである、グラフイックアダプクに使用するグラフィック制御装置であって、複数の組の制御データを保持する手段と、グラフィック制御装置の動作を制御するために前記組の制御データの１組を選択する制御データ選択手段と、を含むことを特徴とするグラフィック制御装置。
２．請求項１に記載のグラフィック制御装置において、制御データ手段が外部からの制御データ選択信号に応答して前記組の制御データの１組を選択する、グラフィック制御装置。
３．請求項１に記載のグラフィック制御装置において、複数の組の制御データを保持手段がロード可能であり、かつグラフィック制御装置がさらに、ロードのために制御データを受取るローディング手段と、および、受取つた制御データをロードすべき前記組の制御データの１組を選択する選択手段とを含む、グラフィック制御装置。
４．請求項３に記載のグラフィック制御装置において、前記ローディング手段が外部からのロード信号に応答し、かつ前記選択手段が外部からの制御データ選択信号に応答する、グラフィック制御装置。
５．請求項３に記載のグラフィック制御装置において、前記ローディング手段が前記グラフィック制御装置の外部にある供給源からロード用制御データを受取るグラフィック制御装置。