JPH0150115B2 - - Google Patents
Info
- Publication number
- JPH0150115B2 JPH0150115B2 JP56066346A JP6634681A JPH0150115B2 JP H0150115 B2 JPH0150115 B2 JP H0150115B2 JP 56066346 A JP56066346 A JP 56066346A JP 6634681 A JP6634681 A JP 6634681A JP H0150115 B2 JPH0150115 B2 JP H0150115B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- area
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Description
【発明の詳細な説明】
本発明はジランジスタ、特に高電流容量化を図
つたトランジスタに関する。
つたトランジスタに関する。
従来よりトランジスタの電流容量の増大を図る
構造としてはエミツタ有効面積を増大することが
知られている。この手段とし第１図に示す如くベ
ースエミツタ接合の周辺長の増大を行つた。第１
図に於いて１はコレクタ領域、２はベース領域、
３は島状エミツタ領域であり、点線で示す４はベ
ース電極、５はエミツタ電極である。斯る構造で
は多数の島状のエミツタ領域３によりベースエミ
ツタ接合の周辺長を増大でき、高電流容量化でき
る。しかしながら第１図からも明らかな様にベー
スエミツタ接合の周辺長も増大できるが、それに
伴い格子状のベース領域２の面積も増大し、その
結果トランジスタのチツプ面積も増加する。
構造としてはエミツタ有効面積を増大することが
知られている。この手段とし第１図に示す如くベ
ースエミツタ接合の周辺長の増大を行つた。第１
図に於いて１はコレクタ領域、２はベース領域、
３は島状エミツタ領域であり、点線で示す４はベ
ース電極、５はエミツタ電極である。斯る構造で
は多数の島状のエミツタ領域３によりベースエミ
ツタ接合の周辺長を増大でき、高電流容量化でき
る。しかしながら第１図からも明らかな様にベー
スエミツタ接合の周辺長も増大できるが、それに
伴い格子状のベース領域２の面積も増大し、その
結果トランジスタのチツプ面積も増加する。
しかしベース領域にはコレクタ電流の１／hFEの電
流しか流れないので、ベース領域の増大はトラン
ジスタの高電流容量化に寄与しないのである。
ジスタの高電流容量化に寄与しないのである。
そこで本発明者は第２図および第３図に示す如
く、メツシユエミツタ構造のトランジスタを考え
た。第２図に於いて１０はコレクタ領域、１１は
島状に点在されたベース領域、１２はメツシユ状
のエミツタ領域であり、点線で示す１３はベース
電極、１４はエミツタ領域１２のほぼ全面にオー
ミツク接触したエミツタ電極である。なおエミツ
タ電極１４とベース電極１３とは絶縁膜１５を介
して絶縁されている。斯る構造ではベースエミツ
タ接合の周辺長を増大でき且つエミツタ領域１２
のみを増大を図ることができるので、かなりのチ
ツプ面積の縮小を実現でき量産性に適合する。具
体的には第１図のトランジスタに比べて同一チツ
プサイズで約1.5倍に電流容量を増大できる。し
かしながら斯る構造でも島状ベース領域１１…１
１を正方形状に形成するためにエミツタ領域の面
積をかせぐには島状ベース領域１１…１１の間隔
を広げる必要があり、これはチツプ面積の増加に
つながる。
く、メツシユエミツタ構造のトランジスタを考え
た。第２図に於いて１０はコレクタ領域、１１は
島状に点在されたベース領域、１２はメツシユ状
のエミツタ領域であり、点線で示す１３はベース
電極、１４はエミツタ領域１２のほぼ全面にオー
ミツク接触したエミツタ電極である。なおエミツ
タ電極１４とベース電極１３とは絶縁膜１５を介
して絶縁されている。斯る構造ではベースエミツ
タ接合の周辺長を増大でき且つエミツタ領域１２
のみを増大を図ることができるので、かなりのチ
ツプ面積の縮小を実現でき量産性に適合する。具
体的には第１図のトランジスタに比べて同一チツ
プサイズで約1.5倍に電流容量を増大できる。し
かしながら斯る構造でも島状ベース領域１１…１
１を正方形状に形成するためにエミツタ領域の面
積をかせぐには島状ベース領域１１…１１の間隔
を広げる必要があり、これはチツプ面積の増加に
つながる。
本発明は斯点に鑑みてなされ、最少チツプサイ
ズで効率よく電流容量の増大を図るトランジスタ
を実現するものであり、第４図および第５図を参
照して本発明の一実施例を詳述する。
ズで効率よく電流容量の増大を図るトランジスタ
を実現するものであり、第４図および第５図を参
照して本発明の一実施例を詳述する。
第４図に本発明によるトランジスタの上面図
を、第５図に第４図のＶ−Ｖ線部分断面図を示
す。
を、第５図に第４図のＶ−Ｖ線部分断面図を示
す。
本発明に依るトランジスタはシリコン半導体基
板より成るコレクタ領域２０と、ベース領域２１
と、メツシユ状のエミツタ領域２２とを備え、エ
ミツタ領域２２はベース領域２１のほぼ全表面に
配置され、ベース領域２１のコンタクト領域２３
…２３は多数島状にエミツタ領域２２に完全に囲
まれて配置されている。本発明の特徴はベース領
域２１のコンタクト領域２３を円形あるいは楕円
状にすることにある。これにより第２図の正方形
に比べて約20％ほどベース領域２１のコンタクト
領域２３の面積が減少でき、逆にエミツタ領域２
２の面積を増加できる。
板より成るコレクタ領域２０と、ベース領域２１
と、メツシユ状のエミツタ領域２２とを備え、エ
ミツタ領域２２はベース領域２１のほぼ全表面に
配置され、ベース領域２１のコンタクト領域２３
…２３は多数島状にエミツタ領域２２に完全に囲
まれて配置されている。本発明の特徴はベース領
域２１のコンタクト領域２３を円形あるいは楕円
状にすることにある。これにより第２図の正方形
に比べて約20％ほどベース領域２１のコンタクト
領域２３の面積が減少でき、逆にエミツタ領域２
２の面積を増加できる。
点線で示すエミツタ電極２４はエミツタ領域２
２のほぼ全表面とオーミツク接触し、エミツタ電
極２４上をシリコン酸化膜あるいはシリコン窒化
膜等の絶縁物２５で被覆した後にベース領域２１
の各コンタクト領域２３…２３上に設けた電極孔
を介して行列状の夫々のコンタクト領域２３…２
３にオーミツク接触して櫛歯状に連結されたベー
ス電極２６を設ける。
２のほぼ全表面とオーミツク接触し、エミツタ電
極２４上をシリコン酸化膜あるいはシリコン窒化
膜等の絶縁物２５で被覆した後にベース領域２１
の各コンタクト領域２３…２３上に設けた電極孔
を介して行列状の夫々のコンタクト領域２３…２
３にオーミツク接触して櫛歯状に連結されたベー
ス電極２６を設ける。
斯上した本発明の構造に依れば円形又は楕円状
のベース領域２１のコンタクト領域２３…２３に
よりエミツタ領域２２およびエミツタ電極２４の
面積を約20％向上でき、且つ各コンタクト領域２
３…２３への電極孔はその中心に配置されている
ので従来と全く同じ方法で形成できる。この結果
本発明では円形あるいは楕円状のコンタクト領域
２３…２３のみで容易に約20％の電流容量の増大
を図れる。またベース電極２６を円形あるいは楕
円状のコンタクト領域２３…２３でメツシユ状エ
ミツタ領域２２の最も巾のせまい部分上に延在さ
せるので多層部分の面積を減少でき、多層部分で
の不良の確率を減少できる。
のベース領域２１のコンタクト領域２３…２３に
よりエミツタ領域２２およびエミツタ電極２４の
面積を約20％向上でき、且つ各コンタクト領域２
３…２３への電極孔はその中心に配置されている
ので従来と全く同じ方法で形成できる。この結果
本発明では円形あるいは楕円状のコンタクト領域
２３…２３のみで容易に約20％の電流容量の増大
を図れる。またベース電極２６を円形あるいは楕
円状のコンタクト領域２３…２３でメツシユ状エ
ミツタ領域２２の最も巾のせまい部分上に延在さ
せるので多層部分の面積を減少でき、多層部分で
の不良の確率を減少できる。
しかしながら本発明のトランジスタではこの多
層化部分は絶対に除去できず、エミツタ・ベース
間に寄生容量を形成し且つ多層部分での電極シヨ
ートの危惧は解決できない。そこで第３図に示す
如く行列状に配列されたベース領域２１のコンタ
クト領域２３…２３の行間隔ａと列間隔ｂをａ＜
ｂなる関係にしてベース電極２６の延在方向の行
間隔ａを狭ばめて多層部分の面積を減少させ、一
方列間隔ｂを増加させてエミツタ領域２２の面積
の減少を補う。これによつてエミツタ面積を犠性
にすることなく多層部分の面積を減少できるので
更に多層部分の下良を減少できる。
層化部分は絶対に除去できず、エミツタ・ベース
間に寄生容量を形成し且つ多層部分での電極シヨ
ートの危惧は解決できない。そこで第３図に示す
如く行列状に配列されたベース領域２１のコンタ
クト領域２３…２３の行間隔ａと列間隔ｂをａ＜
ｂなる関係にしてベース電極２６の延在方向の行
間隔ａを狭ばめて多層部分の面積を減少させ、一
方列間隔ｂを増加させてエミツタ領域２２の面積
の減少を補う。これによつてエミツタ面積を犠性
にすることなく多層部分の面積を減少できるので
更に多層部分の下良を減少できる。
具体的設計例を説明すると、第４図に於いてコ
ンタクト領域２３の直径を30μ、行間隔ａを60μ、
列間隔ｂを80μ、ベース領域２１を1000μ×1000μ
とすると、約100個のコンタクト領域２３がエミ
ツタ領域２２に囲まれて行列状に均一に点在す
る。斯るトランジスタではVCEOが60V、ICが4.8A
を得られた。
ンタクト領域２３の直径を30μ、行間隔ａを60μ、
列間隔ｂを80μ、ベース領域２１を1000μ×1000μ
とすると、約100個のコンタクト領域２３がエミ
ツタ領域２２に囲まれて行列状に均一に点在す
る。斯るトランジスタではVCEOが60V、ICが4.8A
を得られた。
以上に詳述した如く本発明に依れば円形あるい
は楕円状のベース領域のコンタクト領域により更
に約20％のエミツタ面積の増大を図ることがで
き、且つ行間隔を狭めればベース電極とエミツタ
電極の多層部分の面積を減少でき多層による不良
も低減できる有益なものである。
は楕円状のベース領域のコンタクト領域により更
に約20％のエミツタ面積の増大を図ることがで
き、且つ行間隔を狭めればベース電極とエミツタ
電極の多層部分の面積を減少でき多層による不良
も低減できる有益なものである。
第１図は従来例を説明する上面図、第２図は従
来の改良例を説明する上面図、第３図は第２図の
−線断面図、第４図は本発明を説明する上面
図、第５図は第４図の−線断面図である。 主な図番の説明 ２０はコレクタ領域、２１は
ベース領域、２２はメツシユ状のエミツタ領域、
２３はベース領域２１のコンタクト領域、２４は
エミツタ電極、２６はベース電極である。
来の改良例を説明する上面図、第３図は第２図の
−線断面図、第４図は本発明を説明する上面
図、第５図は第４図の−線断面図である。 主な図番の説明 ２０はコレクタ領域、２１は
ベース領域、２２はメツシユ状のエミツタ領域、
２３はベース領域２１のコンタクト領域、２４は
エミツタ電極、２６はベース電極である。
Claims (1)
- １ コレクタ領域、ベース領域およびエミツタ領
域を備え、該エミツタ領域を前記ベース領域のほ
ぼ全面に設け、前記ベース領域のコンタクト領域
を前記エミツタ領域内に行列状に設け、前記エミ
ツタ領域のほぼ全面にオーミツク接触したエミツ
タ電極を設け、該エミツタ電極と絶縁膜を介して
絶縁され且つ前記ベース領域の各コンタクト領域
とオートミツク接触して連結する櫛歯状ベース電
極を設けると共に、前記コンタクト領域の行間隔
と列間隔を異ならしめ、１本の櫛歯状ベース電極
に共通接続されるコンタクト領域の行間隔ａを、
他の櫛歯状ベース電極に接続されるコンタクト領
域との列間隔ｂより小さくしたことを特徴とする
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6634681A JPS57181161A (en) | 1981-04-30 | 1981-04-30 | Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6634681A JPS57181161A (en) | 1981-04-30 | 1981-04-30 | Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181161A JPS57181161A (en) | 1982-11-08 |
| JPH0150115B2 true JPH0150115B2 (ja) | 1989-10-27 |
Family
ID=13313200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6634681A Granted JPS57181161A (en) | 1981-04-30 | 1981-04-30 | Transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57181161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049693A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118753U (ja) * | 1982-02-04 | 1983-08-13 | 三洋電機株式会社 | トランジスタ構造 |
| JPH0546268Y2 (ja) * | 1986-01-30 | 1993-12-03 | ||
| JPS63114259A (ja) * | 1986-10-31 | 1988-05-19 | Nippon Denso Co Ltd | バイポ−ラ型トランジスタ |
| DE3852131T2 (de) * | 1988-04-26 | 1995-05-18 | Citizen Watch Co Ltd | Speicherkarte. |
| JPH04180629A (ja) * | 1990-11-15 | 1992-06-26 | Nec Yamagata Ltd | 半導体装置 |
| US5932922A (en) * | 1994-08-08 | 1999-08-03 | Semicoa Semiconductors | Uniform current density and high current gain bipolar transistor |
| US5554880A (en) * | 1994-08-08 | 1996-09-10 | Semicoa Semiconductors | Uniform current density and high current gain bipolar transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056177A (ja) * | 1973-09-14 | 1975-05-16 | ||
| JPS5138879A (ja) * | 1974-09-27 | 1976-03-31 | Hitachi Ltd | |
| JPS537643U (ja) * | 1976-07-06 | 1978-01-23 | ||
| JPS5330476A (en) * | 1976-09-01 | 1978-03-22 | Ajinomoto Co Inc | Gelling treatment method of outflow oil |
-
1981
- 1981-04-30 JP JP6634681A patent/JPS57181161A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5056177A (ja) * | 1973-09-14 | 1975-05-16 | ||
| JPS5138879A (ja) * | 1974-09-27 | 1976-03-31 | Hitachi Ltd | |
| JPS537643U (ja) * | 1976-07-06 | 1978-01-23 | ||
| JPS5330476A (en) * | 1976-09-01 | 1978-03-22 | Ajinomoto Co Inc | Gelling treatment method of outflow oil |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049693A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57181161A (en) | 1982-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777743B2 (en) | Insulating gate type semiconductor device | |
| JPH0150115B2 (ja) | ||
| US3751726A (en) | Semiconductor device employing darlington circuit | |
| JPH0156531B2 (ja) | ||
| JP3510797B2 (ja) | トランジスタの電極構造 | |
| US3600646A (en) | Power transistor | |
| US3560814A (en) | Transistor with strip shaped emitter | |
| JP3515473B2 (ja) | 半導体装置 | |
| US3576476A (en) | Mesh emitter transistor with subdivided emitter regions | |
| JPS5999769A (ja) | 半導体装置 | |
| KR980005254A (ko) | 전계 방출 냉음극 및 이를 구비한 음극선관 | |
| JPS6115365A (ja) | トランジスタ | |
| JPS59215772A (ja) | マルチエミツタ形トランジスタ | |
| JPH0438519Y2 (ja) | ||
| JPH0220832Y2 (ja) | ||
| JPS60225467A (ja) | 縦型ｍｏｓゲ−ト入力半導体装置 | |
| JP3600069B2 (ja) | 半導体装置 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP3656657B2 (ja) | マルチセル型バイポーラトランジスタ | |
| JPH0611052B2 (ja) | トランジスタ | |
| JPH0438520Y2 (ja) | ||
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JP3092632B2 (ja) | トランジスタ | |
| JP3063790B2 (ja) | トランジスタ | |
| JPH01136366A (ja) | 高耐圧半導体装置及びその製造方法 |