JPH0149207B2 - - Google Patents
Info
- Publication number
- JPH0149207B2 JPH0149207B2 JP58142829A JP14282983A JPH0149207B2 JP H0149207 B2 JPH0149207 B2 JP H0149207B2 JP 58142829 A JP58142829 A JP 58142829A JP 14282983 A JP14282983 A JP 14282983A JP H0149207 B2 JPH0149207 B2 JP H0149207B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- voltage
- source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は集積回路用等に好適する信号クリツ
ピング回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in a signal clipping circuit suitable for use in integrated circuits and the like.
従来、音響機器を含む電子機器一般に広く使用
される集積回路化が図られた信号クリツピング回
路として第１図および第２図に示すように構成さ
れたものが知られている。
2. Description of the Related Art Conventionally, a signal clipping circuit constructed as shown in FIGS. 1 and 2 is known as a signal clipping circuit which is an integrated circuit and widely used in general electronic equipment including audio equipment.
すなわち、第１図は信号源が電圧出力となつて
いる場合のもので、入力信号源VINからの入力信
号は演算増幅器OPの反転入力端（−）が仮想接
地ポイントであるために抵抗R1，R2により分圧
され、その電圧が約±0.7V以上になるとダイオ
ードD1またはD2でクリツプされる。 In other words, Figure 1 shows the case where the signal source is a voltage output, and the input signal from the input signal source V IN is connected to the resistor R because the inverting input terminal (-) of the operational amplifier OP is the virtual ground point. 1 and R2 , and when the voltage exceeds approximately ±0.7V, it is clipped by diode D1 or D2 .
また、第２図は信号源が電流出力となつている
場合のもので、入力信号源IINからの入力信号は
抵抗R10での電圧降下が約±0.7V以上になるとダ
イオードD1またはD2でクリツプされる。 In addition, Figure 2 shows the case where the signal source is a current output, and the input signal from the input signal source I IN is connected to the diode D 1 or D when the voltage drop across the resistor R 10 becomes approximately ±0.7V or more. Clipped at 2 .
しかしながら、第２図による信号クリツピング
回路にあつては、信号源IINに直列に抵抗R10が入
つているため、該抵抗R10で発生する熱雑音が加
算されてしまうので、Ｓ／Ｎ的に不利である。 However, in the signal clipping circuit shown in FIG. 2, since the resistor R10 is connected in series to the signal source I IN , the thermal noise generated by the resistor R10 is added, so the S/N ratio is disadvantageous to
また、クリツピングレベルを切換える場合に
は、第３図に示すように２つの信号源IIN1，IIN2を
用意し、これらを２つのスイツチS1，S2で選択的
に切換えてから、抵抗R11またはR12による電圧
降下が約±0.7V以上になると、２対のダイオー
ドD11，D12またはD13，D14でクリツピングする
ようにしなければならないので、回路構成が複雑
になるという問題を有していた。 In addition, when switching the clipping level, prepare two signal sources I IN1 and I IN2 as shown in Figure 3, selectively switch these with two switches S 1 and S 2 , and then If the voltage drop due to R 11 or R 12 is about ±0.7V or more, clipping must be done with two pairs of diodes D 11 and D 12 or D 13 and D 14 , which causes the problem that the circuit configuration becomes complicated. It had
そこで、この発明は以上のような点に鑑みてな
されたもので、熱雑音の発生によるＳ／Ｎの悪影
響をなくすと共に、可及的に簡易な回路構成でク
リツピングレベルの切換えが可能となるように改
良した極めて良好なる信号クリツピング回路を提
供することを目的としている。
Therefore, this invention was made in view of the above points, and it eliminates the negative influence of S/N due to the generation of thermal noise, and makes it possible to switch the clipping level with the simplest possible circuit configuration. It is an object of the present invention to provide a highly improved signal clipping circuit.
すなわち、この発明による信号クリツピング回
路は、互いに逆相関係にある第１および第２の信
号電流源と、これら第１および第２の信号電流源
の一方の信号源からの電流を電圧に変換する電流
電圧変換手段と、前記第１および第２の信号電流
源間を直列状に結合するもので、前記電流電圧変
換手段からの電圧出力が所定値以上になる状態で
非導通状態から導通状態となるスイツチング手段
とを具備してなることを特徴としている。
That is, the signal clipping circuit according to the present invention includes first and second signal current sources that are in an antiphase relationship with each other, and converts the current from one of the first and second signal current sources into a voltage. A current-voltage converting means and the first and second signal current sources are coupled in series, and the current-voltage converting means changes from a non-conducting state to a conducting state when the voltage output from the current-voltage converting means exceeds a predetermined value. It is characterized by comprising a switching means.
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
An embodiment of the present invention will be described in detail below with reference to the drawings.
すなわち、第４図に示すように非反転入力端
（＋）が接地されると共に出力端OUTから反転入
力端（−）に帰還抵抗RFが接続された演算増幅
器OPの反転入力端（−）に対し、第１の信号電
流源IIN11が直接的に接続されると共に、該第１の
信号電流源IIN1とは逆相関係にある第２の信号電
流源IIN12がダイオードD21，D22を互いに逆極性で
並列状に介して接続されている。 That is, as shown in Fig. 4, the inverting input terminal (-) of the operational amplifier OP has its non-inverting input terminal (+) grounded and a feedback resistor R F connected from the output terminal OUT to the inverting input terminal (-). On the other hand, the first signal current source I IN11 is directly connected, and the second signal current source I IN12 which is in an anti-phase relationship with the first signal current source I IN1 is connected to the diodes D 21 , D 22 are connected in parallel with each other with opposite polarity.
また、第２の信号電流源IIN12には抵抗RCが並列
的に接続されている。 Further, a resistor R C is connected in parallel to the second signal current source I IN12 .
而して、以上の構成において、抵抗RCには
IIN12・RCなる電圧降下が発生するが、該電圧が約
±0.7V以下ではダイオードD21，D22はいずれも
非導通状態にあるため、この状態では第５図に示
すように電流源IIN12がなく電流源IIN11のみが存在
するのと等価である。 Therefore, in the above configuration, the resistance R C is
A voltage drop of I IN12・RC occurs, but when this voltage is less than approximately ±0.7V, both diodes D 21 and D 22 are in a non-conducting state, so in this state, the current source is This is equivalent to the presence of only the current source I IN11 without I IN12 .
そして、この場合には小レベルの電流なのでク
リツプされることなく、そのまま演算増幅器OP
に加えられることになる。 In this case, since the current is at a small level, it will not be clipped and the operational amplifier will be OPENed as it is.
will be added to.
また、前述のIIN12・RCなる電圧降下が約±
0.7V以上になるとダイオードD21またはD22が導
通することにより、後述するようにクリツピング
されて演算増幅器OPに加えられることになる。 Also, the voltage drop I IN12・R C mentioned above is approximately ±
When the voltage exceeds 0.7V, the diode D21 or D22 becomes conductive, so that the voltage is clipped and applied to the operational amplifier OP as described later.
この場合、演算増幅器OPの反転入力端（−）
の電位は前述したように仮想接地ポイントである
ため、非反転入力端（＋）の電位である接地電位
と同じである。 In this case, the inverting input terminal (−) of the operational amplifier OP
Since the potential is the virtual ground point as described above, it is the same as the ground potential which is the potential of the non-inverting input terminal (+).
そして、この状態では演算増幅器OPには電流
源IIN11からの電流も加わるようになるが、電流源
IIN12からの電流とは互いに逆相関係にあるため、
電流源IIN11からの電流分は打ち消されることにな
る。つまり、このことは取りも直さず、IIN12・RC
なる電圧降下が約±0.7Vをこえたとき、演算増
幅器OPに加わる信号電流はクリツプされること
になるものである。 In this state, the current from the current source I IN11 is also applied to the operational amplifier OP, but the current source
I Since the current from IN12 is in an antiphase relationship with each other,
The current from the current source I IN11 will be canceled out. In other words, without changing this fact, I IN12・R C
When the voltage drop exceeds approximately ±0.7V, the signal current applied to the operational amplifier OP will be clipped.
第６図は第４図の具体例を示すもので、電圧入
力源IINからの電圧入力をトランジスタQ1，Q2で
なる差動回路により差動電流に変換し、該変換信
号電流を集積回路化に適した位相反転器としての
トランジスタQ3，Q4，Q5およびQ6，Q7，Q8等で
なるカレントミラー回路および前述した抵抗RC
やダイオードD21，D22を介して演算増幅器OPに
伝達する如くした場合である。 Figure 6 shows a specific example of Figure 4, in which the voltage input from the voltage input source I IN is converted into a differential current by a differential circuit consisting of transistors Q 1 and Q 2 , and the converted signal current is integrated. A current mirror circuit consisting of transistors Q 3 , Q 4 , Q 5 and Q 6 , Q 7 , Q 8 etc. as a phase inverter suitable for circuitization and the above-mentioned resistor R C
This is a case where the signal is transmitted to the operational amplifier OP via the diodes D 21 and D 22 .
そして、この場合トランジスタQ7，Q11が第４
図の電流源IIN12に相当し、同じくQ5，Q10が電流
源IIN11に相当している。 In this case, transistors Q 7 and Q 11 are the fourth
It corresponds to the current source I IN12 in the figure, and similarly Q 5 and Q 10 correspond to the current source I IN11 .
すなわち、以上のような信号クリツピング回路
は信号（電流）源に抵抗を直列に挿入していない
ので、抵抗による熱雑音の発生を防止し、延いて
はＳ／Ｎに悪影響を及ぼすことが解消されてい
る。 In other words, since the above-described signal clipping circuit does not insert a resistor in series with the signal (current) source, it prevents the generation of thermal noise due to the resistor, which in turn eliminates the negative effect on S/N. ing.
第７図は第４図の抵抗RCを抵抗RC1，RC2とし
てスイツチS21で切換えることにより、クリツピ
ングレベルを切換えるようにしたものであるが、
一対のダイオードD21，D22でよい如くその回路
構成を可及的に簡易なものとすることができる。 In FIG. 7, the clipping level is changed by replacing the resistor R C in FIG. 4 with resistors R C1 and R C2 using a switch S21 .
The circuit configuration can be made as simple as possible, as only a pair of diodes D 21 and D 22 are required.
第８図は他の実施例として、第４図の演算増幅
器OPをトランジスタまたはダイオードQ21〜Q28
を図示の如く接続してなるカレントミラー回路
CMに置換した場合を示している。 FIG. 8 shows another embodiment in which the operational amplifier OP of FIG. 4 is replaced with transistors or diodes Q21 to Q28.
A current mirror circuit formed by connecting as shown in the diagram.
This shows the case where it is replaced with CM.
第９図もまた他の実施例として、第４図のダイ
オードD21，D22をベースバイアス源VB1，VB2を
有するトランジスタQ31，Q32に置換した場合を
示している。 FIG. 9 also shows another embodiment in which the diodes D 21 and D 22 of FIG. 4 are replaced with transistors Q 31 and Q 32 having base bias sources V B1 and V B2 .
なお、この発明は上記し且つ図示した実施例の
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。 It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.
従つて、以上詳述したようにこの発明によれ
ば、熱雑音の発生によるＳ／Ｎの悪影響をなくす
と共に、可及的に簡易な回路構成でクリツピング
レベルの切換えが可能となるように改良した極め
て良好なる信号クリツピング回路を提供すること
ができる。
Therefore, as detailed above, according to the present invention, it is possible to eliminate the adverse effects of the S/N ratio due to the generation of thermal noise, and to make it possible to switch the clipping level with the simplest possible circuit configuration. An extremely good signal clipping circuit can be provided.
第１図乃至第３図は従来の異なる信号クリツピ
ング回路を示す構成説明図、第４図はこの発明に
係る信号クリツピング回路の一実施例を示す構成
説明図、第５図は第４図の動作を説明するための
小レベル時の等価回路図、第６図、第７図は第４
図の具体例を示す構成説明図、第８図、第９図は
この発明の他の異なる実施例を示す構成説明図で
ある。
OP……演算増幅器、IIN1，IIN2……信号電流源、
RF，RC……抵抗、D21，D22……ダイオード。
1 to 3 are configuration explanatory diagrams showing different conventional signal clipping circuits, FIG. 4 is a configuration explanatory diagram showing an embodiment of the signal clipping circuit according to the present invention, and FIG. 5 is an operation diagram of FIG. 4. 6 and 7 are equivalent circuit diagrams at a small level to explain
FIGS. 8 and 9 are explanatory diagrams showing a specific example of the configuration, and FIGS. 8 and 9 are explanatory diagrams showing other different embodiments of the present invention. OP...Operation amplifier, I IN1 , I IN2 ...Signal current source,
R F , R C ... Resistance, D 21 , D 22 ... Diode.
Claims (1)
電流源と、これら第１および第２の信号電流源の
一方の信号源からの電流を電圧に変換する電流電
圧変換手段と、前記第１および第２の信号電流源
間を直列状に結合するもので、前記電流電圧変換
手段からの電圧出力が所定値以上になる状態で非
導通状態から導通状態となるスイツチング手段と
を具備してなることを特徴とする信号クリツピン
グ回路。1 first and second signal current sources that are in an antiphase relationship with each other, current-voltage conversion means that converts the current from one of the first and second signal current sources into a voltage, and the first and a switching means that connects the second signal current source in series and changes from a non-conducting state to a conducting state when the voltage output from the current-voltage converting means exceeds a predetermined value. A signal clipping circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142829A JPS6033721A (en) | 1983-08-04 | 1983-08-04 | Signal clipping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142829A JPS6033721A (en) | 1983-08-04 | 1983-08-04 | Signal clipping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033721A JPS6033721A (en) | 1985-02-21 |
| JPH0149207B2 true JPH0149207B2 (en) | 1989-10-24 |
Family
ID=15324581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58142829A Granted JPS6033721A (en) | 1983-08-04 | 1983-08-04 | Signal clipping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033721A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1237596B (en) * | 1989-10-03 | 1993-06-08 | Marelli Autronica | INTEGRABLE INTERFACE CIRCUIT IN CMOS TECHNOLOGY FOR THE TREATMENT OF THE SIGNAL PROVIDED BY A CAPACITIVE SENSOR, IN PARTICULAR A PIEZOELECTRIC ACCELEROMETRIC SENSOR |
| JP2602893Y2 (en) * | 1993-01-07 | 2000-01-31 | 富士重工業株式会社 | Garbage truck safety equipment |
-
1983
- 1983-08-04 JP JP58142829A patent/JPS6033721A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6033721A (en) | 1985-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4558287A (en) | Signal processing circuit | |
| JPS6231849B2 (en) | ||
| JP2638494B2 (en) | Voltage / current conversion circuit | |
| JPH0149207B2 (en) | ||
| JPH08250942A (en) | Trans-impedance amplifier circuit | |
| JP2710507B2 (en) | Amplifier circuit | |
| US4882548A (en) | Low distortion current mirror | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| KR930003543A (en) | Current mirror circuit | |
| US4853609A (en) | Distortion-free, opposite-phase current source | |
| JPH0321927B2 (en) | ||
| JPH01274220A (en) | Method for limiting output current of current feeder and circuit apparatus therefor | |
| JPS6252486B2 (en) | ||
| JPH0478044B2 (en) | ||
| JPS607213A (en) | Differential stage | |
| JPS6150405B2 (en) | ||
| JPS6150406B2 (en) | ||
| JP2853485B2 (en) | Voltage-current converter | |
| JPS6223164Y2 (en) | ||
| JP2850325B2 (en) | Reference voltage generation circuit | |
| JPS6337528B2 (en) | ||
| JPH0151207B2 (en) | ||
| SU618833A1 (en) | Differential amplifier | |
| JPH0786848A (en) | Signal output circuit |