JPS6150405B2 - - Google Patents

Info

Publication number
JPS6150405B2
JPS6150405B2 JP8371778A JP8371778A JPS6150405B2 JP S6150405 B2 JPS6150405 B2 JP S6150405B2 JP 8371778 A JP8371778 A JP 8371778A JP 8371778 A JP8371778 A JP 8371778A JP S6150405 B2 JPS6150405 B2 JP S6150405B2
Authority
JP
Japan
Prior art keywords
resistors
connection point
transistor
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8371778A
Other languages
Japanese (ja)
Other versions
JPS5510286A (en
Inventor
Shoji Oomori
Yoshio Ishigaki
Hiroshi Sawara
Takahisa Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8371778A priority Critical patent/JPS5510286A/en
Publication of JPS5510286A publication Critical patent/JPS5510286A/en
Publication of JPS6150405B2 publication Critical patent/JPS6150405B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 この発明は信号の微少レベル又は零レベル近傍
に存在するノイズを除去するため等に使用するベ
ースクリツプ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a base clip circuit used to remove noise existing at a minute level or near zero level of a signal.

交流信号中に、第1図Aに示すようにその零レ
ベル近傍又は微少レベル部分にノイズが存在する
場合に、このノイズを除去するものの一例とし
て、図の零レベル近傍を幅Wの範囲にわたつて抑
圧するようにするベースクリツプ回路が用いられ
る。
When there is noise in the AC signal near the zero level or at a minute level as shown in Figure 1A, as an example of a device that removes this noise, it is possible to remove noise in the vicinity of the zero level in the figure over a range of width W. A base clip circuit is used to suppress the noise.

第2図は、このベースクリツプ回路の従来の例
である。
FIG. 2 shows a conventional example of this base clip circuit.

即ち、1及び2は差動的に構成されたトランジ
スタで、このトランジスタ1のエミツタとトラン
ジスタ2のエミツタが共通に接続され、その接続
点が第1の定電流源3を介して接地される。これ
らトランジスタ1,2のコレクタはそれぞれ抵抗
値が等しい抵抗4及び5を通じて正の直流電圧の
得られる電源端子6に接続されるとともに、これ
らトランジスタ1,2のコレクタ間に、互いに逆
向きに接続された第1及び第2のダイオード7,
8の直列回路が接続され、これらダイオード7及
び8の接続点が第2の定電流源9を介して接地さ
れる。そして、トランジスタ1のベースに端子1
0を通じて入力信号viが供給されるとともに端子
11を通じてこの信号viの逆相の信号がトランジ
スタ2のベースに供給され、トランジスタ1のコ
レクタより第1の出力端子12が導出され、トラ
ンジスタ2のコレクタより第2の出力端子13が
導出される。
That is, 1 and 2 are differentially configured transistors, the emitter of transistor 1 and the emitter of transistor 2 are commonly connected, and the connection point is grounded via the first constant current source 3. The collectors of these transistors 1 and 2 are connected to a power supply terminal 6 from which a positive DC voltage is obtained through resistors 4 and 5 having the same resistance value, respectively, and the collectors of these transistors 1 and 2 are connected in opposite directions to each other. first and second diodes 7,
8 series circuits are connected, and a connection point between these diodes 7 and 8 is grounded via a second constant current source 9. Then, connect terminal 1 to the base of transistor 1.
An input signal vi is supplied through the terminal 0, and a signal with the opposite phase of this signal vi is supplied to the base of the transistor 2 through the terminal 11.The first output terminal 12 is led out from the collector of the transistor 1, and from the collector of the transistor 2 A second output terminal 13 is led out.

この第2図の従来回路において、第1及び第2
の定電流源3及び9の電流をI1及びI2、トランジ
スタ1及び2のコレクタ電流をi1及びi2とし、入
力信号電圧vi=αI1(|α|≦1/2)とすると、無 信号時にはダイオード7及び8は導通しているの
で、これらダイオード7及び8を通じてI2/2の
電流がそれぞれ流れ、また、トランジスタ1及び
2のそれぞれを通じてI1/2の電流が流れるの
で、 i1=I+I/2 ……(1) i2=I+I/2 ……(2) となり、出力端子12,13間の電位差として得
られる出力電圧V0は抵抗4及び5の値をRとす
ると、 V0=R(i1−i2)+K1(K1は定数) ……(3) となるが、この電圧v0=0となる。
In the conventional circuit shown in FIG. 2, the first and second
Let the currents of constant current sources 3 and 9 be I 1 and I 2 , the collector currents of transistors 1 and 2 be i 1 and i 2 , and input signal voltage vi=αI 1 (|α|≦1/2), Since diodes 7 and 8 are conductive when there is no signal, a current of I 2 /2 flows through these diodes 7 and 8, and a current of I 1 /2 flows through each of transistors 1 and 2, so i 1 = I 1 + I 2 /2 ... (1) i 2 = I 1 + I 2 /2 ... (2) The output voltage V 0 obtained as the potential difference between the output terminals 12 and 13 is the voltage difference between the resistors 4 and 5. If the value is R, then V 0 =R (i 1 −i 2 )+K 1 (K 1 is a constant) (3), but this voltage v 0 =0.

そして、入力端子10及び11に交流分の入力
信号電流vi及びが供給されると、この入力信号
電流viの大きさに応じて出力電圧V0が変わる。
When the AC input signal current vi is supplied to the input terminals 10 and 11, the output voltage V 0 changes depending on the magnitude of the input signal current vi.

入力信号電流viが―i2/2<vi<I2/2のと
き、つまり|αI1|<I2/2の範囲では、この交
流分はダイオード7及び8を流れる電流分として
吸収されてしまうことになるため、電流i1,i2
は表われず、この範囲では無信号時と同様にi1
i2で、K1=0であれば、 v0=0 ……(4) となる。
When the input signal current vi is −i 2 /2<vi<I 2 /2, that is, in the range |αI 1 |<I 2 /2, this alternating current component is absorbed as a current component flowing through diodes 7 and 8. Therefore, it does not appear in the currents i 1 and i 2 , and in this range, i 1 =
For i 2 , if K 1 = 0, then v 0 = 0 (4).

次に、vi=αI1≧I2/2のときには、ダイオー
ド7のカソードとダイオード8のカソードとの接
続点の基準電位よりもトランジスタ1のコレクタ
側の電位は低くなるためダイオード7は非導通と
なり、 i1=I1/2+αI1 ……(5) 一方、ダイオード(8)は導通であるので i2=I1/2+I2−αI1 ……(6) となる。したがつて、出力電圧v0は、 v0=R(i1−i2)=2αI1R−RI2 ……(7) となる。
Next, when vi=αI 1 ≧I 2 /2, the potential on the collector side of transistor 1 is lower than the reference potential at the connection point between the cathode of diode 7 and the cathode of diode 8, so diode 7 becomes non-conductive. , i 1 =I 1 /2+αI 1 ...(5) On the other hand, since the diode (8) is conductive, i 2 =I 1 /2+I 2 −αI 1 ...(6). Therefore, the output voltage v 0 is v 0 =R(i 1 −i 2 )=2αI 1 R−RI 2 (7).

また、αI1≦I2/2のときは、逆に、ダイオー
ド8のカソード側の基準電位よりもアノード側電
位が下がるため、このダイオード8が非導通とな
り、一方ダイオード7は導通であるので、 i1=I1/2+αI1+I2 ……(8) i2=I1/2−αI1 ……(9) となり出力電圧v0は、 v0=2αI1R+RI2 ……(10) となる。
Moreover, when αI 1 ≦I 2 /2, conversely, the anode side potential is lower than the reference potential on the cathode side of diode 8, so this diode 8 becomes non-conductive, while diode 7 is conductive, so i 1 = I 1 /2 + αI 1 + I 2 ... (8) i 2 = I 1 /2 - αI 1 ... (9) and the output voltage v 0 is v 0 = 2αI 1 R + RI 2 ... (10) Become.

上述の(4),(7)及び(10)式から、このベースクリツ
プ回路の入出力特性を図に表わせば、第3図の折
線14のようになる。従つて、入力信号viが同図
ようなものであつた場合、出力信号v0としては、
入力信号viの零付近の信号がI2なる幅で抜き取ら
れたようなものとなる。
From the above equations (4), (7) and (10), the input/output characteristics of this base clip circuit can be expressed as a broken line 14 in FIG. 3. Therefore, if the input signal vi is as shown in the figure, the output signal v 0 is
It is as if the signal near zero of the input signal vi has been extracted with a width of I 2 .

こうして、入力信号中の零付近のノイズが除か
れるようにされるのであるが、この第2図の従来
回路の場合には、第3図の折線14のような特性
となるため、出力信号は切り取られた分だけ小さ
くなつてしまい、信号の大振幅時の直線性が悪く
なる欠点がある。
In this way, noise around zero in the input signal is removed, but in the case of the conventional circuit shown in FIG. 2, the output signal has a characteristic as shown by the broken line 14 in FIG. It becomes smaller by the amount that is cut out, which has the disadvantage that linearity deteriorates when the signal has a large amplitude.

この発明は上述の欠点を簡単に除去できるよう
にしたベースクリツプ回路を提供しようとするも
のである。
The present invention seeks to provide a base clip circuit which allows the above-mentioned drawbacks to be easily eliminated.

以下、この発明によるベースクリツプ回路の一
実施例について図を参照しながら説明しよう。
Hereinafter, an embodiment of the base clip circuit according to the present invention will be described with reference to the drawings.

即ち、この発明においては、第4図に示すよう
に、第2図の回路の抵抗4に代わつて2個の抵抗
15及び16の直列回路が、抵抗5に代わつて抵
抗17及び18の直列回路が、それぞれ接続さ
れ、これら抵抗15及び16の接続点と、抵抗1
7及び18の接続点間には、第3のダイオード1
9が接続されるとともにこのダイオード19と並
列に、これとは逆向きに第4のダイオード20が
接続される。
That is, in this invention, as shown in FIG. 4, a series circuit of two resistors 15 and 16 replaces the resistor 4 of the circuit of FIG. are connected respectively, and the connection point of these resistors 15 and 16 and the resistor 1
A third diode 1 is connected between the connection points 7 and 18.
9 is connected, and a fourth diode 20 is connected in parallel with this diode 19 in the opposite direction.

この場合、抵抗15と17並びに抵抗16と1
8はそれぞれ同特性の同じ抵抗値のものが使用さ
れる。その他は、第2図の回路と同様とされる。
In this case, resistors 15 and 17 and resistors 16 and 1
8, those having the same characteristics and the same resistance value are used. The rest of the circuit is the same as the circuit shown in FIG.

以下に、この回路の動作について説明する。 The operation of this circuit will be explained below.

先ず、入力信号viが小さく、|αI1|<I2/2
の範囲では、第2図の例と同様に、ダイオード7
及び8が導通しているので、出力電圧v0は、 v0=0 ……(11) となる。
First, the input signal vi is small, |αI 1 |<I 2 /2
In the range of , the diode 7
and 8 are conductive, so the output voltage v 0 is v 0 =0 (11).

また、ダイオード19及び20の作用を考えな
ければ、負荷抵抗が抵抗4,5に代わつて、抵抗
15,16の直列回路及び抵抗17,18の直列
回路となつていることを考慮すれば上記の|αI1
<I2/2の範囲外でも第2図例と同様で、抵抗1
5,17の値をR1、抵抗16,18の値をR2
すれば、αI1≧I/2のときは、ダイオード7が非導 通、ダイオード8が導通となつて、出力電圧v0
は、 v0=(i1−i2)(R1+R2) =2αI1(R1+R2)−I2(R1+R2)……(12) となる。
Furthermore, if we do not consider the effects of diodes 19 and 20, and considering that the load resistance is a series circuit of resistors 15 and 16 and a series circuit of resistors 17 and 18 instead of resistors 4 and 5, the above |αI 1
Even outside the range of <I 2 /2, it is the same as the example in Figure 2, and the resistance 1
If the value of resistors 16 and 18 is R 1 and the value of resistors 16 and 18 is R 2 , when αI 1 ≧I 2 /2, diode 7 becomes non-conducting and diode 8 becomes conductive, and the output voltage v 0
is v0 =( i1i2 )( R1 + R2 )= 2αI1 ( R1 + R2 ) −I2 ( R1 + R2 )...(12).

さらにαI1≦−I/2のときは、ダイオード7が導 通、ダイオード8が非導通となるので、出力電圧
v0は、 v0=2αI1(R1+R2)+I2(R1+R2)……(13) となる。
Furthermore, when αI 1 ≦-I 2 /2, diode 7 becomes conductive and diode 8 becomes non-conductive, so the output voltage
v 0 is v 0 =2αI 1 (R 1 +R 2 )+I 2 (R 1 +R 2 )...(13).

ところが、この例のダイオード19,20が存
在するときには、αI1≧I2/2,αI1≦−I2/2の
範囲においてαI1が所定値より大きくなるとき、
及び所定値より小さくなるとき、第2図の場合と
は異なつた状況を程する。
However, when the diodes 19 and 20 of this example exist, when αI 1 becomes larger than the predetermined value in the range of αI 1 ≧I 2 /2, αI 1 ≦−I 2 /2,
and when it becomes smaller than a predetermined value, a situation different from that in FIG. 2 occurs.

以下、これを説明するに、説明を簡略化するた
め、まず、定電流源9の作用がない場合を考え
る。
Hereinafter, to explain this, in order to simplify the explanation, we will first consider the case where the constant current source 9 has no effect.

今、ダイオード19,20の導通時の電圧をV
Dとすると、I/2≦αI2≦V/2Rのときは、
ダイオード 19,20の両端には電圧VDを越える電圧は与
えられないので、両ダイオード19,20は非導
通であり、出力電圧v0は、 i1=I/2+αI1 ……(14) i2=I/2−αI1 ……(15) であるから、 v0=(R1+R2)(i1−i2) =2αI1(R1+R2) ……(16) となる。また、αI1>V/2Rのときは、ダイオー
ド 19のカソード側がアノード側よりもVD以上低
くなるためこのダイオード19が導通し、ダイオ
ード20は非導通となり、出力電圧v0は、 v0=R1(i1−i2)+VD 2αI1R1+VD ……(17) となる。
Now, the voltage when the diodes 19 and 20 are conductive is V
D , when I 2 /2≦αI 2 ≦V D /2R 2 ,
Since a voltage exceeding the voltage V D is not applied across the diodes 19 and 20, both diodes 19 and 20 are non-conductive, and the output voltage v 0 is i 1 =I 1 /2+αI 1 ...(14) Since i 2 = I 1 /2 − αI 1 ...(15), v 0 = (R 1 + R 2 ) (i 1 − i 2 ) = 2αI 1 (R 1 + R 2 ) ...(16) Become. Further, when αI 1 >V D /2R 2 , the cathode side of the diode 19 becomes lower than the anode side by more than V D , so this diode 19 becomes conductive and the diode 20 becomes non-conductive, and the output voltage v 0 becomes v 0 =R 1 (i 1 −i 2 )+V D 2αI 1 R 1 +V D (17).

ここで、定電流源9の作用を加えると、16
式、17式は12式の場合と同様にして次のよう
に書き換えられる。
Here, if we add the effect of the constant current source 9, we get 16
Equation 17 can be rewritten as follows in the same way as equation 12.

v0=2αI1(R1+R2)−I2(R1+R2) ……(16′) v0=2αI1R1+VD−I2(R1+R2) ……(17′) また、同様にして、−I/2≧αI1≧−V/2R
のとき は、ダイオード19,20はともに非導通である
から、 v0=2αI1(R1+R2)+I2(R1+R2)……(18) となり、αI1<−V/2Rのときは、ダイオード2
0 のアノード側がカソード側よりもVD以上高くな
るため、ダイオード19は非導通、ダイオード2
0は導通となるから、 v0=2αI1R1−VD+I2(R1+R2) ……(19) となる。
v 0 =2αI 1 (R 1 +R 2 )−I 2 (R 1 +R 2 ) ……(16′) v 0 =2αI 1 R 1 +V D −I 2 (R 1 +R 2 ) ……(17′) Similarly, −I 2 /2≧αI 1 ≧−V D /2R
2 , both diodes 19 and 20 are non-conductive, so v 0 =2αI 1 (R 1 +R 2 )+I 2 (R 1 +R 2 )...(18), and αI 1 <-V D / When 2R 2 , diode 2
Since the anode side of 0 is higher than the cathode side by more than V D , diode 19 is non-conducting and diode 2
Since 0 is conductive, v 0 =2αI 1 R 1 −V D +I 2 (R 1 +R 2 ) (19).

そして、ここで、VD=I2(R1+R2)となるよう
に定めれば、(17′)式及び(19)式は、ともに次
のようになる。
If it is determined that V D =I 2 (R 1 +R 2 ), both equations (17') and (19) become as follows.

v0=2αI1R1 ……(20) 以上のことを整理すれば、|αI1|<I/2のとき には、 v0=0 ……(21) I/2≦αI1≦V/2R及び−I/2≧αI1
≧−V/2Rのとき は、 v0=2αI1(R1+R2)−I2(R1+R2)……(22) αI1>V/2R及びαI1<−V/2Rのとき
は、 v0=2αI1R1 ……(23) となる。これを図に表わせば第5図の折線21に
示すようなものとなる。
v 0 =2αI 1 R 1 ...(20) If we put the above in order, when |αI 1 |<I 2 /2, v 0 =0 ...(21) I 1 /2≦αI 1 ≦V D /2R 2 and -I 2 /2≧αI 1
When ≧−V D /2R 2 , v 0 =2αI 1 (R 1 +R 2 )−I 2 (R 1 +R 2 )……(22) αI 1 >V D /2R 2 and αI 1 <−V When D /2R 2 , v 0 =2αI 1 R 1 ...(23). If this is represented in a diagram, it will be as shown by the broken line 21 in FIG.

即ち、この発明によれば、入力信号中の零レベ
ル付近のノイズが除去されるとともに、大振幅信
号に対しては直線性のよい出力特性となる。
That is, according to the present invention, noise near zero level in the input signal is removed, and output characteristics with good linearity are obtained for large amplitude signals.

従つて、従来例のように、大振幅入力信号に対
して出力信号が、小さくなつてしまうようなこと
がなくなる。
Therefore, unlike the conventional example, the output signal does not become small in response to a large amplitude input signal.

第6図は、この発明によるベースクリツプ回路
の実用回路の一例で、22は入力端子、23は出
力端子である。また、24は定電流源3としての
抵抗、25はバランス調整用の可変抵抗、26は
定電流源9を構成するトランジスタである。そし
て、この例では、出力信号は、トランジスタ2の
コレクタ出力がエミツタホロワトランジスタ27
を通じて取り出されるようにされている。
FIG. 6 shows an example of a practical circuit of the base clip circuit according to the present invention, where 22 is an input terminal and 23 is an output terminal. Further, 24 is a resistor serving as the constant current source 3, 25 is a variable resistor for balance adjustment, and 26 is a transistor constituting the constant current source 9. In this example, the output signal is such that the collector output of transistor 2 is the emitter follower transistor 27.
It is made to be taken out through.

以上のようにして、この発明によれば、従来の
回路に対して、ダイオードを2個巧みに設けるこ
とにより、従来の回路の欠点を簡単に除去できる
ものである。
As described above, according to the present invention, the drawbacks of the conventional circuit can be easily eliminated by cleverly providing two diodes in the conventional circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はベースクリツプ回路を説明するための
図、第2図は従来回路の原理図を示す図、第3図
はその説明のための図、第4図はこの発明回路の
原理図を示す図、第5図はその説明のための出力
特性図、第6図はこの発明回路の実用回路の一例
を示す回路図である。 1及び2は第1及び第2のトランジスタ、3は
第1の定電流源、6は電源端子、7及び8は第1
及び第2のダイオード、9は第2の定電流源、1
0,11は入力端子、12,13は出力端子、1
5及び16は第1及び第2の抵抗、17及び18
は第1及び第2の抵抗、19及び20は第1及び
第2のダイオードである。
Figure 1 is a diagram for explaining the base clip circuit, Figure 2 is a diagram showing the principle of the conventional circuit, Figure 3 is a diagram for explaining it, and Figure 4 is the diagram of the principle of the circuit of this invention. 5 is an output characteristic diagram for explaining the same, and FIG. 6 is a circuit diagram showing an example of a practical circuit of the circuit of the present invention. 1 and 2 are first and second transistors, 3 is a first constant current source, 6 is a power supply terminal, 7 and 8 are first
and a second diode, 9 is a second constant current source, 1
0 and 11 are input terminals, 12 and 13 are output terminals, 1
5 and 16 are the first and second resistors, 17 and 18
are first and second resistors, and 19 and 20 are first and second diodes.

Claims (1)

【特許請求の範囲】 1 差動的に構成された第1及び第2のトランジ
スタのエミツタの接続点が第1の定電流源を介し
て接地され、上記第1のトランジスタのコレクタ
と電源端子間には第1及び第2の抵抗の直列回路
が接続され、上記第2のトランジスタのコレクタ
と電源端子間には第3及び第4の抵抗の直列回路
が接続され、上記第1のトランジスタ及び第1の
抵抗の接続点と、上記第2のトランジスタ及び第
3の抵抗の接続点との間に互いに逆向きに接続さ
れた第1及び第2のダイオードの直列回路が接続
され、この第1及び第2のダイオードの接続点が
第2の定電流源を介して接地され、上記第1及び
第2の抵抗の接続点と上記第3及び第4の抵抗の
接続点との間に互いに逆向きの第3及び第4のダ
イオードの並列回路が接続され、上記第1及び第
3の抵抗の値をともにR1、上記第2及び第4の
抵抗の値をともにR2、上記ダイオードの導通時
の電圧をVD、上記第2の定電流源の電流をI2
したとき、 VD=I2(R1+R2) なる関係が成立するようにされ、上記第1及び第
2のトランジスタのベースには互いに逆相の入力
信号が供給され、上記第1又は第2のトランジス
タのコレクタより出力信号が取り出され得るよう
になされたベースクリツプ回路。
[Scope of Claims] 1. A connection point between the emitters of the first and second transistors configured differentially is grounded via a first constant current source, and a connection point between the collector of the first transistor and the power supply terminal is grounded via a first constant current source. is connected to a series circuit of first and second resistors, a series circuit of third and fourth resistors is connected between the collector of the second transistor and the power supply terminal, and a series circuit of third and fourth resistors is connected between the collector of the second transistor and the power supply terminal. A series circuit of first and second diodes connected in opposite directions is connected between the connection point of the first resistor and the connection point of the second transistor and the third resistor. A connection point of the second diode is grounded via a second constant current source, and a connection point of the first and second resistors and a connection point of the third and fourth resistors are connected to each other in opposite directions. A parallel circuit of third and fourth diodes is connected, the values of the first and third resistors are both R 1 , the values of the second and fourth resistors are both R 2 , and when the diodes are conductive, When the voltage of the transistor is V D and the current of the second constant current source is I 2 , the following relationship is established: V D = I 2 (R 1 + R 2 ), and the first and second transistors A base clip circuit, wherein input signals having mutually opposite phases are supplied to the bases of the transistors, and an output signal can be taken out from the collectors of the first or second transistors.
JP8371778A 1978-07-10 1978-07-10 Base clipping circuit Granted JPS5510286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8371778A JPS5510286A (en) 1978-07-10 1978-07-10 Base clipping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8371778A JPS5510286A (en) 1978-07-10 1978-07-10 Base clipping circuit

Publications (2)

Publication Number Publication Date
JPS5510286A JPS5510286A (en) 1980-01-24
JPS6150405B2 true JPS6150405B2 (en) 1986-11-04

Family

ID=13810252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8371778A Granted JPS5510286A (en) 1978-07-10 1978-07-10 Base clipping circuit

Country Status (1)

Country Link
JP (1) JPS5510286A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020081314A1 (en) * 2018-10-15 2020-04-23 Ancestry.Com Operations Inc. Image captioning with weakly-supervised attention penalty

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077505A (en) * 1983-10-04 1985-05-02 Mitsubishi Electric Corp Noise suppression circuit
JP2009194721A (en) * 2008-02-15 2009-08-27 Fujitsu Microelectronics Ltd Image signal processing device, image signal processing method, and imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020081314A1 (en) * 2018-10-15 2020-04-23 Ancestry.Com Operations Inc. Image captioning with weakly-supervised attention penalty

Also Published As

Publication number Publication date
JPS5510286A (en) 1980-01-24

Similar Documents

Publication Publication Date Title
US2998487A (en) Transistor switching arrangements
KR880002499B1 (en) Linear full ware rectifier circuit
KR890004672B1 (en) Multiplexing circuit
JPH08279737A (en) Circuit and method for protecting power transistor
JPH0561804B2 (en)
JPS6150405B2 (en)
JP2710507B2 (en) Amplifier circuit
JPH0234072B2 (en)
US4177416A (en) Monolithic current supplies having high output impedances
JPS6150406B2 (en)
JPS6118457Y2 (en)
JPS6131643B2 (en)
JPS607213A (en) Differential stage
JPS6223164Y2 (en)
JPH06347493A (en) Rectification circuit device for ac voltage signal
JPS6337528B2 (en)
JPH0462608B2 (en)
JPH031845B2 (en)
SU980233A1 (en) Ac-to-dc converter
JP2609668B2 (en) Level shift circuit
JPS5830321Y2 (en) Detection circuit
JP2957796B2 (en) Phase shift circuit
JPS6142885B2 (en)
JPH0136363Y2 (en)
JPS6118461Y2 (en)