JPS6150406B2 - - Google Patents

Info

Publication number
JPS6150406B2
JPS6150406B2 JP8371878A JP8371878A JPS6150406B2 JP S6150406 B2 JPS6150406 B2 JP S6150406B2 JP 8371878 A JP8371878 A JP 8371878A JP 8371878 A JP8371878 A JP 8371878A JP S6150406 B2 JPS6150406 B2 JP S6150406B2
Authority
JP
Japan
Prior art keywords
diode
transistor
resistor
connection point
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8371878A
Other languages
Japanese (ja)
Other versions
JPS5510287A (en
Inventor
Shoji Oomori
Yoshio Ishigaki
Hiroshi Sawara
Takahisa Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8371878A priority Critical patent/JPS5510287A/en
Publication of JPS5510287A publication Critical patent/JPS5510287A/en
Publication of JPS6150406B2 publication Critical patent/JPS6150406B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 この発明は信号の微少レベル又は零レベル近傍
に存在するノイズを除去するため等に使用するベ
ースクリツプ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a base clip circuit used to remove noise existing at a minute level or near zero level of a signal.

交流信号中に、第１図Ａに示すようにその零レ
ベル近傍又は微少レベル部分にノイズが存在する
場合に、このノイズを除去するものの一例とし
て、図の零レベル近傍、即ち信号のベース部分を
幅Ｗの範囲にわたつて抑圧するようにするベース
クリツプ回路が用いられる。 When there is noise in the AC signal near the zero level or at a minute level as shown in Figure 1A, an example of a method for removing this noise is to remove the noise near the zero level in the figure, that is, at the base part of the signal. A base clip circuit is used which provides suppression over a range of width W.

ところが、従来のベースクリツプ回路は、この
幅Ｗの部分を切り取つて、ノイズを除去するもの
であるが、その出力波形は第１図Ｂのようなもの
となり、出力信号は、その切り取られた分だけ小
さくなつてしまい、入力信号の大振幅部分に対し
て直線性が悪くなる欠点があつた。 However, in conventional base clip circuits, noise is removed by cutting out this width W, but the output waveform is as shown in Figure 1B, and the output signal is This has the disadvantage that linearity deteriorates for large amplitude portions of input signals.

この発明は上述の点にかんがみ、あるレベル以
下の信号は圧縮するが、この値より大きい信号は
直線性良く取り出すようにして、出力信号が小さ
くなつてしまうのを防止することができるように
したものである。 In view of the above points, this invention compresses signals below a certain level, but extracts signals larger than this level with good linearity, thereby preventing the output signal from becoming small. It is something.

以下、この発明によるベースクリツプ回路の具
体例を図を参照しながら説明しよう。 Hereinafter, a specific example of the base clip circuit according to the present invention will be explained with reference to the drawings.

第２図において、１は入力端子で、これはコン
デンサ２を介してトランジスタ３のベースに接続
されるとともにコンデンサ２とトランジスタ３と
の接続点が抵抗４を介してトランジスタ５のベー
スに接続され、トランジスタ５のベースはコンデ
ンサ６を介して接地される。また、７は正の直流
電圧の得られる電源端子で、この端子７と接地間
には抵抗８，９の直列回路が接続され、抵抗８及
び９の接続点が抵抗４とトランジスタ５のベース
との接続点に接続される。そして、トランジスタ
３のエミツタは抵抗１０を介して、トランジスタ
５のエミツタは抵抗１１を介して、それぞれ接地
され、これらトランジスタ３と５のエミツタは抵
抗１２を介して接続される。また、トランジスタ
５のコレクタは２個の抵抗１３，１４の直列回路
を介して電源端子７に接続されるとともに、この
コレクタは、ダイオード１５及び定電流源を構成
する抵抗１６の直列回路を通じて接地される。こ
のダイオード１５と抵抗１６の接続点はトランジ
スタ１７のエミツタに接続され、このトランジス
タ１７のベースはコンデンサ１８を介して接地さ
れ、このトランジスタ１７のコレクタは電源端子
７に接続される。 In FIG. 2, 1 is an input terminal, which is connected to the base of a transistor 3 via a capacitor 2, and the connection point between the capacitor 2 and the transistor 3 is connected to the base of a transistor 5 via a resistor 4. The base of transistor 5 is grounded via capacitor 6. Further, 7 is a power supply terminal from which a positive DC voltage can be obtained, and a series circuit of resistors 8 and 9 is connected between this terminal 7 and the ground, and the connection point of resistors 8 and 9 is connected to the base of resistor 4 and transistor 5. connected to the connection point. The emitter of transistor 3 is grounded via resistor 10, the emitter of transistor 5 is grounded via resistor 11, and the emitters of transistors 3 and 5 are connected via resistor 12. The collector of the transistor 5 is connected to the power supply terminal 7 through a series circuit of two resistors 13 and 14, and is grounded through a series circuit of a diode 15 and a resistor 16 constituting a constant current source. Ru. The connection point between this diode 15 and the resistor 16 is connected to the emitter of a transistor 17, the base of this transistor 17 is grounded via a capacitor 18, and the collector of this transistor 17 is connected to the power supply terminal 7.

また、電源端子７と接地間には抵抗１９及び２
０の直列回路が接続され、この抵抗１９及び２０
の接続点がコンデンサ２１を介して接地される。
さらに、抵抗１３及び１４の接続点と、この抵抗
１９及び２０の接続点との間には、ダイオード２
２が接続されるとともにこのダイオード２２に並
列に、このダイオード２２とは逆向きのダイオー
ド２３が接続される。そして、トランジスタ５の
コレクタがトランジスタ２４のベースに接続さ
れ、このトランジスタ２４のコレクタは電源端子
７に接続され、エミツタは抵抗２５を介して接地
され、ベースは抵抗２６を介してトランジスタ７
のベースに接続され、このトランジスタ２４のエ
ミツタより出力端子２７が導出される。 Also, resistors 19 and 2 are connected between the power supply terminal 7 and the ground.
0 series circuit is connected and this resistor 19 and 20
The connection point is grounded via a capacitor 21.
Furthermore, a diode 2 is connected between the connection point between the resistors 13 and 14 and the connection point between the resistors 19 and 20.
2 is connected, and in parallel to this diode 22, a diode 23 whose direction is opposite to that of this diode 22 is connected. The collector of the transistor 5 is connected to the base of the transistor 24, the collector of this transistor 24 is connected to the power supply terminal 7, the emitter is grounded via a resistor 25, and the base is connected to the transistor 7 via a resistor 26.
An output terminal 27 is led out from the emitter of this transistor 24.

なお、この場合、抵抗１３，１４の接続点に得
られる電圧と、抵抗１９及び２０の接続点に得ら
れる電圧とがバランスするように選定される。 In this case, the voltage is selected so that the voltage obtained at the connection point between the resistors 13 and 14 and the voltage obtained at the connection point between the resistors 19 and 20 are balanced.

また、原理的には、トランジスタ１７を設ける
代わりにダイオード１５とは逆向きのダイオード
を接続し、そのダイオードのアノード側にトラン
ジスタ５のコレクタと抵抗１３との接続点に無信
号時に得られる電圧とほぼ等しい直流電圧が与え
られるようにするものであるが、図の例は、その
ダイオードの代わりにトランジスタのベース・エ
ミツタを使用することにより、回路のバランスが
容易にとれるようにしたものである。 In principle, instead of providing the transistor 17, a diode with the opposite direction to the diode 15 is connected, and the voltage obtained when there is no signal is connected to the anode side of the diode at the connection point between the collector of the transistor 5 and the resistor 13. In the example shown in the figure, the base and emitter of a transistor are used in place of the diode, making it easier to balance the circuit.

上述したこの発明回路の動作について、以下説
明しよう。 The operation of the above-mentioned circuit of the invention will be explained below.

ここで、抵抗１３の値をR1、抵抗１４の値を
R2、抵抗１９の値をR3、トランジスタ５を無信
号時に流れる電流をI1、入力信号電流をｉi、また
ic＝I1＋ｉiとし、さらに抵抗１６を流れる定電流
をI2とする。 Here, the value of resistor 13 is R 1 and the value of resistor 14 is
R 2 , the value of the resistor 19 is R 3 , the current flowing through the transistor 5 when there is no signal is I 1 , the input signal current is i i , and
It is assumed that ic=I 1 +i i and that the constant current flowing through the resistor 16 is I 2 .

すると、入力信号が微少で、｜ｉi｜≦Ｉ２／２の範
囲 では、ダイオード２２，２３の順方向電圧をＶD
としたとき、この電圧ＶDより大きい電圧がこの
ダイオード２２，２３のアノード―カソード間に
かかることはなく、ダイオード２２，２３はとも
にオフとなる。 Then, when the input signal is very small and in the range of |i i |≦I 2 /2, the forward voltage of the diodes 22 and 23 is reduced to V D
When this happens, a voltage greater than this voltage V D is not applied between the anodes and cathodes of the diodes 22 and 23, and both the diodes 22 and 23 are turned off.

また、無信号時、ダイオード１５とトランジス
タ１７はともにオンで、それぞれＩ２／２の電流が流れ る。したがつて、｜ｉi｜≦Ｉ２／２の範囲では、これ
ら ダイオード１５及びトランジスタ１７はともにオ
ンとなつている。 Further, when there is no signal, both the diode 15 and the transistor 17 are on, and a current of I 2 /2 flows through each. Therefore, in the range |i i |≦I 2 /2, both the diode 15 and the transistor 17 are on.

したがつて、トランジスタ５の負荷は、抵抗１
３，１４の直列抵抗とこれらダイオード１５及び
トランジスタ１７の導通抵抗との並列回路となる
が、ダイオード１５及びトランジスタ１７の導通
抵抗はほぼ零であるので、トランジスタ５の負荷
はほぼ零となり、このトランジスタ５のコレクタ
に得られる出力電圧v0は、 v0＝０ ……(1)となる。 Therefore, the load of transistor 5 is resistor 1
A parallel circuit is formed between the series resistors 3 and 14 and the conduction resistance of the diode 15 and transistor 17, but since the conduction resistance of the diode 15 and transistor 17 is almost zero, the load on transistor 5 is almost zero, and this transistor The output voltage v 0 obtained at the collector of No. 5 is v 0 =0 (1).

次に、Ｉ２／２≦ｉi≦ＶＤ／Ｒ２＋Ｒ３（ＶDはダイ
オード２ ２，２３の順方向電圧）のときは、やはりダイオ
ード２２，２３のアノード―カソード間には順方
向電圧ＶDを越える電圧がかかることはないか
ら、これらダイオード２２，２３はともにオフと
なる。そして、ｉi≧Ｉ２／２になるときダイオード１
５ のアノード側が低くなるため、上記の範囲ではダ
イオード１５がオフとなり、一方トランジスタ１
７はオンのままとなる。そこでダイオード１５の
オフ時のインピーダンスを∞とすれば、トランジ
スタ５の負荷は抵抗１３，１４の直列抵抗とな
る。 Next, when I 2 /2≦i i ≦V D /R 2 +R 3 (V D is the forward voltage of the diodes 2 2 and 23), there is also a forward voltage between the anodes and cathodes of the diodes 22 and 23. Since no voltage exceeding voltage V D is applied, both diodes 22 and 23 are turned off. Then, when i i ≧I 2 /2, diode 1
Since the anode side of transistor 5 becomes low, diode 15 is turned off in the above range, while transistor 1
7 remains on. Therefore, if the impedance of the diode 15 when it is off is ∞, then the load of the transistor 5 will be the series resistance of the resistors 13 and 14.

従つて、このときのトランジスタ５の出力電圧
v0は、 v0＝（I1＋ｉi−I2）（R1＋R2） ＝ｉc（R1＋R2）−I2（R1＋R2） ……(2) となる。 Therefore, the output voltage of transistor 5 at this time is
v 0 is v 0 = (I 1 + i i - I 2 ) (R 1 + R 2 ) = i c (R 1 + R 2 ) - I 2 (R 1 + R 2 ) (2).

また、−Ｉ２／２≧ｉi≧−ＶＤ／Ｒ２＋Ｒ３のとき
も同様にし て、ダイオード２２，２３はオフである。また、
−Ｉ２／２≧ｉiのときにはトランジスタ５のコレクタ
、 すなわちダイオード１５のアノード側の電位が高
くなるためダイオード１５はオン、トランジスタ
１７はオフとなる。したがつて、上記範囲ではダ
イオード１５はオン、トランジスタ１７がオフと
なり、トランジスタ５の負荷はやはり抵抗１３，
１４の直列抵抗となる。 Similarly, when -I 2 /2≧i i ≧-V D /R 2 +R 3 , the diodes 22 and 23 are off. Also,
When -I 2 /2≧i i , the potential on the collector of the transistor 5, that is, on the anode side of the diode 15 becomes high, so the diode 15 is turned on and the transistor 17 is turned off. Therefore, in the above range, the diode 15 is on and the transistor 17 is off, and the load on the transistor 5 is still the resistor 13,
This results in 14 series resistances.

従つて、このときの出力電圧v0は、 v0＝（I1＋ｉi＋I2）（R1＋R2） ＝ｉc（R1＋R2）＋I2（R1＋R2） ……(3) となる。 Therefore, the output voltage v 0 at this time is v 0 = (I 1 + i i + I 2 ) (R 1 + R 2 ) = i c (R 1 + R 2 ) + I 2 (R 1 + R 2 )...(3 ) becomes.

次に、入力信号の振幅がさらに大きくなつたと
きのことを考える。 Next, consider what happens when the amplitude of the input signal becomes even larger.

即ち、ｉi＞ＶＤ／Ｒ２＋Ｒ３となると、ダイオード
２２ のカソード側の電位がそのアノード側の電位より
電圧ＶD以上低くなるため、ダイオード２２はオ
ン、ダイオード２３はオフとなる。したがつて、
トランジスタ５の負過抵抗は、抵抗１３のみとな
る。そして、このとき、ダイオード１５はオフ、
トランジスタ１７がオンであるので、出力電圧v0
は、 v0＝ｉcR1＋ＶD−I2（R4＋R2） ……(4) となる。 That is, when i i >V D /R 2 +R 3 , the potential on the cathode side of the diode 22 becomes lower than the potential on the anode side by more than the voltage V D , so the diode 22 is turned on and the diode 23 is turned off. Therefore,
The only load resistance of the transistor 5 is the resistor 13. At this time, diode 15 is turned off.
Since transistor 17 is on, the output voltage v 0
is v 0 =i c R 1 +V D −I 2 (R 4 +R 2 ) (4).

次にｉi＜−ＶＤ／Ｒ２＋Ｒ３となると、逆にダイオ
ード ２２のカソード側の電位がそのアノード側の電位
よりＶD以上高くなるので、ダイオード２２はオ
フ、ダイオード２３がオンとなる。従つてトラン
ジスタ５の負荷抵抗は抵抗１３となり、このと
き、ダイオード１５がオンで、トランジスタ１７
がオフであるので、出力電圧v0は、 v0＝ｉcR1−ＶD＋I2（R1＋R2） ……(5) となる。 Next, when i i <-V D /R 2 + R 3 , the potential on the cathode side of the diode 22 becomes higher than the potential on the anode side by more than V D , so the diode 22 is turned off and the diode 23 is turned on. . Therefore, the load resistance of the transistor 5 becomes the resistance 13, and at this time, the diode 15 is on and the transistor 17
is off, the output voltage v 0 is v 0 =i c R 1 −V D +I 2 (R 1 +R 2 ) (5).

ここで、(4)式及び(5)式において、 ＶD＝I2（R1＋R2） ……(6) となるように電流I2を定めれば、(4)式及び(5)式
は、ともに、 v0＝ｉcR1 ……(7) となる。 Here, in equations (4) and (5), if the current I 2 is determined so that V D = I 2 (R 1 + R 2 ) ...(6), then equations (4) and (5) Both equations are v 0 =i c R 1 (7).

上述した、(1)式、(2)式、(3)式及び(7)式からこの
発明の人出力特性を図に表せば、第３図に示すよ
うになる。なお、第３図においては、横軸をｉc
−I1＝ｉiとしている。 If the human output characteristics of the present invention are plotted from the above-mentioned equations (1), (2), (3), and (7), it will be as shown in FIG. 3. In addition, in Fig. 3, the horizontal axis is i c
−I 1 =i i .

この第３図の特性図からも明らかなように、上
述したこの発明によるベースクリツプ回路におい
ては、I2なる幅で、入力信号のベース部分が抑圧
されてノイズが除去されるとともに、入力信号の
大振幅時にはリニアな特性となるので、出力信号
が抑圧された分だけ小さくなつてしまうというこ
とがなくなる。 As is clear from the characteristic diagram of FIG. 3, in the above-mentioned base clip circuit according to the present invention, the base portion of the input signal is suppressed and noise is removed with a width of I2 , and the input signal is Since the characteristic is linear when the amplitude is large, the output signal does not become smaller by the amount of suppression.

第４図は、この発明回路の他の具体例で、信号
入力段が簡略化された場合の例である。 FIG. 4 shows another specific example of the circuit of the present invention, in which the signal input stage is simplified.

即ち、入力端子２９はコンデンサ３０を通じて
トランジスタ３１のベースに接続され、さらにこ
のベースは、電源端子７と接地間に接続された抵
抗３２及び３３の接続点に接続され、このトラン
ジスタ３１のエミツタは抵抗３４を通じて接地さ
れ、コレクタは抵抗３５及び３６の直列回路を介
して電源端子７に接続される。そして、抵抗３５
及び３６の接続点が抵抗３７とコンデンサ３８の
直列回路を介して接地され、抵抗３７に並列に、
ダイオード３９が接続されるとともに、このダイ
オード３９とは逆向きのダイオード４０が接続さ
れる。この例の場合、無信号時において、抵抗３
７及びコンデンサ３８の接続点に得られる電圧
が、抵抗３５及び３６の接続点に無信号時に得ら
れる電圧とバランスするように選定される。 That is, the input terminal 29 is connected to the base of a transistor 31 through a capacitor 30, and this base is further connected to the connection point of resistors 32 and 33 connected between the power supply terminal 7 and ground, and the emitter of this transistor 31 is connected to the resistor 31. It is grounded through 34, and its collector is connected to power supply terminal 7 through a series circuit of resistors 35 and 36. And resistance 35
and 36 are grounded through a series circuit of a resistor 37 and a capacitor 38, and in parallel with the resistor 37,
A diode 39 is connected, and a diode 40 having a direction opposite to that of the diode 39 is connected. In this example, when there is no signal, the resistor 3
The voltage obtained at the connection point between resistor 7 and capacitor 38 is selected so as to balance with the voltage obtained at the connection point between resistors 35 and 36 when there is no signal.

この例の場合も、第２図の回路と全く同様な特
性となり、入力信号の大振幅時の特性はリニアな
ものとなる。 In this example, the characteristics are exactly the same as those of the circuit shown in FIG. 2, and the characteristics are linear when the input signal has a large amplitude.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来のベースクリツプ回路の動作を説
明するための波形図、第２図はこの発明によるベ
ースクリツプ回路の一例の回路図、第３図はその
入出力特性を示す図、第４図はこの発明によるベ
ースクリツプ回路の他の例の回路図である。 ５はトランジスタ、７は電源端子、１０，１
１，１２は抵抗、１３，１４は第２及び第３の抵
抗、１５は第１のダイオード、１６は電流源を構
成する抵抗、１７はそのベース・エミツタ間が第
２のダイオードとされるトランジスタ、２２，２
３は第３及び第４のダイオードである。 Fig. 1 is a waveform diagram for explaining the operation of a conventional base clip circuit, Fig. 2 is a circuit diagram of an example of the base clip circuit according to the present invention, Fig. 3 is a diagram showing its input/output characteristics, and Fig. 4 is a circuit diagram of another example of the base clip circuit according to the present invention. 5 is a transistor, 7 is a power supply terminal, 10, 1
1 and 12 are resistors, 13 and 14 are second and third resistors, 15 is a first diode, 16 is a resistor constituting a current source, and 17 is a transistor whose base-emitter is a second diode. ,22,2
3 is the third and fourth diodes.

Claims (1)

【特許請求の範囲】 １ 入力信号がベースに供給されるトランジスタ
のエミツタは第１の抵抗を介して接地され、コレ
クタは第２及び第３の抵抗の直列回路を介して電
源端子に接続され、上記トランジスタのコレクタ
と上記第２の抵抗との接続点が第１のダイオード
と定電流源の直列回路を介して接地され、この第
１のダイオードと定電流源との接続点が上記第１
のダイオードとは逆向きの第２のダイオードの一
端に接続され、この第２のダイオードの他端に上
記トランジスタと上記第２の抵抗との接続点に無
信号時に得られる電圧とほぼ等しい電圧を与え、
上記第２及び第３の抵抗の接続点に互いに逆向き
に接続された第３及び第４のダイオードの並列回
路の一端が接続されるとともに、この第３及び第
４のダイオードの並列回路の他端に上記第２及び
第３の抵抗の接続点に得られる電圧とほぼバラン
スする電圧が印加されるようになされ、さらに、
上記第２の抵抗の値をR1、第３の抵抗の値を
R2、上記ダイオードの導通時の電圧をＶD、上記
定電流源の電流をI2としたとき、 ＶD＝I2（R1＋R2） なる関係が成立するようにされ、上記トランジス
タのコレクタより出力信号が取り出されるように
されたベースクリツプ回路。[Claims] 1. The emitter of a transistor whose base is supplied with an input signal is grounded via a first resistor, and its collector is connected to a power supply terminal via a series circuit of second and third resistors, A connection point between the collector of the transistor and the second resistor is grounded through a series circuit of a first diode and a constant current source, and a connection point between the first diode and the constant current source is connected to the first
The diode is connected to one end of a second diode in the opposite direction, and a voltage approximately equal to the voltage obtained at the connection point between the transistor and the second resistor when there is no signal is applied to the other end of the second diode. give,
One end of a parallel circuit of third and fourth diodes connected in opposite directions is connected to the connection point of the second and third resistors, and the other end of the parallel circuit of third and fourth diodes is connected to the connection point of the second and third resistors. A voltage that is approximately balanced with the voltage obtained at the connection point of the second and third resistors is applied to the end, and further,
The value of the second resistor is R 1 and the value of the third resistor is R 1 .
R 2 , the voltage when the diode is conductive is V D , and the current of the constant current source is I 2 , the relationship V D = I 2 (R 1 + R 2 ) is established, and the A base clip circuit in which the output signal is taken out from the collector.
JP8371878A 1978-07-10 1978-07-10 Base clipping circuit Granted JPS5510287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8371878A JPS5510287A (en) 1978-07-10 1978-07-10 Base clipping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8371878A JPS5510287A (en) 1978-07-10 1978-07-10 Base clipping circuit

Publications (2)

Publication Number Publication Date
JPS5510287A JPS5510287A (en) 1980-01-24
JPS6150406B2 true JPS6150406B2 (en) 1986-11-04

Family

ID=13810283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8371878A Granted JPS5510287A (en) 1978-07-10 1978-07-10 Base clipping circuit

Country Status (1)

Country Link
JP (1) JPS5510287A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623390U (en) * 1979-07-27 1981-03-02
JPS5715516U (en) * 1980-07-02 1982-01-26
US6235192B1 (en) 1997-03-20 2001-05-22 Parker-Hannifin Corporation Biflow drier with improved filtration

Also Published As

Publication number Publication date
JPS5510287A (en) 1980-01-24

Similar Documents

Publication Publication Date Title
EP0067447B1 (en) Current mirror circuit
JPS60501035A (en) Comparator circuit with reduced input bias current
JPH0446009B2 (en)
US4321524A (en) Transistorized voltage limiter
JP3111460B2 (en) Voltage / absolute current converter circuit
JPS6150406B2 (en)
JPS6337528B2 (en)
JPS6150405B2 (en)
JPH0221784Y2 (en)
JPS6133483B2 (en)
JPH0642250Y2 (en) Negative output voltage stabilized power supply circuit
JP2600890B2 (en) Pulse edge extension circuit
JPH0210677Y2 (en)
JPH0321082Y2 (en)
JPH079615B2 (en) Absolute voltage-current conversion circuit
JPH0138981Y2 (en)
KR800001233B1 (en) Base clipping circuit
JPS6338889B2 (en)
KR900000376Y1 (en) Window comparator circuit
JPH0418482B2 (en)
KR920007132Y1 (en) Rectifying circuit
JPH0216042B2 (en)
JP2661138B2 (en) Current amplifier circuit
JP3503297B2 (en) Voltage-current conversion circuit
JPH057887B2 (en)