JPH0321082Y2 - - Google Patents
Info
- Publication number
- JPH0321082Y2 JPH0321082Y2 JP18639583U JP18639583U JPH0321082Y2 JP H0321082 Y2 JPH0321082 Y2 JP H0321082Y2 JP 18639583 U JP18639583 U JP 18639583U JP 18639583 U JP18639583 U JP 18639583U JP H0321082 Y2 JPH0321082 Y2 JP H0321082Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- output
- current
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は４個のダイオードでブリツジ構成され
たブリツジ型のスイツチ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bridge type switch circuit having a bridge configuration of four diodes.
従来から、第１図に示すようなブリツジ型のス
イツチ回路が入力信号の切換え回路等に使用され
ている。第１図において、ダイオード１，２，
３，４はブリツジ型のスイツチ部Ｓを構成してお
り、ダイオード１と３の結合点にはダイオード５
のアノードが又、電流源I1を介して正の電源（＋
Vcc）が接続されている。ダイオード２と４の結
合点にはダイオード６のカソードが又、電流源I2
を介して負の電源（−Vcc）が接続されている。
ダイオード１と２の結合点には入力信号Viが入
力され、出力信号Voはダイオード３と４の結合
点から得られる。又、ダイオード５のカソード、
ダイオード６のアノードには各々制御信号Vc1，
Vc2が印加される。 Conventionally, a bridge type switch circuit as shown in FIG. 1 has been used as an input signal switching circuit, etc. In FIG. 1, diodes 1, 2,
3 and 4 constitute a bridge type switch section S, and a diode 5 is connected to the connection point of diodes 1 and 3.
The anode of is also connected to the positive power supply (+
Vcc) is connected. At the junction of diodes 2 and 4, the cathode of diode 6 also connects a current source I 2
A negative power supply (-Vcc) is connected through the terminal.
An input signal Vi is input to the junction between diodes 1 and 2, and an output signal Vo is obtained from the junction between diodes 3 and 4. Also, the cathode of diode 5,
The anode of the diode 6 is connected to the control signal Vc 1 ,
Vc 2 is applied.
上記構成のスイツチ回路の動作を以下に説明す
る。 The operation of the switch circuit having the above configuration will be explained below.
いま、制御信号Vc1が高レベル、制御信号Vc2
が低レベルの状態にある。この状態では、ダイオ
ード５，６はオフとなるので、電流源I1からI2へ
電流Ｉが流れ、ダイオード１，２，３，４はオ
ン、すなわちスイツチ部Ｓはオンとなる。これに
よつて入力信号Viは出力信号Voとして出力され
る。制御信号Vc1が低レベル、制御信号Vc2が高
レベルの場合、電流源I1からの電流Ｉはダイオー
ド５へ流れ、電流源I2からの電流Ｉはダイオード
６へ流れる。これによつてダイオード１，２，
３，４はオフ、すなわちスイツチ部Ｓはオフとな
り出力信号Voは生じない。 Now, the control signal Vc 1 is at high level, and the control signal Vc 2 is at high level.
is at a low level. In this state, diodes 5 and 6 are off, so current I flows from current source I 1 to I 2 , and diodes 1, 2, 3, and 4 are on, that is, switch section S is on. As a result, the input signal Vi is output as the output signal Vo. When the control signal Vc 1 is at a low level and the control signal Vc 2 is at a high level, the current I from the current source I 1 flows to the diode 5 and the current I from the current source I 2 flows to the diode 6. This causes diodes 1, 2,
3 and 4 are off, that is, the switch section S is off, and no output signal Vo is generated.
上述の如くしてスイツチ動作を行なうことがで
きる。しかしながら、ダイオード１，２，３，４
がオン、オフいずれの状態でも電流Ｉが流れるた
め、消費電力が極めて大きいという欠点があつ
た。 A switch operation can be performed as described above. However, diodes 1, 2, 3, 4
Since the current I flows in either the on or off state, the power consumption is extremely large.
本考案は上記欠点に鑑みなされたもので、低消
費電力かつ構成簡単なスイツチ回路を提供するこ
とを目的とする。 The present invention was devised in view of the above-mentioned drawbacks, and an object of the present invention is to provide a switch circuit with low power consumption and a simple configuration.
以下、本考案の一実施例を用いて詳説する。 Hereinafter, the present invention will be explained in detail using one embodiment.
第２図は本考案のスイツチ回路を表わす図であ
る。第１図と同一部分には同一符号を付してい
る。第２図において、ダイオード１，２，３，４
はブリツジ型のスイツチ部Ｓを構成している。ダ
イオード１と３の結合点にはダイオード５のアノ
ードおよびトランジスタ９のコレクタが接続され
ている。トランジスタ９のエミツタは抵抗８を介
して又、ベースはツエナーダイオード７を介して
正の電源（＋Vcc）に接続されている。ツエナー
ダイオード７、抵抗８、トランジスタ９は定電流
源I1を構成している。ダイオード５のカソードは
コンデンサ１５を介して接地に又、演算増幅器１
９の出力端子に接続されている。演算増幅器１９
へは、ツエナーダイオード１７，２１を介して
正、負の電源（＋Vcc），（−Vcc）が供給されて
いる。演算増幅器１９の反転入力端子、非反転入
力端子は各々演算増幅器２０の非反転入力端子お
よび制御信号Vc1、反転入力端子および制御信号
Vc2に接続されている。演算増幅器２０はツエナ
ーダイオード１８，２２を介して負、正の電源
（−Vcc），（＋Vcc）に接続されており、又、そ
の出力端子はコンデンサ１６を介して接地へ、ダ
イオード６を介してトランジスタ１３のコレクタ
へ、抵抗１０を介してトランジスタ９のベースへ
接続されている。トランジスタ１３のコレクタは
ダイオード２と４の結合点に、エミツタは抵抗１
２を介して負の電源（−Vcc）に、ベースは各々
抵抗１４、ツエナーダイオード１１を介して演算
増幅器１９の出力端子、負の電源（−Vcc）に接
続されている。ツエナーダイオード１１、抵抗１
２、トランジスタ１３は定電流源I2を構成してい
る。上述するように、特にトランジスタ９のベー
スは抵抗器１０を介して演算増幅器２０の出力端
子に、トランジスタ１３のベースは抵抗１４を介
して演算増幅器１９の出力端子にそれぞれ接続さ
れる。コンデンサ１５，１６は演算増幅器１９，
２０の出力インピーダンスを小さくするためのコ
ンデンサである。 FIG. 2 is a diagram showing the switch circuit of the present invention. The same parts as in FIG. 1 are given the same reference numerals. In Figure 2, diodes 1, 2, 3, 4
constitutes a bridge-type switch section S. The anode of diode 5 and the collector of transistor 9 are connected to the junction of diodes 1 and 3. The emitter of the transistor 9 is connected through a resistor 8, and the base is connected through a Zener diode 7 to a positive power supply (+Vcc). The Zener diode 7, the resistor 8, and the transistor 9 constitute a constant current source I1 . The cathode of the diode 5 is connected to ground via a capacitor 15 and connected to the operational amplifier 1.
It is connected to the output terminal of 9. Operational amplifier 19
Positive and negative power supplies (+Vcc) and (-Vcc) are supplied to the diodes 17 and 21 through Zener diodes 17 and 21, respectively. The inverting input terminal and the non-inverting input terminal of the operational amplifier 19 are the non-inverting input terminal and control signal Vc 1 of the operational amplifier 20, and the inverting input terminal and the control signal, respectively.
Connected to Vc 2 . The operational amplifier 20 is connected to negative and positive power supplies (-Vcc) and (+Vcc) via Zener diodes 18 and 22, and its output terminal is connected to ground via a capacitor 16 and via a diode 6. It is connected to the collector of transistor 13 and to the base of transistor 9 via resistor 10. The collector of transistor 13 is connected to the junction of diodes 2 and 4, and the emitter is connected to resistor 1.
2 to the negative power supply (-Vcc), and the base is connected to the output terminal of the operational amplifier 19 and the negative power supply (-Vcc) through the resistor 14 and the Zener diode 11, respectively. Zener diode 11, resistor 1
2. The transistor 13 constitutes a constant current source I2 . As mentioned above, in particular, the base of transistor 9 is connected to the output terminal of operational amplifier 20 via resistor 10, and the base of transistor 13 is connected to the output terminal of operational amplifier 19 via resistor 14. Capacitors 15 and 16 are operational amplifiers 19,
This is a capacitor for reducing the output impedance of 20.
以下、第２図に示したスイツチ回路の動作を説
明する。 The operation of the switch circuit shown in FIG. 2 will be explained below.
いま、制御信号Vc1として基準電圧VREFが入力
されており、制御信号Vc2は基準電圧VREFよりも
高いレベルにあるとする。この状態では、演算増
幅器１９への印加電源電圧に等しい高レベル出力
電圧が、その出力端子に生ずる。前記高レベル出
力電圧はツエナーダイオード７，１１，１７，１
８，２１，２２のツエナー電圧を全てVzとする
と、（Vcc−Vz）である。演算増幅器２０の出力
電圧は（−Vcc＋Vz）となる。これにより、ダ
イオード５，６はオフとなり、電流源I1、スイツ
チ部Ｓ、電流源I2を介して電流が流れ、スイツチ
部Ｓはオンとなる。 It is now assumed that the reference voltage V REF is input as the control signal Vc 1 , and the control signal Vc 2 is at a higher level than the reference voltage V REF . In this state, a high level output voltage equal to the applied supply voltage to operational amplifier 19 is produced at its output terminal. The high level output voltage is provided by Zener diodes 7, 11, 17, 1.
If the Zener voltages of 8, 21, and 22 are all Vz, then (Vcc-Vz) is obtained. The output voltage of the operational amplifier 20 is (-Vcc+Vz). As a result, the diodes 5 and 6 are turned off, current flows through the current source I 1 , the switch section S, and the current source I 2 , and the switch section S is turned on.
したがつて、入力信号Viはスイツチ部Ｓを介
して出力信号Voとして出力される。次に、制御
信号Vc2が基準電圧VREFよりも低いレベルに設定
された場合、演算増幅器１９，２０の出力端子に
は各々（−Vcc＋Vz），（Vcc−Vz）の電位が生
じる。電流源I1，I2からはツエナー電圧Vz等に関
連する値の電流が発生する。前記電流は各々、ダ
イオード５，６を介して流れる。即ち、トランジ
スタ９を考えると、ツエナーダイオード７はほぼ
オフ状態で、エミツタ（コレクタ）電流は電源電
圧Vcc、ツエナーダイオード２２のツエナー電
圧、抵抗器８，１０の値でほぼ決定され、非常に
小さくなる。ツエナー電圧Vzの電圧値を変える
ことにより、前記電流を任意に設定することが可
能となり、ツエナー電圧Vzが低いツエナーダイ
オードを使用すれば、前記電流を小さくできる。
電流源I1，I2からの電流はスイツチ部Ｓに流れな
いのでオフ状態となり出力信号Voは生じない。
入力信号Viが高周波数信号の場合でも、ダイオ
ード１，２の接合容量を介して通つた信号はダイ
オード５，６に流れるので、出力信号Voは生じ
ず、スイツチ部Ｓは完全にオフとなる。 Therefore, the input signal Vi is outputted via the switch section S as the output signal Vo. Next, when the control signal Vc 2 is set to a level lower than the reference voltage VREF , potentials of (-Vcc+Vz) and (Vcc-Vz) are generated at the output terminals of the operational amplifiers 19 and 20, respectively. Current sources I 1 and I 2 generate currents with values related to the Zener voltage Vz and the like. The currents flow through diodes 5, 6, respectively. That is, considering the transistor 9, the Zener diode 7 is almost in an off state, and the emitter (collector) current is almost determined by the power supply voltage Vcc, the Zener voltage of the Zener diode 22, and the values of the resistors 8 and 10, and is very small. . By changing the voltage value of the Zener voltage Vz, the current can be set arbitrarily, and if a Zener diode with a low Zener voltage Vz is used, the current can be reduced.
Since the currents from the current sources I 1 and I 2 do not flow to the switch section S, it is in an off state and no output signal Vo is generated.
Even when the input signal Vi is a high frequency signal, the signal passed through the junction capacitance of diodes 1 and 2 flows to diodes 5 and 6, so no output signal Vo is generated and the switch section S is completely turned off.
以上述べた如く本考案によれば、簡単な構成で
低消費電力なスイツチ回路を実現できる。 As described above, according to the present invention, a switch circuit with a simple configuration and low power consumption can be realized.
なお、演算増幅器１９，２０の飽和電圧を利用
すれば、ツエナーダイオード１７，１８を省略す
ることもできる。 Note that by utilizing the saturation voltages of the operational amplifiers 19 and 20, the Zener diodes 17 and 18 can be omitted.
第１図は従来のスイツチ回路の回路図。第２図
は本考案のスイツチ回路の回路図。
Ｓ：スイツチ部、I1，I2：電流源、１９，２
０：演算増幅器。
Figure 1 is a circuit diagram of a conventional switch circuit. Figure 2 is a circuit diagram of the switch circuit of the present invention. S: Switch part, I 1 , I 2 : Current source, 19, 2
0: Operational amplifier.
Claims (1)
１、第２端子を有するブリツジ型スイツチ部
と、 出力が前記第１端子に接続され、かつ該出力
の電流の大きさを制御する第１電流制御端子を
備えている第１電流源と、 出力が前記第２端子に接続され、かつ該出力
の電流の大きさを制御する第２電流制御端子を
備えている第２電流源と、 反転端子、非反転端子にそれぞれ第１制御信
号、第２制御信号が印加され、出力端子が前記
第２電流制御端子に接続された第１演算増幅器
と、 反転端子、非反転端子にそれぞれ第２制御信
号、第１制御信号が印加され、出力端子が前記
第１電流制御端子に接続された第２演算増幅器
と、 前記第１端子と前記第１演算増幅器の出力と
の間にアノードを前記第１端子側にして接続さ
れた第１ダイオード手段と、 前記第２端子と前記第２演算増幅器の出力と
の間にカソードを前記第２端子側にして接続さ
れた第２ダイオード手段と、 を備え成るスイツチ回路。 (2) 前記第１電流源が、 前記第１端子にコレクタが接続された第１ト
ランジスタと、 前記第１トランジスタのエミツタと第１電源
との間に接続された第１抵抗と、 前記第１トランジスタのベースと前記第１電
源との間にカソードを前記第１電源側にして接
続された第１ツエナーダイオードと、 前記第１トランジスタのベースと前記第１電
流制御端子との間に接続された第２抵抗と、 を備えて成る実用新案登録請求の範囲第(1)項記
載のスイツチ回路。 (3) 前記第２電流源が、 前記第２端子にコレクタが接続された第２ト
ランジスタと、 前記第２トランジスタのエミツタと第２電源
との間に接続された第３抵抗と、 前記第２トランジスタのベースと前記第２電
源との間にアノードを前記第２電源側にして接
続された第２ツエナーダイオードと、 前記第２トランジスタのベースと前記第２電
流制御端子との間に接続された第４抵抗と、 を備えて成る実用新案登録請求の範囲第(1)項記
載のスイツチ回路。[Claims for Utility Model Registration] (1) A bridge-type switch portion having an input signal terminal, an output signal terminal, and first and second terminals; an output connected to the first terminal; a first current source having a first current control terminal that controls the magnitude of the current; and a second current control terminal having an output connected to the second terminal and controlling the magnitude of the current of the output. a first operational amplifier having an inverting terminal and a non-inverting terminal applied with a first control signal and a second control signal, respectively, and an output terminal connected to the second current control terminal; and an inverting terminal. , a second operational amplifier having a non-inverting terminal applied with a second control signal and a first control signal, respectively, and an output terminal connected to the first current control terminal; and the first terminal and the output of the first operational amplifier. a first diode means connected between the second terminal and the output of the second operational amplifier with the anode facing the first terminal; and a first diode means connected between the second terminal and the output of the second operational amplifier with the cathode facing the second terminal. A switch circuit comprising: second diode means; (2) The first current source includes: a first transistor having a collector connected to the first terminal; a first resistor connected between the emitter of the first transistor and a first power source; and the first transistor. a first Zener diode connected between the base of the transistor and the first power source with its cathode facing the first power source; and a first Zener diode connected between the base of the first transistor and the first current control terminal. A switch circuit according to claim (1) of the utility model registration, comprising: a second resistor; (3) The second current source includes: a second transistor having a collector connected to the second terminal; a third resistor connected between the emitter of the second transistor and a second power source; and the second transistor. a second Zener diode connected between the base of the transistor and the second power source with its anode facing the second power source; and a second Zener diode connected between the base of the second transistor and the second current control terminal. A switch circuit according to claim (1) of the utility model registration, comprising: a fourth resistor; and a fourth resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18639583U JPS6093331U (en) | 1983-12-01 | 1983-12-01 | switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18639583U JPS6093331U (en) | 1983-12-01 | 1983-12-01 | switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093331U JPS6093331U (en) | 1985-06-26 |
| JPH0321082Y2 true JPH0321082Y2 (en) | 1991-05-08 |
Family
ID=30402617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18639583U Granted JPS6093331U (en) | 1983-12-01 | 1983-12-01 | switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093331U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4377940B2 (en) * | 2005-01-28 | 2009-12-02 | アンリツ株式会社 | Short pulse radar and control method thereof |
-
1983
- 1983-12-01 JP JP18639583U patent/JPS6093331U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6093331U (en) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (en) | Electric circuit | |
| US4437023A (en) | Current mirror source circuitry | |
| JPH07271461A (en) | Stabilized-voltage generation and control circuit | |
| US4463319A (en) | Operational amplifier circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0321082Y2 (en) | ||
| JPH03788B2 (en) | ||
| JP3443266B2 (en) | Constant voltage circuit | |
| KR930007795B1 (en) | Amp circuit operable at low power amplification | |
| JPH0210677Y2 (en) | ||
| JPH054048Y2 (en) | ||
| JPS6133710Y2 (en) | ||
| JPH0352031Y2 (en) | ||
| JP3119781B2 (en) | Current generator | |
| JP2586551B2 (en) | Saw wave amplitude control circuit | |
| JPS5914817Y2 (en) | Stabilized power supply circuit | |
| KR940003612Y1 (en) | Output voltage stabilization circuit for audio amplifier | |
| JPS6115619Y2 (en) | ||
| JPS6118457Y2 (en) | ||
| JPH0445199Y2 (en) | ||
| JPH0346574Y2 (en) | ||
| JP3671519B2 (en) | Current supply circuit | |
| JP2528838Y2 (en) | DC power supply circuit |