JPH0221784Y2 - - Google Patents
Info
- Publication number
- JPH0221784Y2 JPH0221784Y2 JP17947083U JP17947083U JPH0221784Y2 JP H0221784 Y2 JPH0221784 Y2 JP H0221784Y2 JP 17947083 U JP17947083 U JP 17947083U JP 17947083 U JP17947083 U JP 17947083U JP H0221784 Y2 JPH0221784 Y2 JP H0221784Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- switching element
- muting
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
技術分野
この考案は差動増幅器のミユーテイング回路に
関し、特に電流駆動型のスイツチング素子を用い
て差動増幅器のミユーテイングを制御するミユー
テイング回路に関する。[Detailed Description of the Invention] Technical Field The present invention relates to a muting circuit for a differential amplifier, and particularly to a muting circuit that controls the muting of a differential amplifier using a current-driven switching element.
背景技術
従来この種の回路として第1図に示すものがあ
る。図において、PNPトランジスタ1,2が差
動トランジスタであつてそのベース間に入力信号
Viが印加されている。この両トランジスタ1,
2の各コレクタには負荷抵抗3,4が夫々接続さ
れており、この各コレクタから一対の差動出力
Voが導出されている。尚、5は差動増幅器の電
流源を示している。BACKGROUND ART A conventional circuit of this type is shown in FIG. In the figure, PNP transistors 1 and 2 are differential transistors, and the input signal is applied between their bases.
Vi is applied. Both transistors 1,
Load resistors 3 and 4 are connected to each collector of 2, respectively, and a pair of differential outputs are output from each collector.
Vo has been derived. Note that 5 indicates a current source of the differential amplifier.
この差動増幅器のミユーテイングをなすべく、
一対のNPNトランジスタ6,7が設けられてお
り、トランジスタ6のエミツタとトランジスタ7
のコレクタとが共通接続されて差動出力の1つに
接続され、またトランジスタ6、のコレクタとト
ランジスタ7のエミツタとが共通接続されて差動
出力の他の1つに接続されている。両トランジス
タ6,7のベースに抵抗8を介してミユーテイン
グ制御信号Vcが供給されるようになつている。 In order to mute this differential amplifier,
A pair of NPN transistors 6 and 7 are provided, with the emitter of transistor 6 and the emitter of transistor 7
The collectors of the transistors 6 and 7 are commonly connected and connected to one of the differential outputs, and the collectors of the transistors 6 and 7 are commonly connected to the other one of the differential outputs. A muting control signal Vc is supplied to the bases of both transistors 6 and 7 via a resistor 8.
この構成で、ミユーテイング制御信号Vcを高
レベルとしてトランジスタ6,7を同時にオンせ
しめて差動出力を短絡状とすれば、この差動出力
は同電位で逆位相の関係にあるから、お互いに打
ち消しあつてミユーテイング状態となるのであ
る。 In this configuration, if the muting control signal Vc is set to high level and transistors 6 and 7 are turned on simultaneously to short-circuit the differential outputs, the differential outputs have the same potential and opposite phases, so they cancel each other out. This results in a state of mutating.
しかしながら、トランジスタ6,7は電流駆動
型のスイチング素子であるので、オン時にはベー
ス駆動電流に起因する電流が各エミツタから流出
して負荷抵抗3,4へ夫々流入することになる。
その結果、差動出力端子の直流電位がトランジス
タのオン時とオフ時とで変化しいわゆるポツプ音
として出力さされることになり不都合である。 However, since the transistors 6 and 7 are current-driven switching elements, when they are turned on, current caused by the base drive current flows out of each emitter and flows into the load resistors 3 and 4, respectively.
As a result, the DC potential of the differential output terminal changes between when the transistor is on and when the transistor is off, resulting in a so-called pop sound being output, which is inconvenient.
第2図は従来の回路の他の例を示すものであ
り、第1図と同等部分は同一符号によつて示して
いる。この例では、電流駆動型のスイツチング素
子としてダイオードを用いており、ダイオード
9,170のアノードを供通接続し、カソードを
夫々一対の差動出力に接続している。そして、ア
ノード供通接続点に抵抗8を介してミユーテイン
グ制御信号Vcを印加している。 FIG. 2 shows another example of a conventional circuit, and parts equivalent to those in FIG. 1 are designated by the same reference numerals. In this example, diodes are used as current-driven switching elements, and the anodes of diodes 9 and 170 are connected in series, and the cathodes are connected to a pair of differential outputs. A muting control signal Vc is applied to the anode connection point via a resistor 8.
この例でも、ダイオード9,10がオンの時に
オン電流が夫々負荷抵抗3,4へ流入してポツプ
音の発生を招来するのである。 In this example as well, when the diodes 9 and 10 are on, the on-currents flow into the load resistors 3 and 4, respectively, causing pop noise.
考案の開示
この考案の目的はミユーテイングオンオフによ
つて生ずるポツプ音の発生をなくした差動増幅器
のミユーテイング回路を提供することである。DISCLOSURE OF THE INVENTION An object of the present invention is to provide a muting circuit for a differential amplifier that eliminates pop noises caused by muting on/off.
この考案によるミユーテイング回路は、差動増
幅器の一対の差動出力間を電流駆動型スイツチン
グ素子を用いて短絡制御することによつてミユー
テイングをなすようにした差動増幅器ミユーテイ
ング回路であつて、スイツチング素子の駆動電流
と逆方向の駆動電流を有しスイツチング素子と共
に同時にオンとなる別の電流駆動型スイツチング
素子を差動出力間に設けて、これ等両スイツチン
グ素子の駆動により生ずる電流を等しく設定して
なることを特徴とする。 The muting circuit according to this invention is a differential amplifier muting circuit that performs muting by short-circuiting a pair of differential outputs of a differential amplifier using a current-driven switching element. Another current-driven switching element that has a drive current in the opposite direction to the drive current and is turned on at the same time as the switching element is provided between the differential outputs, and the currents generated by driving both switching elements are set to be equal. It is characterized by becoming.
実施例
以下に本考案の実施例を図面を用いて説明す
る。Embodiments Examples of the present invention will be described below with reference to the drawings.
第3図は本考案の実施例の回路図であり、第1
図と同等部分は同一符号により示している。本例
では、第1図のNPNトランジスタ7の代りに
PNPトランジスタ11を用いて、そのエミツタ
をトランジスタ6のエミツタに、またトランジス
タ11のコレクタをトランジスタ6のコレクタに
夫々供通接続している。このトランジスタ11の
ベースには抵抗12を介してNPNトランジスタ
13のコレクタ出力が供給されている。このトラ
ンジスタ13のエミツタは接地されてインバータ
として動作するようになつている。 FIG. 3 is a circuit diagram of an embodiment of the present invention.
Parts equivalent to those in the figures are indicated by the same reference numerals. In this example, instead of NPN transistor 7 in Fig. 1,
A PNP transistor 11 is used, the emitter of which is connected to the emitter of transistor 6, and the collector of transistor 11 to the collector of transistor 6. The base of this transistor 11 is supplied with the collector output of an NPN transistor 13 via a resistor 12. The emitter of this transistor 13 is grounded so that it operates as an inverter.
このインバータトランジスタ13のベースに
は、抵抗15を介してミユーテイング制御信号
Vcが印加されており、この信号Vcはまた可変抵
抗器14と抵抗8とを介してトランジスタ6のベ
ースへ供給されている。 A muting control signal is connected to the base of the inverter transistor 13 via a resistor 15.
Vc is applied, and this signal Vc is also supplied to the base of transistor 6 via variable resistor 14 and resistor 8.
かかる構成において、ミユーテイングをなべく
制御信号Vcを高レベルとすれば、NPNトランジ
スタ6はオンとなつて差動出力間を短絡してミユ
ーテイングが可能となるが、この時インバータト
ランジスタ13がオンとなつてPNPトランジス
タ11のベースから駆動電流を引込み、トランジ
スタ11をオンとする。 In such a configuration, if the control signal Vc is set to a high level as much as possible for muting, the NPN transistor 6 will be turned on and the differential outputs will be short-circuited to enable muting, but at this time the inverter transistor 13 will be turned on. A drive current is drawn from the base of the PNP transistor 11, and the transistor 11 is turned on.
そこで、このトランジスタ11によつてトラン
ジスタ6のベース駆動電流によるエミツタ電流を
全て吸込むようにすれば、負荷抵抗にはトランジ
スタのオン時の駆動電流による電流は何等流入し
なくなり、ポツプ音の発生が防止可能となるの
で、ある。そのために、トランジスタ6と11の
ベース駆動電流を等しくする必要があり、これは
可変抵抗器14の調整によつて可能である。 Therefore, if the transistor 11 is configured to absorb all the emitter current due to the base drive current of the transistor 6, no current due to the drive current when the transistor is on will flow into the load resistor, making it possible to prevent pop noises from occurring. Therefore, there is. For this purpose, it is necessary to equalize the base drive currents of transistors 6 and 11, and this can be done by adjusting variable resistor 14.
上記においては、両トランジスタ6,11の電
流ゲインが等しい場合であるが、等しくない場合
はトランジスタ6のエミツタ電流とトランジスタ
11のそれとが等しくなるようにすれば良く、こ
の場合も同様に可変抵抗器14の調整をなせばよ
い。 In the above case, the current gains of both transistors 6 and 11 are equal, but if they are not equal, it is sufficient to make the emitter current of transistor 6 equal to that of transistor 11, and in this case, the variable resistor is also used. All you have to do is make 14 adjustments.
第4図は本考案の他の実施例を示す図であり、
第2,3図と同等部分は同一符号により示されて
いる。ダイオード9,10の他にダイオード1
6,17を設けたものであり、ダイオード16,
17のカソードを供通接続してトランジスタ13
のコレクタ出力を抵抗12を介してこの供通接続
点へ印加している。ダイオード16,17の各ア
ノードを夫々差動出力に接続したものであり、他
の構成は第2,3図の例と同一であり、その説明
は省略する。 FIG. 4 is a diagram showing another embodiment of the present invention,
Parts equivalent to those in FIGS. 2 and 3 are designated by the same reference numerals. In addition to diodes 9 and 10, diode 1
6, 17, and diodes 16, 17 are provided.
Transistor 13 is connected by connecting the cathode of 17.
The collector output of is applied to this connection point via a resistor 12. The anodes of diodes 16 and 17 are respectively connected to differential outputs, and the other configurations are the same as the examples shown in FIGS. 2 and 3, and their explanation will be omitted.
この場合も、ダイオード9,10のオン電流と
ダイオード16,17のオン電流とを等しく設定
すれば、負荷抵抗3,4にはスイツチングダイオ
ードのオンによる駆動電流は何等流れることがな
い。 In this case as well, if the on-currents of the diodes 9 and 10 and the on-currents of the diodes 16 and 17 are set equal, no drive current will flow through the load resistors 3 and 4 due to the switching on of the switching diodes.
第5図は本考案の別の実施例の回路図であり、
第1図の回路に本考案を適用した場合のものであ
る。一対のPNPトランジスタ18,19を付加
して、互いのエミツタとコレクタとを夫々一対の
差動出力の各々に夫々接続している。この両トラ
ンジスタのベースに抵抗12を介してNPNトラ
ンジスタ31のコレクタ出力を供給するようにな
つている。このトランジスタ31、ダイオード3
0及び抵抗32,33によつてカレントミラー回
路が形成されており、このカレントミラー回路の
入力が、トランジスタ25、ダイオード24、抵
抗27,28か成るカレントミラー回路の出力電
流とされている。 FIG. 5 is a circuit diagram of another embodiment of the present invention,
This is a case where the present invention is applied to the circuit shown in FIG. A pair of PNP transistors 18 and 19 are added, and their emitters and collectors are connected to each of the pair of differential outputs, respectively. The collector output of the NPN transistor 31 is supplied to the bases of both transistors via a resistor 12. This transistor 31, diode 3
A current mirror circuit is formed by the transistor 25, the diode 24, and the resistors 27, 28.
また、トランジスタ26、抵抗29とダイオー
ド24、抵抗27とによつてもカレントミラー回
路が構成されており、トランジスタ26のコレク
タ出力が抵抗8を介してトランジスタ6,7のベ
ース駆動電流となつている。ダイオード24の入
力電流が、NPNトランジスタ21のコレクタか
ら可変抵抗器22と抵抗23とを介して供給され
る。このトランジスタ21のベースに抵抗20を
介してミユーテイング制御信号Vcが印加される
ようになつている。 A current mirror circuit is also configured by the transistor 26, the resistor 29, the diode 24, and the resistor 27, and the collector output of the transistor 26 becomes the base drive current of the transistors 6 and 7 via the resistor 8. . An input current to the diode 24 is supplied from the collector of the NPN transistor 21 via the variable resistor 22 and the resistor 23. A muting control signal Vc is applied to the base of this transistor 21 via a resistor 20.
こうすることによつて、制御信号Vcが高レベ
ルになると、各カレントミラー回路の作用によつ
てトランジスタ6,7のベース駆動電流と、トラ
ンジスタ18,19のベース駆動電流とを共に等
しくすることが可能となるかから、ミユーテイン
グ時に負荷抵抗3,4にミユーテイングトランジ
スタの駆動電流に起因する電流は何等流れないよ
うにすることができる。この場合も、NPNトラ
ンジスタ6,7とPNPトランジスタ18,19
との電流ゲインが等しくなければ、可変抵抗器2
2の調整によつてトランジスタ6,7のエミツタ
電流とトランジスタ18,19のそれとを等しく
することが可能であることは勿論である。 By doing this, when the control signal Vc becomes high level, the base drive currents of transistors 6 and 7 and the base drive currents of transistors 18 and 19 can be equalized by the action of each current mirror circuit. Since this is possible, it is possible to prevent any current caused by the drive current of the muting transistor from flowing through the load resistors 3 and 4 during muting. In this case as well, NPN transistors 6 and 7 and PNP transistors 18 and 19
If the current gains are not equal, variable resistor 2
Of course, it is possible to make the emitter currents of transistors 6 and 7 equal to those of transistors 18 and 19 by adjusting 2.
このカレントミラー回路を用いたスイチング素
子の駆動方法は、第3図や第4図の回路にも適用
可能であることは明白である。また、上記回路例
は図示の例に限定されることなく種々の変形が可
能である。 It is obvious that the method of driving a switching element using this current mirror circuit is also applicable to the circuits shown in FIGS. 3 and 4. Furthermore, the circuit example described above is not limited to the illustrated example, and various modifications can be made.
効 果
叙上の如く、本考案によれば、ミユーテイング
のための電流駆動型のスイツチング素子の駆動電
流に起因して差動出力の負荷に流入する電流を打
消すようにしたので、ミユーテイング動作のオン
オフ時に出力端の電位変動が生じない。よつて、
ポツプ音の発生を防止すすることが可能である。Effects As described above, according to the present invention, the current flowing into the differential output load due to the drive current of the current-driven switching element for muting is canceled, so that the muting operation is suppressed. No potential fluctuation occurs at the output end during on/off. Then,
It is possible to prevent pop noises from occurring.
第1図及び第2図は従来の差動増幅器のミユー
テイング回路を示す図、第3図〜第5図は本考案
の実施例の各回路図である。
主要部分の符号の説明、1,2……差動トラン
ジスタ、3,4……負荷抵抗、6,7……スイツ
チング用NPNトランジスタ、9,10……スイ
ツチング用ダイオード、11,19……スイツチ
ング用PNPトランジスタ、16,17……スイ
ツチング用ダイオード。
1 and 2 are diagrams showing a conventional muting circuit of a differential amplifier, and FIGS. 3 to 5 are circuit diagrams of embodiments of the present invention. Explanation of symbols of main parts, 1, 2... Differential transistor, 3, 4... Load resistor, 6, 7... NPN transistor for switching, 9, 10... Diode for switching, 11, 19... For switching PNP transistor, 16, 17... Switching diode.
Claims (1)
スイツチング素子を用いて短絡制御することに
よつてミユーテイングをなすようにした差動増
幅器のミユーテイング回路であつて、前記スイ
ツチング素子の駆動電流と逆方向の駆動電流を
有し前記スイツチング素子と共に同時にオンと
なる別の電流駆動型スイツチング素子を前記差
動出力間に設けて、これ等両スイツチチング素
子の駆動により生ずる電流を等しく設定してな
ることを特徴とするミユーテイング回路。 (2) 前記電流駆動型スイツチング素子は互いに逆
導電型のトランジスタであることを特徴とする
実用新案登録請求の範囲第1項記載のミユーテ
イング回路。 (3) 前記電流駆動型スイツチング素子は、互いに
アノードか共通接続され互いのカソードが前記
差動出力に夫々接続された一対のダイオード
と、カソードが互いに共通接続され互いのアノ
ードが前記差動出力に夫々接続された一対のダ
イオードであることを特徴とする実用新案登録
請求の範囲第1項記載のミユーテイング回路。[Claims for Utility Model Registration] (1) A muting circuit for a differential amplifier in which muting is performed by short-circuiting a pair of differential outputs of a differential amplifier using a current-driven switching element. Another current-driven switching element, which has a drive current in the opposite direction to the drive current of the switching element and is turned on at the same time as the switching element, is provided between the differential outputs, and the switching element is switched on. A muting circuit characterized in that the currents generated by driving are set equally. (2) The muting circuit according to claim 1, wherein the current-driven switching elements are transistors of opposite conductivity types. (3) The current-driven switching element includes a pair of diodes whose anodes are commonly connected to each other and whose cathodes are connected to the differential output, and a pair of diodes whose cathodes are commonly connected and whose anodes are connected to the differential output. The muting circuit according to claim 1, which is a pair of diodes connected to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17947083U JPS6088616U (en) | 1983-11-19 | 1983-11-19 | Differential amplifier muting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17947083U JPS6088616U (en) | 1983-11-19 | 1983-11-19 | Differential amplifier muting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6088616U JPS6088616U (en) | 1985-06-18 |
JPH0221784Y2 true JPH0221784Y2 (en) | 1990-06-12 |
Family
ID=30389391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17947083U Granted JPS6088616U (en) | 1983-11-19 | 1983-11-19 | Differential amplifier muting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6088616U (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4590708B2 (en) * | 2000-09-26 | 2010-12-01 | 富士通株式会社 | Optical receiver circuit |
JP2007088699A (en) * | 2005-09-21 | 2007-04-05 | Sanyo Electric Co Ltd | Voltage-current conversion circuit and analog filter circuit |
-
1983
- 1983-11-19 JP JP17947083U patent/JPS6088616U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6088616U (en) | 1985-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
US4445054A (en) | Full-wave rectifying circuit | |
JPH0322723B2 (en) | ||
JPH0132684B2 (en) | ||
US4315221A (en) | Switching circuit | |
JPH0221784Y2 (en) | ||
US5155429A (en) | Threshold voltage generating circuit | |
JP2680753B2 (en) | Buffer amplifier | |
JPH0794971A (en) | Differential amplifier | |
JPH05102755A (en) | Differential amplifier | |
JPH0220164B2 (en) | ||
JPH09331221A (en) | Gain variable amplifier | |
US4513251A (en) | Miller compensation for an operational amplifier | |
JPH06326526A (en) | Circuit device for control current compensation of transistor | |
JP2623954B2 (en) | Variable gain amplifier | |
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JP2687160B2 (en) | Switch circuit | |
JP3172310B2 (en) | Buffer circuit | |
JPS6314500Y2 (en) | ||
JPH046130B2 (en) | ||
JPH0252884B2 (en) | ||
JPH0526828Y2 (en) | ||
JPH018027Y2 (en) | ||
JPS6155804B2 (en) | ||
JPH0152927B2 (en) |