JPH04227105A - Current-voltage conversion circuit - Google Patents
Current-voltage conversion circuitInfo
- Publication number
- JPH04227105A JPH04227105A JP2417221A JP41722190A JPH04227105A JP H04227105 A JPH04227105 A JP H04227105A JP 2417221 A JP2417221 A JP 2417221A JP 41722190 A JP41722190 A JP 41722190A JP H04227105 A JPH04227105 A JP H04227105A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- resistor
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 16
- 230000000295 complement effect Effects 0.000 abstract description 14
- 235000021170 buffet Nutrition 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】0001
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図2) 発明が解決しようとする課題(図2) 課題を解決するための手段(図1) 作用(図1) 実施例 (1)第1の実施例(図1) (2)他の実施例 発明の効果[Table of Contents] The present invention will be explained in the following order. Industrial applications Conventional technology (Figure 2) Problems to be solved by the invention (Figure 2) Means to solve problems (Figure 1) Effect (Figure 1) Example (1) First embodiment (Figure 1) (2) Other examples Effect of the invention
【0002】0002
【産業上の利用分野】本発明は電流電圧変換回路に関し
、例えば集積回路化した差動増幅回路に適用し得る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current-voltage conversion circuit, and can be applied to, for example, a differential amplifier circuit integrated into an integrated circuit.
【0003】0003
【従来の技術】従来、集積回路化された差動増幅回路に
おいては、例えば特開昭 59−2410号公報に提案
の手法を用いて入力信号を電圧電流変換して処理するよ
うになされている。2. Description of the Related Art Conventionally, in a differential amplifier circuit integrated into an integrated circuit, input signals are processed by converting them into voltage and current, for example, using the method proposed in Japanese Unexamined Patent Publication No. 59-2410. .
【0004】すなわち図2に示すように、電圧電流変換
回路1においては、トランジスタ2及び3のエミツタ間
を抵抗4で接続し、当該トランジスタ2及び3の各エミ
ツタを、電流源5及び6を介して負側電源VEEに接続
する。さらに電圧電流変換回路1は、トランジスタ2及
び3のベースに、それぞれ正側及び負側入力信号S1及
びS2を供給する。That is, as shown in FIG. 2, in the voltage-current conversion circuit 1, the emitters of transistors 2 and 3 are connected by a resistor 4, and the emitters of the transistors 2 and 3 are connected via current sources 5 and 6. and connect it to the negative power supply VEE. Furthermore, the voltage-current conversion circuit 1 supplies positive side and negative side input signals S1 and S2 to the bases of transistors 2 and 3, respectively.
【0005】ここで電流源5及び6の電流値I1を等し
く設定し、トランジスタ2及び3のコレクタをそれぞれ
トランジスタ7及び8のカレントミラー回路に接続する
。このようにすれば、入力信号S1及びS2の電位差を
ΔV〔V〕、抵抗4の抵抗値をRとおいて、抵抗4に流
れる電流Iは、次式Here, the current values I1 of current sources 5 and 6 are set equal, and the collectors of transistors 2 and 3 are connected to current mirror circuits of transistors 7 and 8, respectively. In this way, assuming that the potential difference between input signals S1 and S2 is ΔV [V], and the resistance value of resistor 4 is R, the current I flowing through resistor 4 can be calculated using the following formula:
【数1】
で表すことができる。これによりトランジスタ3のコレ
クタ出力を例えばカレントミラー回路で受けることによ
り、(1)式で表される電流出力を得ることができ、当
該電流出力を所望の処理回路で処理することができる。It can be expressed as [Equation 1]. Thereby, by receiving the collector output of the transistor 3 with, for example, a current mirror circuit, a current output expressed by equation (1) can be obtained, and the current output can be processed by a desired processing circuit.
【0006】[0006]
【発明が解決しようとする課題】ところで、この種の電
流電圧変換回路1で大きなダイナミツクレンジを確保す
る場合、トランジスタ2及び3が確実に動作するように
、電流源5及び6の電流I1を当該ダイナミツクレンジ
に見合つた大きな値に設定する必要がある。By the way, when securing a large dynamic range in this type of current-voltage conversion circuit 1, the current I1 of the current sources 5 and 6 must be adjusted so that the transistors 2 and 3 operate reliably. It is necessary to set it to a large value commensurate with the dynamic range.
【0007】ところが電流値I1を大きな値に設定する
と、その分消費電力が増大すると共に、出力電流のSN
比が劣化する問題がある。However, when the current value I1 is set to a large value, the power consumption increases and the SN of the output current increases.
There is a problem that the ratio deteriorates.
【0008】また、利得を大きくしたい場合、抵抗4の
抵抗値Rを大きくする必要があるのに対し、当該抵抗値
Rを大きくするとSN比が劣化する問題もある。本発明
は以上の点を考慮してなされたもので、ダイナミツクレ
ンジを広くすることができ、かつSN比の良い低消費電
力の電圧電流変換回路を提案しようとするものである。Further, when it is desired to increase the gain, it is necessary to increase the resistance value R of the resistor 4, but there is also the problem that increasing the resistance value R deteriorates the SN ratio. The present invention has been made in consideration of the above points, and aims to propose a voltage-current conversion circuit that can widen the dynamic range, has a good signal-to-noise ratio, and has low power consumption.
【0009】[0009]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第1の入力信号S1を入力する第
1のバツフア回路22〜37、R1〜R7と、第2の入
力信号S2を入力する第2のバツフア回路42〜59、
R9〜R20と、第1及び第2のバツフア回路22〜3
7、R1〜R7及び42〜59、R9〜R20の出力間
を結ぶインピーダンス回路R22と、インピーダンス回
路R22に流れる電流I1を出力する電流出力回路57
、59、60、64、R18、R20、R24、R25
とを備え、第1のバツフア回路22〜37、R1〜R7
は、第1の入力信号S1をベースに受けるPNP型の第
1のトランジスタ30と、第1の入力信号S1をベース
に受けるNPN型の第2のトランジスタ31と、第1の
トランジスタ30のエミツタ出力をベースに受けるNP
N型の第3のトランジスタ35と、第2のトランジスタ
31のエミツタ出力をベースに受け、第3のトランジス
タ35のエミツタにエミツタを接続し、該エミツタ出力
をインピーダンス回路R22の一端に出力するPNP型
の第4のトランジスタ37とを有し、第2のバツフア回
路42〜59、R9〜R20は、第2の入力信号S2を
ベースに受けるPNP型の第5のトランジスタ50と、
第2の入力信号S2をベースに受けるNPN型の第6の
トランジスタ51と、第5のトランジスタ50のエミツ
タ出力をベースに受けるNPN型の第7のトランジスタ
55と、第6のトランジスタ51のエミツタ出力をベー
スに受け、第7のトランジスタ55のエミツタにエミツ
タを接続し、該エミツタ出力をインピーダンス回路R2
2の他端に出力するPNP型の第8のトランジスタ58
とを有する。[Means for Solving the Problems] In order to solve the problems, in the present invention, the first buffer circuits 22 to 37, R1 to R7, which input the first input signal S1, and the second input signal S2, second buffer circuits 42 to 59 for input;
R9 to R20 and first and second buffer circuits 22 to 3
7. Impedance circuit R22 that connects the outputs of R1 to R7, 42 to 59, and R9 to R20, and a current output circuit 57 that outputs the current I1 flowing through the impedance circuit R22.
, 59, 60, 64, R18, R20, R24, R25
and first buffer circuits 22 to 37, R1 to R7.
are a PNP type first transistor 30 which receives the first input signal S1 at its base, an NPN type second transistor 31 which receives the first input signal S1 at its base, and an emitter output of the first transistor 30. NP received based on
A PNP type in which the base receives the emitter outputs of the N-type third transistor 35 and the second transistor 31, connects the emitter to the emitter of the third transistor 35, and outputs the emitter output to one end of the impedance circuit R22. The second buffer circuits 42 to 59 and R9 to R20 each include a PNP type fifth transistor 50 which receives the second input signal S2 as a base;
A sixth NPN transistor 51 that receives the second input signal S2 at its base, a seventh NPN transistor 55 that receives the emitter output of the fifth transistor 50 at its base, and an emitter output of the sixth transistor 51. is received at the base, the emitter is connected to the emitter of the seventh transistor 55, and the emitter output is connected to the impedance circuit R2.
PNP type eighth transistor 58 outputs to the other end of 2
and has.
【0010】0010
【作用】同様に構成された第1及び第2のバツフア回路
22〜37、R1〜R7及び42〜59、R9〜R20
をインピーダンス回路R22で接続すれば、当該第1及
び第2のバツフア回路22〜37、R1〜R7及び42
〜59、R9〜R20に正側及び負側入力信号S1及び
S2を供給して相補的に動作するバツフア回路を形成す
ることができる。これによりインピーダンス回路R22
を流れる電流I1においては、第1及び第2の入力信号
S1及びS2の信号レベル差に比例して変化し、入力信
号S1、S2を電圧電流変換することができ、第1及び
第2のバツフア回路22〜37、R1〜R7及び42〜
59、R9〜R20においては、少ない動作電流で動作
させることができる。[Operation] First and second buffer circuits 22-37, R1-R7 and 42-59, R9-R20 configured similarly.
If connected by the impedance circuit R22, the first and second buffer circuits 22 to 37, R1 to R7 and 42
59 and R9 to R20 can be supplied with positive side and negative side input signals S1 and S2 to form a buffer circuit that operates in a complementary manner. As a result, impedance circuit R22
The current I1 flowing through the buffer changes in proportion to the signal level difference between the first and second input signals S1 and S2, and the input signals S1 and S2 can be converted into voltage and current. Circuits 22-37, R1-R7 and 42-
59, R9 to R20 can be operated with a small operating current.
【0011】[0011]
【実施例】以下図面について、本発明の一実施例を詳述
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【0012】(1)第1の実施例
図1において、20は全体として差動増幅回路を示し、
正側入力信号S1をトランジスタ22に与える。トラン
ジスタ22は、トランジスタ23と共に差動対を形成し
、エミツタをトランジスタ24に接続すると共に、コレ
クタを正側電源VCCに接続する。(1) First Embodiment In FIG. 1, 20 indicates a differential amplifier circuit as a whole;
A positive side input signal S1 is applied to the transistor 22. The transistor 22 forms a differential pair with the transistor 23, has its emitter connected to the transistor 24, and has its collector connected to the positive power supply VCC.
【0013】ここでトランジスタ24は、ベースに基準
電圧VR1を受け、抵抗R1と共に定電流源を形成し、
これによりトランジスタ22及び23を駆動する。トラ
ンジスタ23は、トランジスタ26、27、28、抵抗
R2、R3、R4で形成された定電流源をコレクタに接
続し、基準電圧VR1で決まる所定の電流が供給される
。これによりトランジスタ22及び23は、全体として
バツフア回路を構成するようになされ、正側入力信号S
1のオフセツト電圧を補正した後、続くトランジスタ3
0及び31に出力する。Here, the transistor 24 receives a reference voltage VR1 at its base, forms a constant current source together with a resistor R1,
This drives transistors 22 and 23. The transistor 23 has a collector connected to a constant current source formed by transistors 26, 27, 28 and resistors R2, R3, and R4, and is supplied with a predetermined current determined by a reference voltage VR1. As a result, the transistors 22 and 23 as a whole constitute a buffer circuit, and the positive side input signal S
After correcting the offset voltage of transistor 1, the following transistor 3
Output to 0 and 31.
【0014】トランジスタ30は、PNPトランジスタ
で形成され、トランジスタ32及び抵抗R5を介してコ
レクタを正側電源VCCに接続する。さらにトランジス
タ30は、トランジスタ33及び抵抗R6の定電流源に
エミツタを接続し、エミツタ出力をトランジスタ35に
出力する。Transistor 30 is formed of a PNP transistor, and has its collector connected to the positive power supply VCC via transistor 32 and resistor R5. Furthermore, the emitter of the transistor 30 is connected to the constant current source of the transistor 33 and the resistor R6, and the emitter output is outputted to the transistor 35.
【0015】トランジスタ31は、NPNトランジスタ
で形成され、負側電源VEEにコレクタを接続すると共
に、トランジスタ36及び抵抗R7を介してエミツタを
正側電源VCCに接続する。このときトランジスタ32
及び36においては、カレントミラー回路を形成するよ
うになされ、これによりトランジスタ30及び31に等
しいコレクタ電流が流れるようになされている。The transistor 31 is formed of an NPN transistor, and has its collector connected to the negative power supply VEE, and its emitter connected to the positive power supply VCC via the transistor 36 and resistor R7. At this time, the transistor 32
and 36 are arranged to form a current mirror circuit, so that equal collector currents flow through the transistors 30 and 31.
【0016】トランジスタ35は、NPNトランジスタ
でなり、トランジスタ30のエミツタ出力を入力すると
共にコレクタを負側電源VEEに接続する。トランジス
タ37は、トランジスタ31のエミツタ出力を入力する
PNPトランジスタでなり、コレクタを正側電源VCC
に接続する共に、エミツタをトランジスタ35のエミツ
タに接続する。これによりトランジスタ37のエミツタ
電位においては、正側入力信号S1の信号レベルに比例
して変化するようになされている。Transistor 35 is an NPN transistor, and receives the emitter output of transistor 30 and connects its collector to negative power supply VEE. The transistor 37 is a PNP transistor that inputs the emitter output of the transistor 31, and its collector is connected to the positive power supply VCC.
The emitter of the transistor 35 is connected to the emitter of the transistor 35. As a result, the emitter potential of the transistor 37 changes in proportion to the signal level of the positive input signal S1.
【0017】このときトランジスタ37においては、当
該エミツタ出力をトランジスタ23に帰還するようにな
され、これにより正側入力信号S1に対して、当該エミ
ツタ出力のオフセツト電圧を低減するようになされてい
る。これにより、トランジスタ22〜37、抵抗R1〜
R7においては、全体として正側入力信号S1を増幅す
る第1のバツフア回路を構成するようになされている。At this time, in the transistor 37, the emitter output is fed back to the transistor 23, thereby reducing the offset voltage of the emitter output with respect to the positive input signal S1. As a result, transistors 22 to 37, resistors R1 to
R7 as a whole constitutes a first buffer circuit that amplifies the positive input signal S1.
【0018】トランジスタ42は、負側入力信号S2を
ベースに入力してトランジスタ43と共に差動対を形成
し、エミツタをトランジスタ44に接続すると共に、コ
レクタを正側電源VCCに接続する。ここでトランジス
タ44は、ベースに基準電圧VR1を受け、抵抗R9と
共に定電流源を形成し、トランジスタ42及び43を駆
動する。The transistor 42 receives the negative input signal S2 at its base, forms a differential pair with the transistor 43, has its emitter connected to the transistor 44, and has its collector connected to the positive power supply VCC. Here, transistor 44 receives reference voltage VR1 at its base, forms a constant current source together with resistor R9, and drives transistors 42 and 43.
【0019】トランジスタ43は、トランジスタ46、
47、48、抵抗R10、R11、R12で形成された
定電流源をコレクタに接続し、基準電圧VR1で決まる
所定の電流が供給される。これによりトランジスタ42
及び43は、トランジスタ22及び23と同一構成のバ
ツフア回路を構成するようになされ、負側入力信号S2
のオフセツト電圧を補正した後、続くトランジスタ50
及び51に出力する。The transistor 43 is a transistor 46,
A constant current source formed by resistors R10, R11, and R12 is connected to the collector, and a predetermined current determined by the reference voltage VR1 is supplied. As a result, the transistor 42
and 43 constitute a buffer circuit having the same configuration as the transistors 22 and 23, and receive the negative side input signal S2.
After correcting the offset voltage of the following transistor 50
and output to 51.
【0020】トランジスタ50は、PNPトランジスタ
で形成され、トランジスタ52及び抵抗R14を介して
正側電源VCCにコレクタを接続する。さらにトランジ
スタ50は、トランジスタ53及び抵抗R15の定電流
源にエミツタを接続し、エミツタ出力をトランジスタ5
5に出力する。Transistor 50 is formed of a PNP transistor, and has its collector connected to the positive power supply VCC via transistor 52 and resistor R14. Furthermore, the emitter of the transistor 50 is connected to the constant current source of the transistor 53 and the resistor R15, and the emitter output is connected to the constant current source of the transistor 53 and the resistor R15.
Output to 5.
【0021】トランジスタ51は、NPNトランジスタ
で形成され、負側電源VEEにコレクタを接続すると共
に、トランジスタ56及び抵抗R16を介して正側電源
VCCにエミツタを接続する。このときトランジスタ5
2及び56においては、カレントミラー回路を形成する
ようになされ、これによりトランジスタ50及び51に
等しいコレクタ電流が流れるようになされている。The transistor 51 is formed of an NPN transistor, and has its collector connected to the negative power supply VEE, and its emitter connected to the positive power supply VCC via the transistor 56 and resistor R16. At this time, transistor 5
2 and 56 are arranged to form a current mirror circuit, so that equal collector currents flow through transistors 50 and 51.
【0022】トランジスタ55は、NPNトランジスタ
でなり、トランジスタ57及び抵抗R18を介して負側
電源VEEにコレクタを接続する。トランジスタ58は
、トランジスタ51のエミツタ出力を入力するPNPト
ランジスタでなり、トランジスタ59、抵抗R20を介
して正側電源VCCにコレクタを接続する共に、トラン
ジスタ55のエミツタにエミツタを接続する。これによ
りトランジスタ58のエミツタ電位においては、負側入
力信号S2の信号レベルに比例して変化するようになさ
れている。Transistor 55 is an NPN transistor, and has its collector connected to negative power supply VEE via transistor 57 and resistor R18. The transistor 58 is a PNP transistor that receives the emitter output of the transistor 51, has a collector connected to the positive power supply VCC via a transistor 59 and a resistor R20, and has an emitter connected to the emitter of the transistor 55. As a result, the emitter potential of the transistor 58 changes in proportion to the signal level of the negative side input signal S2.
【0023】このときトランジスタ58においては、当
該エミツタ出力をトランジスタ43に帰還するようにな
され、これにより負側入力信号S2に対して、当該エミ
ツタ出力のオフセツト電圧を低減するようになされてい
る。これによりトランジスタ52〜59、R9〜R20
においては、全体として負側入力信号S2を増幅する第
2のバツフア回路を構成するようになされている。この
とき第1のバツフア回路で正側入力信号S1を増幅する
のに対し、第2のバツフア回路で負側入力信号S2を増
幅することにより、第1及び第2のバツフア回路におい
ては、相補的にエミツタ出力が変化する相補バツフア回
路を構成するようになされている。At this time, the emitter output of the transistor 58 is fed back to the transistor 43, thereby reducing the offset voltage of the emitter output with respect to the negative side input signal S2. As a result, transistors 52 to 59, R9 to R20
In this case, the second buffer circuit as a whole amplifies the negative side input signal S2. At this time, while the first buffer circuit amplifies the positive input signal S1, the second buffer circuit amplifies the negative input signal S2. A complementary buffer circuit is constructed in which the emitter output changes accordingly.
【0024】抵抗R22は、トランジスタ37及び58
のエミツタ間を結び、これにより当該抵抗R22にトラ
ンジスタ37及び58のエミツタ間電圧に比例した電流
I1が流れるようになされている。すなわち第1及び第
2のバツフア回路で相補バツフア回路を構成したことに
より、トランジスタ37及び58のエミツタ間電圧は、
正側及び負側入力信号S1及びS2の電位差ΔVに比例
する。Resistor R22 connects transistors 37 and 58
A current I1 proportional to the voltage between the emitters of the transistors 37 and 58 flows through the resistor R22. That is, by configuring a complementary buffer circuit with the first and second buffer circuits, the voltage between the emitters of transistors 37 and 58 is
It is proportional to the potential difference ΔV between the positive side and negative side input signals S1 and S2.
【0025】従つて、当該エミツタ間を抵抗R22で接
続すれば、当該抵抗R22の抵抗値をR1とおいて、抵
抗R22の電流I1においては、次式Therefore, if the emitters are connected by a resistor R22, the resistance value of the resistor R22 is set as R1, and the current I1 of the resistor R22 is expressed by the following equation.
【数2】
の関係式で表すことができる。これにより入力信号S1
及びS2を電圧電流変換することができる。It can be expressed by the following relational expression. As a result, the input signal S1
and S2 can be converted into voltage and current.
【0026】このときトランジスタ22〜37及びトラ
ンジスタ42〜59を用いて相補的バツフア回路を形成
し、当該バツフア回路の出力間を抵抗R22で結んで電
圧電流変換したことにより、当該バツフア回路において
は、定常的に流す電流(以下アイドリング電流と呼ぶ)
を小さくすることができる。従つて、その分当該差動増
幅回路20の消費電力を低減すると共に、SN比の劣化
を有効に回避することができる。At this time, a complementary buffer circuit was formed using the transistors 22 to 37 and transistors 42 to 59, and the outputs of the buffer circuit were connected by the resistor R22 for voltage-current conversion, so that in the buffer circuit, Current that flows steadily (hereinafter referred to as idling current)
can be made smaller. Therefore, the power consumption of the differential amplifier circuit 20 can be reduced accordingly, and deterioration of the S/N ratio can be effectively avoided.
【0027】さらにこのようにして相補的バツフア回路
を用いて電圧電流変換すれば、入力信号S1及びS2の
信号レベルと無関係にアイドリング電流を設定し得、そ
の分大きなダイナミツクレンジを得ることができる。ま
た、抵抗R22の抵抗値を小さな値に設定することがで
き、その分電圧電流変換利得を大きくすることができる
。Furthermore, by converting voltage to current using the complementary buffer circuit in this way, the idling current can be set regardless of the signal levels of the input signals S1 and S2, and a correspondingly large dynamic range can be obtained. . Further, the resistance value of the resistor R22 can be set to a small value, and the voltage-current conversion gain can be increased accordingly.
【0028】トランジスタ57は、トランジスタ60、
抵抗R24と共にカレントミラー回路を形成し、トラン
ジスタ55のエミツタ電流I2を折り返し、トランジス
タ62に出力する。トランジスタ59は、トランジスタ
64、抵抗R25と共にカレントミラー回路を形成し、
トランジスタ58のエミツタ電流I3を折り返し、トラ
ンジスタ62に出力する。The transistor 57 is a transistor 60,
A current mirror circuit is formed together with the resistor R24, and the emitter current I2 of the transistor 55 is folded back and output to the transistor 62. The transistor 59 forms a current mirror circuit together with the transistor 64 and the resistor R25,
The emitter current I3 of the transistor 58 is turned back and output to the transistor 62.
【0029】これによりトランジスタ57のエミツタ電
流I2においては、抵抗R22の電流I1及びトランジ
スタ59のエミツタ電流I3を用いて、次式As a result, the emitter current I2 of the transistor 57 is expressed by the following equation using the current I1 of the resistor R22 and the emitter current I3 of the transistor 59.
【数3】
の関係式で表すことができ、トランジスタ62の入力側
において電流I2が打ち消され、かくして電圧電流変換
結果のみをトランジスタ62に入力することができる。It can be expressed by the following relational expression, where the current I2 is canceled on the input side of the transistor 62, and thus only the voltage-current conversion result can be input to the transistor 62.
【0030】トランジスタジスタ62は、トランジスタ
64と共に差動対を形成し、トランジスタ66及び抵抗
R26で形成された定電流源にエミツタを接続する。こ
のときトランジスタ64においては、コレクタを直接正
側電源VCCに接続するのに対し、トランジスタ62は
トランジスタ68及び抵抗R27を介して、正側電源V
CCにコレクタを接続する。The transistor 62 forms a differential pair with the transistor 64, and has its emitter connected to a constant current source formed by the transistor 66 and the resistor R26. At this time, the collector of the transistor 64 is directly connected to the positive power supply VCC, whereas the transistor 62 is connected to the positive power supply VCC through the transistor 68 and the resistor R27.
Connect the collector to CC.
【0031】トランジスタ68は、トランジスタ69、
70及び抵抗R27、R28、R29と共にカレントミ
ラー回路を形成し、基準電圧VR1で決まる所定の電流
をトランジスタ62に供給する。The transistor 68 is a transistor 69,
70 and the resistors R27, R28, and R29 form a current mirror circuit, and supply a predetermined current determined by the reference voltage VR1 to the transistor 62.
【0032】トランジスタ72は、正側電源VCCに接
続されてトランジスタ62のコレクタ出力を受け、トラ
ンジスタ73及び抵抗R30の定電流源にエミツタを接
続する。これによりトランジスタ62〜72においては
、全体として高利得の差動増幅回路を形成するようにな
されている。Transistor 72 is connected to the positive power supply VCC, receives the collector output of transistor 62, and has its emitter connected to a constant current source of transistor 73 and resistor R30. As a result, the transistors 62 to 72 form a high gain differential amplifier circuit as a whole.
【0033】さらにトランジスタ72は、抵抗R32を
介してトランジスタ62にエミツタ出力を帰還し、これ
によりトランジスタ62〜72全体でトランジスタ62
の入力電流を電流電圧変換して出力するようになされて
いる。Furthermore, the transistor 72 feeds back the emitter output to the transistor 62 via the resistor R32, so that the transistors 62 to 72 as a whole are connected to the transistor 62.
The input current is converted into current and voltage and output.
【0034】かくして相補的バツフア回路を用いて電圧
電流変換したことにより、ダイナミツクレンジが大きく
、低消費電力でSN比の良い差動増幅回路を得ることが
できる。By performing voltage-to-current conversion using the complementary buffer circuit, it is possible to obtain a differential amplifier circuit with a large dynamic range, low power consumption, and a good S/N ratio.
【0035】以上の構成において、正側入力信号S1は
、トランジスタ22〜37で形成されるバツフア回路を
介して抵抗R22の一端に出力される。これに対して負
側入力信号S2は、トランジスタ42〜59で形成され
るバツフア回路を介して抵抗22の他端に入力される。
これによりトランジスタ22〜37で形成されるバツフ
ア回路とトランジスタ42〜59で形成されるバツフア
回路は、正側及び負側入力信号S1及びS2を増幅する
相補的なバツフア回路を形成する。In the above configuration, the positive input signal S1 is outputted to one end of the resistor R22 via a buffer circuit formed of transistors 22-37. On the other hand, the negative input signal S2 is input to the other end of the resistor 22 via a buffer circuit formed by transistors 42-59. Thereby, the buffer circuit formed by the transistors 22-37 and the buffer circuit formed by the transistors 42-59 form a complementary buffer circuit that amplifies the positive side and negative side input signals S1 and S2.
【0036】これにより抵抗R22においては、正側及
び負側入力信号S1及びS2の電位差ΔVに比例して(
2)式で表される電流I1を流し得、入力信号S1、S
2を電圧電流変換することができ、このとき相補的なバ
ツフア回路を用いたことにより低消費電力でSN比の劣
化を有効に回避することができる。また、大きなダイナ
ミツクレンジを得ることができる。As a result, in the resistor R22, (
2) A current I1 expressed by the formula can flow, and the input signals S1, S
2 can be converted into voltage and current, and at this time, by using a complementary buffer circuit, it is possible to effectively avoid deterioration of the S/N ratio with low power consumption. You can also get a large dynamic cleanse.
【0037】抵抗R22の電流I1においては、トラン
ジスタ57、トランジスタ60を介して、トランジスタ
59の電流I3と共にトランジスタ62に入力される。
このときトランジスタ59の電流I3においては、別途
トランジスタ64を介してトランジスタ62に入力され
、これによりトランジスタ64に抵抗R22の電流I1
のみ入力することができる。The current I1 of the resistor R22 is input to the transistor 62 together with the current I3 of the transistor 59 via the transistor 57 and the transistor 60. At this time, the current I3 of the transistor 59 is input to the transistor 62 via a separate transistor 64, so that the current I1 of the resistor R22 is input to the transistor 64.
can only be entered.
【0038】トランジスタ62は、トランジスタ64〜
72と共に差動増幅回路を形成し、当該トランジスタ6
2の入力電流は、トランジスタ72を介して出力される
。このときトランジスタ72の出力信号においては、抵
抗R32を介してトランジスタ62に帰還され、これに
よりトランジスタ62の入力電流を電流電圧変換して出
力することができる。The transistor 62 is connected to the transistors 64 to 64.
72 to form a differential amplifier circuit, and the transistor 6
The input current of 2 is output through transistor 72. At this time, the output signal of the transistor 72 is fed back to the transistor 62 via the resistor R32, so that the input current of the transistor 62 can be converted into a voltage and output.
【0039】以上の構成によれば、相補的バツフア回路
に正側及び負側入力信号を入力すと共に、当該相補的バ
ツフア回路の出力間を抵抗で結び、当該抵抗に流れる電
流を出力することにより、入力信号と無関係に相補的バ
ツフア回路のアイドリング電流を設定し得、その分ダイ
ナミツクレンジを維持したまま、アイドリング電流を低
減し、低消費電力、高SN比の電圧電流変換回路を得る
ことができる。According to the above configuration, by inputting the positive side and negative side input signals to the complementary buffer circuit, connecting the outputs of the complementary buffer circuit with a resistor, and outputting the current flowing through the resistor. , it is possible to set the idling current of the complementary buffer circuit independently of the input signal, thereby reducing the idling current while maintaining the dynamic range, and obtaining a voltage-current conversion circuit with low power consumption and high S/N ratio. can.
【0040】(2)他の実施例
なお上述の実施例においては、本発明による電圧電流変
換回路を差動増幅回路に適用した場合について述べたが
、本発明はこれに限らず、種々の信号処理回路に広く適
用することができる。(2) Other Embodiments Although the above-mentioned embodiments have described the case where the voltage-current conversion circuit according to the present invention is applied to a differential amplifier circuit, the present invention is not limited to this, and can be applied to various signal It can be widely applied to processing circuits.
【0041】さらに上述の実施例においては、バツフア
回路間を抵抗R22で結ぶ場合について述べたが、本発
明はこれに限らず、例えば抵抗R22に加えて周波数特
性補償用の各種時定数回路を接続するようにしてもよい
Further, in the above embodiment, a case was described in which the buffer circuits are connected by the resistor R22, but the present invention is not limited to this. For example, in addition to the resistor R22, various time constant circuits for frequency characteristic compensation may be connected. You may also do so.
【0042】[0042]
【発明の効果】上述のように本発明によれば、相補的バ
ツフア回路の出力間をインピーダンス回路で結び、当該
インピーダンス回路に流れる電流を出力することにより
、入力信号と無関係に相補的バツフア回路のアイドリン
グ電流を低減し得、その分ダイナミツクレンジが広く、
低消費電力、高SN比の電圧電流変換回路を得ることが
できる。As described above, according to the present invention, by connecting the outputs of complementary buffer circuits with an impedance circuit and outputting the current flowing through the impedance circuit, the complementary buffer circuit can be operated independently of the input signal. The idling current can be reduced, and the dynamic range is widened accordingly.
A voltage-current conversion circuit with low power consumption and high SN ratio can be obtained.
【図1】本発明の一実施例による差動増幅回路を示すブ
ロツク図である。FIG. 1 is a block diagram showing a differential amplifier circuit according to an embodiment of the present invention.
【図2】従来の電圧電流変換回路を示すブロツク図であ
る。FIG. 2 is a block diagram showing a conventional voltage-current conversion circuit.
1、20……電圧電流変換回路、2、3、7、8、22
〜72……トランジスタ、4、R1〜R32……抵抗。1, 20...Voltage-current conversion circuit, 2, 3, 7, 8, 22
~72...transistor, 4, R1-R32...resistance.
Claims (1)
回路と、第2の入力信号を入力する第2のバツフア回路
と、上記第1及び第2のバツフア回路の出力間を結ぶイ
ンピーダンス回路と、上記インピーダンス回路に流れる
電流を出力する電流出力回路とを具え、上記第1のバツ
フア回路は、上記第1の入力信号をベースに受けるPN
P型の第1のトランジスタと、上記第1の入力信号をベ
ースに受けるNPN型の第2のトランジスタと、上記第
1のトランジスタのエミツタ出力をベースに受けるNP
N型の第3のトランジスタと、上記第2のトランジスタ
のエミツタ出力をベースに受け、上記第3のトランジス
タのエミツタにエミツタを接続し、該エミツタ出力を上
記インピーダンス回路の一端に出力するPNP型の第4
のトランジスタとを有し、上記第2のバツフア回路は、
上記第2の入力信号をベースに受けるPNP型の第5の
トランジスタと、上記第2の入力信号をベースに受ける
NPN型の第6のトランジスタと、上記第5のトランジ
スタのエミツタ出力をベースに受けるNPN型の第7の
トランジスタと、上記第6のトランジスタのエミツタ出
力をベースに受け、上記第7のトランジスタのエミツタ
にエミツタを接続し、該エミツタ出力を上記インピーダ
ンス回路の他端に出力するPNP型の第8のトランジス
タとを有することを特徴とする電圧電流変換回路。1. An impedance connecting a first buffer circuit to which a first input signal is input, a second buffer circuit to which a second input signal is input, and the outputs of the first and second buffer circuits. circuit, and a current output circuit that outputs a current flowing through the impedance circuit, and the first buffer circuit receives a PN signal based on the first input signal.
a P-type first transistor, a NPN-type second transistor whose base receives the first input signal, and an NP-type transistor whose base receives the emitter output of the first transistor.
A PNP type transistor including an N-type third transistor, which receives the emitter output of the second transistor at its base, connects the emitter to the emitter of the third transistor, and outputs the emitter output to one end of the impedance circuit. Fourth
The second buffer circuit has a transistor of
a PNP-type fifth transistor that receives the second input signal at its base; an NPN-type sixth transistor that receives the second input signal at its base; and a base that receives the emitter output of the fifth transistor. A PNP type seventh transistor of NPN type, which receives the emitter output of the sixth transistor at its base, connects the emitter to the emitter of the seventh transistor, and outputs the emitter output to the other end of the impedance circuit. A voltage-current conversion circuit comprising an eighth transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2417221A JPH04227105A (en) | 1990-12-29 | 1990-12-29 | Current-voltage conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2417221A JPH04227105A (en) | 1990-12-29 | 1990-12-29 | Current-voltage conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04227105A true JPH04227105A (en) | 1992-08-17 |
Family
ID=18525346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2417221A Pending JPH04227105A (en) | 1990-12-29 | 1990-12-29 | Current-voltage conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04227105A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8165527B2 (en) | 2006-08-25 | 2012-04-24 | Johnson Controls Technology Company | System and method for short-range communication for a vehicle |
US8760267B2 (en) | 2006-08-28 | 2014-06-24 | Gentex Corporation | System and method for enrollment of a remotely controlled device in a trainable transmitter |
-
1990
- 1990-12-29 JP JP2417221A patent/JPH04227105A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8165527B2 (en) | 2006-08-25 | 2012-04-24 | Johnson Controls Technology Company | System and method for short-range communication for a vehicle |
US8760267B2 (en) | 2006-08-28 | 2014-06-24 | Gentex Corporation | System and method for enrollment of a remotely controlled device in a trainable transmitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4059808A (en) | Differential amplifier | |
US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
US4463319A (en) | Operational amplifier circuit | |
JPH06196945A (en) | Differential amplifier circuit | |
US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
JPH04227105A (en) | Current-voltage conversion circuit | |
US5144169A (en) | Operational amplifier circuit | |
JP3263410B2 (en) | Circuit device for control current compensation of transistor | |
JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
JP2503887B2 (en) | Variable gain circuit | |
JPH0221784Y2 (en) | ||
JP3360911B2 (en) | Differential amplifier circuit | |
JPH0328580Y2 (en) | ||
JP2623954B2 (en) | Variable gain amplifier | |
JP2568690B2 (en) | Constant current circuit | |
JPS62117403A (en) | Current mirror circuit | |
JP2702271B2 (en) | Power circuit | |
JP3036925B2 (en) | Differential amplifier circuit | |
JPS6133710Y2 (en) | ||
JP3309878B2 (en) | Amplifier | |
JPH06310951A (en) | Differential amplifier circuit | |
JPH0578965B2 (en) | ||
JPS6282805A (en) | Input circuit | |
JPS634962B2 (en) |