JP2680753B2 - Buffer amplifier - Google Patents
Buffer amplifierInfo
- Publication number
- JP2680753B2 JP2680753B2 JP3191964A JP19196491A JP2680753B2 JP 2680753 B2 JP2680753 B2 JP 2680753B2 JP 3191964 A JP3191964 A JP 3191964A JP 19196491 A JP19196491 A JP 19196491A JP 2680753 B2 JP2680753 B2 JP 2680753B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＣＤプレーヤ、ＬＤプ
レーヤ等の機器に用いられるバッファアンプに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buffer amplifier used in devices such as CD players and LD players.
【０００２】[0002]
【従来の技術】従来から、図３に示されるような構成を
有するバートンアンプ式のバッファアンプが知られてい
る。この図に示されるバッファアンプは、第１トランジ
スタ１、第２トランジスタ２、カレントミラー回路３、
電流源４及び５、トランジスタ６から構成されている。2. Description of the Related Art Conventionally, a Burton amplifier type buffer amplifier having a configuration as shown in FIG. 3 has been known. The buffer amplifier shown in this figure includes a first transistor 1, a second transistor 2, a current mirror circuit 3,
It is composed of current sources 4 and 5, and a transistor 6.
【０００３】図３において、第１トランジスタ１のベー
スに信号源７から入力信号が印加されると、該入力信号
は第１及び第２トランジスタ１及び２で差動増幅され
る。しかして、第１トランジスタ１のコレクタ電流は、
カレントミラー回路３で反転され第２トランジスタ２の
コレクタに供給されるので、両電流の差電流が出力トラ
ンジスタ６のベースに供給され、出力端子に出力信号が
発生する。In FIG. 3, when an input signal is applied from the signal source 7 to the base of the first transistor 1, the input signal is differentially amplified by the first and second transistors 1 and 2. Then, the collector current of the first transistor 1 is
Since it is inverted by the current mirror circuit 3 and supplied to the collector of the second transistor 2, a difference current between the two currents is supplied to the base of the output transistor 6 and an output signal is generated at the output terminal.
【０００４】[0004]
【発明が解決しようとする課題】しかし、このような回
路では、第１トランジスタ１においてアーリー効果が生
じる。アーリー効果とは、コレクタ・ベース間電圧Ｖｃ
ｂの変化に応じてコレクタ電流Ｉｃが変化する現象であ
る。図３の回路では、信号の入力と共に第１トランジス
タ１のコレクタ・ベース間電圧Ｖｃｂが変化し、したが
ってアーリー効果が生じる。このため、第２トランジス
タ２からの出力に歪みが発生し、低歪率が要求される回
路、例えばＣＤプレーヤ、ＬＤプレーヤ等のアナログ回
路に用いられるバッファアンプとしては不適当であっ
た。However, in such a circuit, the Early effect occurs in the first transistor 1. The Early effect is the collector-base voltage Vc.
This is a phenomenon in which the collector current Ic changes according to the change in b. In the circuit of FIG. 3, the collector-base voltage Vcb of the first transistor 1 changes with the input of a signal, so that the Early effect occurs. Therefore, the output from the second transistor 2 is distorted, and it is unsuitable as a buffer amplifier used in a circuit requiring a low distortion rate, for example, an analog circuit such as a CD player or an LD player.
【０００５】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、アーリー効果の発
生を防止してより歪率の低いバッファアンプを提供する
ことを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide a buffer amplifier having a lower distortion rate by preventing the early effect from occurring.
【０００６】[0006]
【課題を解決するための手段】このような目的を達成す
るために、本発明は、差動接続された第１及び第２トラ
ンジスタと、該第１及び第２トランジスタのコレクタ電
流を供給するカレントミラー回路とを備えるバッファア
ンプにおいて、前記第１トランジスタのベース又はエミ
ッタ電圧を検出する電圧検出手段と、該電圧検出手段に
より検出された電圧を前記第１トランジスタのベース・
エミッタ間電圧以上にシフトして得られる電圧で、前記
第１トランジスタのコレクタ電圧を制御する制御手段と
を備え、前記第１トランジスタのベースに印加される入
力信号のレベルにかかわらず、前記第１トランジスタの
ベース・コレクタ間電圧を所定値に固定することを特徴
とする。In order to achieve such an object, the present invention provides a differentially connected first and second transistor and a current supplying a collector current of the first and second transistor. In a buffer amplifier including a mirror circuit, voltage detection means for detecting the base or emitter voltage of the first transistor, and the voltage detected by the voltage detection means are connected to the base of the first transistor.
Control means for controlling the collector voltage of the first transistor with a voltage obtained by shifting the voltage between the emitters or more, and the first transistor regardless of the level of the input signal applied to the base of the first transistor. The base-collector voltage of the transistor is fixed to a predetermined value.
【０００７】また、請求項２は、請求項１記載のバッフ
ァアンプにおいて、前記電流ミラー回路が、エミッタ及
びベースが互いに共通接続された第３及び第４トランジ
スタと、該第４トランジスタのベース・コレクタ間を短
絡する手段と、ベースが前記第３トランジスタのコレク
タに、エミッタが前記第４トランジスタのコレクタに接
続された第５トランジスタとによって構成されることを
特徴とする。According to a second aspect of the present invention, in the buffer amplifier according to the first aspect, the current mirror circuit includes third and fourth transistors whose emitters and bases are commonly connected to each other, and a base collector of the fourth transistor. And a fifth transistor having a base connected to the collector of the third transistor and an emitter connected to the collector of the fourth transistor.
【０００８】また、請求項３は、請求項１記載のバッフ
ァアンプにおいて、前記第２トランジスタのベース・コ
レクタ間電圧を所定値に固定する出力トランジスタを備
えることを特徴とする。A third aspect of the present invention is the buffer amplifier according to the first aspect, further comprising an output transistor for fixing the base-collector voltage of the second transistor to a predetermined value.
【０００９】また、請求項４は、請求項１記載のバッフ
ァアンプにおいて、前記電圧検出手段が、ベースが前記
第１トランジスタのエミッタに接続された検出トランジ
スタによって構成され、前記制御手段は、コレクタ・エ
ミッタ路が前記第１トランジスタのコレクタ・エミッタ
路に直列接続され、ベースに前記検出トランジスタのエ
ミッタ電圧に応じた電圧が印加される制御トランジスタ
を含むことを特徴とする。According to a fourth aspect of the present invention, in the buffer amplifier according to the first aspect, the voltage detecting means comprises a detecting transistor whose base is connected to the emitter of the first transistor, and the control means is a collector / collector. An emitter path is connected in series with the collector-emitter path of the first transistor, and the base includes a control transistor to which a voltage according to the emitter voltage of the detection transistor is applied.
【００１０】[0010]
【作用】本発明においては、第１トランジスタにおいて
アーリー効果の発生原因であるコレクタ・ベース間電圧
の変化が生じた場合に、これが第１トランジスタのベー
ス又はエミッタの電圧変化として検出される。検出され
た電圧変化は、第１トランジスタのコレクタ電位の制御
に用いられる。この制御は、当該電位変化を補償し、第
１トランジスタのベース・コレクタ間電圧が所定値に固
定されるように、行われる。この結果、アーリー効果の
発生原因が除去され、歪率の劣化が防止される。In the present invention, when the collector-base voltage change that causes the Early effect occurs in the first transistor, this is detected as a change in the base or emitter voltage of the first transistor. The detected voltage change is used to control the collector potential of the first transistor. This control is performed so that the potential change is compensated and the base-collector voltage of the first transistor is fixed to a predetermined value. As a result, the cause of the Early effect is removed, and the distortion rate is prevented from deteriorating.
【００１１】また、請求項２においては、電流ミラー回
路におけるアーリー効果の発生原因が除去され、歪率の
劣化が防止される。すなわち、第４トランジスタのベー
ス・コレクタ間が短絡されているため、第３トランジス
タのベース・コレクタ間電圧は第５トランジスタのベー
ス・エミッタ間電圧に固定される。Further, in the second aspect, the cause of the Early effect in the current mirror circuit is eliminated, and the deterioration of the distortion factor is prevented. That is, since the base-collector of the fourth transistor is short-circuited, the base-collector voltage of the third transistor is fixed to the base-emitter voltage of the fifth transistor.
【００１２】請求項３においては、第２トランジスタの
コレクタ・ベース間電圧が出力トランジスタによって固
定され、アーリー効果の発生原因が除去される。In the third aspect, the collector-base voltage of the second transistor is fixed by the output transistor, and the cause of the Early effect is eliminated.
【００１３】そして、請求項４においては、請求項１に
係る作用がトランジスタによって実現される。すなわ
ち、第１トランジスタのエミッタ電圧の変化が生じると
検出トランジスタのベース電圧が変化し、エミッタ電圧
が変化する。この変化は、制御トランジスタのベース電
圧を変化させる。この結果、第１トランジスタのエミッ
タ電圧の変化に応じてコレクタ電圧が変化することとな
る。In the fourth aspect, the operation according to the first aspect is realized by the transistor. That is, when the emitter voltage of the first transistor changes, the base voltage of the detection transistor changes and the emitter voltage changes. This change changes the base voltage of the control transistor. As a result, the collector voltage changes according to the change in the emitter voltage of the first transistor.
【００１４】[0014]
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図３に示される従来例と同様の
構成には同一の符号を付し説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings. The same components as those in the conventional example shown in FIG.
【００１５】図１には、本発明の第一実施例に係るバッ
ファアンプの回路構成が示されている。この図に示され
る回路は、図３に示される回路にトランジスタ８、ダイ
オード９、トランジスタ１０、電流源１１、トランジス
タ１２が付加された構成である。トランジスタ８のコレ
クタは接地され、ベース及びエミッタはそれぞれ第１ト
ランジスタ１のエミッタ及びダイオード９のカソードに
接続されている。ダイオード９のアノードは、トランジ
スタ１０のベースに接続されている。トランジスタ１０
のコレクタ・エミッタ路は、カレントミラー回路３と第
１トランジスタ１のコレクタとの間に接続されている。
なお、電流源１１は、ダイオード９を介してトランジス
タ８に電流を供給する。FIG. 1 shows the circuit configuration of a buffer amplifier according to the first embodiment of the present invention. The circuit shown in this figure has a configuration in which a transistor 8, a diode 9, a transistor 10, a current source 11, and a transistor 12 are added to the circuit shown in FIG. The collector of the transistor 8 is grounded, and the base and emitter are connected to the emitter of the first transistor 1 and the cathode of the diode 9, respectively. The anode of the diode 9 is connected to the base of the transistor 10. Transistor 10
The collector-emitter path of is connected between the current mirror circuit 3 and the collector of the first transistor 1.
The current source 11 supplies a current to the transistor 8 via the diode 9.
【００１６】また、トランジスタ１２は、カレントミラ
ー回路３とトランジスタ６との間に設けられ、ベースが
トランジスタ１０のコレクタに接続されている。また、
この図の回路では、図３の回路と異なりカレントミラー
回路３を構成する２個のトランジスタ３ａ，３ｂのうち
トランジスタ３ｂのベース・コレクタ間が短絡されてい
る。The transistor 12 is provided between the current mirror circuit 3 and the transistor 6, and its base is connected to the collector of the transistor 10. Also,
In the circuit of this figure, unlike the circuit of FIG. 3, of the two transistors 3a and 3b forming the current mirror circuit 3, the base and collector of the transistor 3b are short-circuited.
【００１７】この実施例では、信号源７からの信号によ
って第１トランジスタ１のベース電位が変化すると、こ
の変化が、第１トランジスタ１のエミッタ電位の変化と
してトランジスタ８により検出され、ダイオード９によ
り電圧シフトされ、トランジスタ１０により第１トラン
ジスタ１のコレクタ電位が変化する。すなわち、第１ト
ランジスタ１のベース電位の変化に追従するよう、第１
トランジスタ１のコレクタ電位が変化する。In this embodiment, when the base potential of the first transistor 1 changes due to the signal from the signal source 7, this change is detected by the transistor 8 as a change in the emitter potential of the first transistor 1 and the diode 9 causes a voltage change. Due to the shift, the collector potential of the first transistor 1 is changed by the transistor 10. That is, the first transistor 1 is set to follow the change in the base potential of the first transistor 1.
The collector potential of the transistor 1 changes.
【００１８】この動作は、次のような原理に基づくもの
である。いま、信号源７からの信号電圧をｖｉｎ、第１
トランジスタ１のベース・エミッタ間電圧をＶｂｅ１、
トランジスタ８のベース・エミッタ間電圧をＶｂｅ２、
ダイオード９の電圧をＶＤ１、トランジスタ１０のベー
ス・エミッタ間電圧をＶｂｅ３とすると、第１トランジ
スタ１のコレクタ電位は、 ｖｉｎ−Ｖｂｅ１＋Ｖｂｅ２＋ＶＤ１−Ｖｂｅ３ となり、第１トランジスタ１のコレクタ・ベース間電圧
は、 （コレクタ電位）−ｖｉｎ ＝−Ｖｂｅ１＋Ｖｂｅ２＋ＶＤ１−Ｖｂｅ３ となる。さらに、Ｖｂｅ１＝Ｖｂｅ２＝Ｖｂｅ３＝ＶＤ
１ならば、 ＝０ となる。すなわち、信号電圧ｖｉｎによる第１トランジ
スタ１のコレクタベース間電圧は０となる。This operation is based on the following principle. Now, the signal voltage from the signal source 7 is vin, the first
The base-emitter voltage of the transistor 1 is Vbe1,
The base-emitter voltage of the transistor 8 is Vbe2,
When the voltage of the diode 9 is VD1 and the base-emitter voltage of the transistor 10 is Vbe3, the collector potential of the first transistor 1 is vin−Vbe1 + Vbe2 + VD1-Vbe3, and the collector-base voltage of the first transistor 1 is (collector Potential) -vin = -Vbe1 + Vbe2 + VD1-Vbe3. Further, Vbe1 = Vbe2 = Vbe3 = VD
If 1, then = 0. That is, the collector-base voltage of the first transistor 1 due to the signal voltage vin becomes zero.
【００１９】この結果、第１トランジスタ１におけるア
ーリー効果発生が防止される。したがって、歪率の劣化
が防止され、より歪の少ない出力を後段の回路に供給す
ることができる。なお、電圧シフト用のダイオード８
は、複数個の直列接続されたダイオードにより置換可能
である。例えば、２個のダイオードを直列接続した場
合、第１トランジスタ１のコレクタ電圧はＶＤ（＝Ｖｂ
ｅ）となる。As a result, the Early effect is prevented from occurring in the first transistor 1. Therefore, deterioration of the distortion rate is prevented, and an output with less distortion can be supplied to the circuit in the subsequent stage. The voltage shift diode 8
Can be replaced by a plurality of diodes connected in series. For example, when two diodes are connected in series, the collector voltage of the first transistor 1 is VD (= Vb
e).
【００２０】また、この実施例では、他のトランジスタ
に関してもアーリー効果の発生が防止される構成が採用
されている。まず、第２トランジスタ２に着目すると、
このトランジスタ２のコレクタ・ベース間電圧はトラン
ジスタ６のベース・エミッタ間電圧によって固定されて
いる。すなわち、第２トランジスタ２のベース電位が変
化しコレクタ・ベース間電圧が変化しようとすると、こ
のベース電位の変化に応じてトランジスタ６のベース電
位も変化する。この結果、第２トランジスタ２に関して
もアーリー効果発生が防止される。Further, in this embodiment, a structure is adopted in which the Early effect is prevented from occurring in other transistors. First, focusing on the second transistor 2,
The collector-base voltage of the transistor 2 is fixed by the base-emitter voltage of the transistor 6. That is, when the base potential of the second transistor 2 changes and the collector-base voltage tries to change, the base potential of the transistor 6 also changes according to the change of the base potential. As a result, the Early effect is prevented from occurring in the second transistor 2 as well.
【００２１】また、カレントミラー回路３に関しても、
アーリー効果の発生が防止される構成が採用されてい
る。すなわち、トランジスタ１２を設け、該トランジス
タ１２のベースをトランジスタ３ａのコレクタに、エミ
ッタをトランジスタ３ｂのコレクタに接続するととも
に、トランジスタ３ｂのベース・コレクタ間を短絡して
いるので、トランジスタ３ａのベース・コレクタ間電圧
は、トランジスタ１２のベース・エミッタ間電圧Ｖｂｅ
に固定され、アーリー効果を生じない。Further, regarding the current mirror circuit 3,
The structure is adopted to prevent the early effect from occurring. That is, since the transistor 12 is provided, the base of the transistor 12 is connected to the collector of the transistor 3a, and the emitter is connected to the collector of the transistor 3b, the base and collector of the transistor 3b are short-circuited. The voltage between the base and emitter of the transistor 12 is Vbe
It is fixed to and does not cause the early effect.
【００２２】このようにして、第１実施例においては、
従来例の歪率０．００７％に比べ極めて良好な０．００
１５％〜０．００２％の歪率が実現される。Thus, in the first embodiment,
Very good 0.00 compared to the conventional strain rate of 0.007%
A strain rate of 15% to 0.002% is realized.
【００２３】図２には、本発明の第２実施例に係るバッ
ファアンプの構成が示されている。この図に示される回
路では、第１トランジスタ１の電位検出用トランジスタ
８が図１に示される回路と異なる接続となっている。す
なわち、第１トランジスタ１のベースとトランジスタ８
のベースとが接続されており、トランジスタ８のエミッ
タがトランジスタ１０のベースに接続されている。ま
た、電圧シフト用のダイオード９は設けられていない。FIG. 2 shows the configuration of a buffer amplifier according to the second embodiment of the present invention. In the circuit shown in this figure, the potential detecting transistor 8 of the first transistor 1 is connected differently from the circuit shown in FIG. That is, the base of the first transistor 1 and the transistor 8
Of the transistor 8 is connected, and the emitter of the transistor 8 is connected to the base of the transistor 10. Moreover, the diode 9 for voltage shift is not provided.
【００２４】この実施例では、第１トランジスタ１のベ
ース電位変化がただちにトランジスタ８のベースにも加
わり、これに応じてトランジスタ８のコレクタ電位が変
化し、トランジスタ１０を介して第１トランジスタ１の
コレクタ電位が変化する。この実施例でも、第１トラン
ジスタ１のコレクタベース間電圧が一定に保たれ、アー
リー効果の発生が防止される。In this embodiment, the change in the base potential of the first transistor 1 is immediately applied to the base of the transistor 8, and the collector potential of the transistor 8 changes accordingly, and the collector potential of the first transistor 1 is changed via the transistor 10. The electric potential changes. Also in this embodiment, the collector-base voltage of the first transistor 1 is kept constant and the early effect is prevented.
【００２５】[0025]
【発明の効果】以上説明したように、本発明によれば、
入力側トランジスタのコレクタベース間電圧が一定値に
固定されるため、アーリー効果が生ずることがなく、歪
率が低いバッファアンプが得られる。As described above, according to the present invention,
Since the collector-base voltage of the input side transistor is fixed to a constant value, the Early effect does not occur and a buffer amplifier with a low distortion can be obtained.
【００２６】また、請求項２によれば、電流ミラー回路
におけるアーリー効果の発生が防止され、より低歪率の
バッファアンプが得られる。According to the second aspect, the early effect is prevented from occurring in the current mirror circuit, and the buffer amplifier having a lower distortion rate can be obtained.
【００２７】さらに、請求項３によれば、第２トランジ
スタにおけるアーリー効果の発生が防止される。Further, according to claim 3, the occurrence of the Early effect in the second transistor is prevented.
【００２８】そして、請求項４によれば、かかる効果を
トランジスタの付加によって実現できる。According to claim 4, such an effect can be realized by adding a transistor.
【図１】本発明の第１実施例に係るバッファアンプの構
成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a buffer amplifier according to a first embodiment of the present invention.
【図２】本発明の第２実施例に係るバッファアンプの構
成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a buffer amplifier according to a second exemplary embodiment of the present invention.
【図３】一従来例に係るバッファアンプの構成を示す回
路図である。FIG. 3 is a circuit diagram showing a configuration of a buffer amplifier according to a conventional example.
１ 第１トランジスタ ２ 第２トランジスタ ３ カレントミラー回路 ８ トランジスタ ９ ダイオード １０ トランジスタ 1 First Transistor 2 Second Transistor 3 Current Mirror Circuit 8 Transistor 9 Diode 10 Transistor
Claims (4)
タと、該第１及び第２トランジスタのコレクタ電流を供
給するカレントミラー回路とを備えるバッファアンプに
おいて、 前記第１トランジスタのベース又はエミッタ電圧を検出
する電圧検出手段と、 該電圧検出手段により検出された電圧を前記第１トラン
ジスタのベース・エミッタ間電圧以上にシフトして得ら
れる電圧で、前記第１トランジスタのコレクタ電圧を制
御する制御手段とを備え、 前記第１トランジスタのベースに印加される入力信号の
レベルにかかわらず、前記第１トランジスタのベース・
コレクタ間電圧を所定値に固定することを特徴とするバ
ッファアンプ。1. A buffer amplifier including differentially connected first and second transistors and a current mirror circuit for supplying collector currents of the first and second transistors, wherein a base or emitter voltage of the first transistor is provided. voltage detecting means for detecting said first trunk the detected voltage by said voltage detecting means
It can be obtained by shifting more than the base-emitter voltage of the transistor.
In the voltage, and control means for controlling the collector voltage of the first transistor, regardless of the level of the input signal applied to the base of the first transistor, the base of the first transistor
A buffer amplifier characterized by fixing a voltage between collectors to a predetermined value.
ースが互いに共通接続された第３及び第４トランジスタ
と、該第４トランジスタのベース・コレクタ間を短絡す
る手段と、ベースが前記第３トランジスタのコレクタ
に、エミッタが前記第４トランジスタのコレクタに接続
された第５トランジスタとによって構成されることを特
徴とする請求項１記載のバッファアンプ。2. The current mirror circuit comprises third and fourth transistors having emitters and bases commonly connected to each other, means for short-circuiting the base and collector of the fourth transistor, and the base having the third transistor. The buffer amplifier according to claim 1, wherein the collector is formed of a fifth transistor having an emitter connected to the collector of the fourth transistor.
タ間電圧を所定値に固定する出力トランジスタを備える
ことを特徴とする請求項１記載のバッファアンプ。3. The buffer amplifier according to claim 1, further comprising an output transistor that fixes a base-collector voltage of the second transistor to a predetermined value.
トランジスタのエミッタに接続された検出トランジスタ
によって構成され、前記制御手段は、コレクタ・エミッ
タ路が前記第１トランジスタのコレクタ・エミッタ路に
直列接続され、ベースに前記検出トランジスタのエミッ
タ電圧に応じた電圧が印加される制御トランジスタを含
むことを特徴とする請求項１記載のバッファアンプ。4. The base of the voltage detecting means is the first
The control means comprises a detection transistor connected to the emitter of the transistor, the control means has a collector-emitter path connected in series to the collector-emitter path of the first transistor, and a base having a voltage corresponding to the emitter voltage of the detection transistor. The buffer amplifier according to claim 1, further comprising an applied control transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191964A JP2680753B2 (en) | 1991-07-31 | 1991-07-31 | Buffer amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191964A JP2680753B2 (en) | 1991-07-31 | 1991-07-31 | Buffer amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537262A JPH0537262A (en) | 1993-02-12 |
| JP2680753B2 true JP2680753B2 (en) | 1997-11-19 |
Family
ID=16283380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191964A Expired - Fee Related JP2680753B2 (en) | 1991-07-31 | 1991-07-31 | Buffer amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680753B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048759A1 (en) * | 1999-12-24 | 2001-07-05 | Koninklijke Philips Electronics N.V. | Double input buffer for track-and-hold amplifier |
| JP2002368591A (en) * | 2001-06-12 | 2002-12-20 | Sony Corp | Peak hold circuit |
| EP1800395B1 (en) * | 2004-10-08 | 2010-09-08 | Nxp B.V. | Dual bias control circuit |
| JP5453137B2 (en) * | 2010-03-02 | 2014-03-26 | 新日本無線株式会社 | Operational amplifier |
-
1991
- 1991-07-31 JP JP3191964A patent/JP2680753B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0537262A (en) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680753B2 (en) | Buffer amplifier | |
| JP3203363B2 (en) | Peak detector | |
| EP0196694B1 (en) | Picture display device | |
| JPH01230110A (en) | Current generator | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JP2533201B2 (en) | AM detection circuit | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4380741A (en) | Photocurrent compensation for electronic circuitry exposed to ionizing radiation | |
| JP3317256B2 (en) | Comparator circuit | |
| JPH0221784Y2 (en) | ||
| JPH06326526A (en) | Circuit device for control current compensation of transistor | |
| JP3253573B2 (en) | BTL amplifier circuit | |
| JP2901441B2 (en) | Buffer amplifier | |
| US5502413A (en) | Switchable constant gain summing circuit | |
| JP3077390B2 (en) | Voltage control circuit | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| JPH05206759A (en) | Base current compensation circuit | |
| JPS596081B2 (en) | power amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP3172310B2 (en) | Buffer circuit | |
| KR850000581B1 (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| JP2661138B2 (en) | Current amplifier circuit | |
| JP2687160B2 (en) | Switch circuit | |
| JPH0786895A (en) | Output circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |