JPS6077505A - Noise suppression circuit - Google Patents
Noise suppression circuitInfo
- Publication number
- JPS6077505A JPS6077505A JP18808683A JP18808683A JPS6077505A JP S6077505 A JPS6077505 A JP S6077505A JP 18808683 A JP18808683 A JP 18808683A JP 18808683 A JP18808683 A JP 18808683A JP S6077505 A JPS6077505 A JP S6077505A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- noise
- transistor
- noise suppression
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、雑音抑圧回路に係り、特に、信号系とは独
立に制御系を持つ雑音抑圧回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a noise suppression circuit, and particularly to a noise suppression circuit having a control system independent of a signal system.
従来、雑音抑圧回路として第1@忙示すものがあった。 Conventionally, there have been some types of noise suppression circuits.
第1図においては、ダイオードDIID2と抵抗器R(
その抵抗値をも表わすものとするンとを備え、さらに入
力端子a、出力端子すとを備えている。In Figure 1, diode DIID2 and resistor R(
It also has an input terminal (a) and an output terminal (s).
今、入力端子aK入力電圧vl が与えられたとすると
1次の関係が得られ、
■葬
V、=Vアinゴ;−+RI、・・・・・・・・・・・
・・・・(tlここW、V、:熱電圧、1B =逆方向
飽和電流。Now, assuming that the input terminal aK input voltage vl is given, the following relationship is obtained, ■V,=Vingo;-+RI,...
...(tl where W, V,: thermal voltage, 1B = reverse saturation current.
17 =回路を流nる電流、
出力端子bKは出力電圧v0として、
V、 =R1,・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・−・・(2)なる出力電圧が
現われる。17 = current flowing through the circuit, output terminal bK is output voltage v0, V, = R1, ......
An output voltage of (2) appears.
ダイオードDIオよびり、のインピーダンスをそれぞれ
rl およびr、とすると、
r+=rz=上:L 、=−9−−−−−−−−−0,
−0,(3+qI龜
ここに、k:ホルンマン定数、T:絶対温度。Letting the impedance of the diode DI O and rl be rl and r, respectively, r+=rz=upper:L,=-9−−−−−−−−0,
-0, (3+qI) where k: Hornmann's constant, T: absolute temperature.
q:電荷
ダイオードD+ 、Ds のもつインピーダンスは第(
3)式のよ5に回路を流れる電流I、 K逆比例し、ま
た、第(1)式より入力電圧V、Kも出力電圧V。の入
力電圧V、 T/を対する利得G=RI翼/V+の入力
電圧V、に対する特性は、抵抗値Rをパラメータとして
第2図のように示される。q: The impedance of the charge diodes D+ and Ds is the (
3) As shown in equation 5, the currents I and K flowing through the circuit are inversely proportional, and from equation (1), the input voltages V and K are also the output voltage V. The characteristics of the gain G=RI blade/V+ with respect to the input voltage V, T/ of the input voltage V, are shown in FIG. 2 using the resistance value R as a parameter.
この図で、R1,R1、Rs は抵抗器Rの任意のiv
表現する。第2図に示すようK、信号レベルの大きい入
力に対する出力利得は大きいが、レベルの小さい入力信
号に対しては利得は小さくなるため、信号に比べて微弱
な雑音を抑圧するこの回路の特徴が雑音抑圧回路として
用いられている。In this figure, R1, R1, Rs are arbitrary iv of resistor R
express. As shown in Figure 2, the output gain is large for an input with a high signal level, but the gain is small for an input signal with a low level, so the feature of this circuit is that it suppresses noise that is weak compared to the signal. Used as a noise suppression circuit.
例えば、映像信号に含まnる雑音を除去する目的で使わ
れる場合、映像信号タ一度り、 P、 F、 (低域通
過フィルタ)とH,P、 F、(高域通過フィルタ)を
通して高周波雑音成分を含む信号を分けて取り出て。そ
の後、上記信号を雑音抑圧回路を通し、信号対雑音比S
/Nv良(するという方法が用いられる。For example, when used for the purpose of removing noise contained in a video signal, the video signal is filtered through P, F, (low-pass filter) and H, P, F, (high-pass filter) to remove high-frequency noise. Separate and extract signals containing components. After that, the above signal is passed through a noise suppression circuit, and the signal-to-noise ratio S
/NvGood() method is used.
しかしながら、このような雑音抑圧回路においては、雑
音抑圧量は抵抗器Rによって任意に設定できるが、一方
、抵抗器Rけ信号の負荷インピーダンスとして定めらj
た値に設定Tる必斐があるため、必らずしも雑音抑圧量
は任意に設定できるとはいい難かった。trs、雑音抑
圧の制御系が信号系と重なっているため、信号係の周波
数に特に悪影響をおよぼすという欠点があった。However, in such a noise suppression circuit, the amount of noise suppression can be arbitrarily set using the resistor R, but on the other hand, it is determined as the load impedance of the signal equal to the resistor R.
Therefore, it is difficult to say that the amount of noise suppression can be set arbitrarily. Since the control system for TRS and noise suppression overlaps with the signal system, there is a drawback in that it particularly adversely affects the frequency of the signal.
この発明は、上記の欠点を除去するためKなされたもの
で、4N号系とは独立に制御系を備えることにより信号
に悪影響をおよぼすことなく、雑音音制御することがで
きる回路を提供するよ’51Cしたものである。以下こ
の発明について説明する。This invention was made to eliminate the above-mentioned drawbacks, and provides a circuit that can control noise without adversely affecting the signal by providing a control system independent of the 4N system. '51C. This invention will be explained below.
第3図はこの発明の一実施例を示す回路構成図である。 FIG. 3 is a circuit diagram showing an embodiment of the present invention.
この図において、1は第1のトランジスタ、2は第2の
トランジスタであり、これら両トランジスタ1.2のエ
ミッタにそれぞれエミッタ抵抗器3および4(そnぞれ
抵抗値Y R,、およびRIとする)が接続され、エミ
ッタ抵抗器3および4の共通接続点Sは定電流源121
に介して接地さjている。第1のトランジスタ1のコレ
クタ。In this figure, 1 is a first transistor, 2 is a second transistor, and emitter resistors 3 and 4 (with resistance values Y R, and RI, respectively) are connected to the emitters of both transistors 1 and 2, respectively. ) is connected, and the common connection point S of emitter resistors 3 and 4 is a constant current source 121
It is grounded through. Collector of first transistor 1.
第2のトランジスタ2のコレクタにはそ4ぞれ負荷抵抗
素子5および6(それぞt′L抵抗値t’ RLIおよ
びRL、とする)を介して電源電圧11が供給さiてい
る。第!のトランジスタ1のコレクタには第1のダイオ
ード1のカソードが接続さ9、第2のトランジスタ2の
コレクタにはR2のダイオード8のカソードが接続され
、両ダイオード1および807ノードの共通接続点は定
電流源13を介して接地さjている。また、9,1oは
入力端子。A power supply voltage 11 is supplied to the collectors of the second transistors 2 through load resistance elements 5 and 6 (respectively t'L resistance values t' RLI and RL). No.! The cathode of the first diode 1 is connected to the collector of the transistor 1 of R2, the cathode of the diode 8 of R2 is connected to the collector of the second transistor 2, and the common connection point of both diodes 1 and 807 node is It is grounded via a current source 13. Also, 9 and 1o are input terminals.
14はバイアスfl源を示す。14 indicates a bias fl source.
次に、動作の説明を行う。Next, the operation will be explained.
第3図において、入力端子5Vcvl、、入方端子10
KVHなる入力が加わったとき、ダイオード1.8.お
よび定1iii源13が付加’LnてぃtI−い場合で
は、よく知られた差動増幅器の入出力特性を示す。ダイ
オード?、8、および定電流源13が備わったこの発8
Aにおいて、入力v112<v□のとき、負荷抵抗素子
6に流れる負荷電流I0は減少し、抵抗値RL、 Kよ
る電圧降下は小さくなるためq点の電位は上がる。一方
、q点の電位の上昇[ヨQ タイオード8Vclinる
電流が増大し、この電流が負荷抵抗素子6による電圧降
下を起こし、q点の電位の上昇tおさえる方向に働く。In Fig. 3, input terminal 5Vcvl, input terminal 10
When an input KVH is applied, the diodes 1.8. In the case where the constant source 13 is added, the well-known input/output characteristics of a differential amplifier are shown. diode? , 8, and this generator 8 equipped with a constant current source 13
At A, when the input v112<v□, the load current I0 flowing through the load resistance element 6 decreases, and the voltage drop due to the resistance values RL and K becomes small, so the potential at point q increases. On the other hand, as the potential at point q rises, the current flowing through the diode 8Vclin increases, and this current causes a voltage drop due to the load resistance element 6, working in the direction of suppressing the rise in potential at point q.
すなわち、ダイオード1および8のベアVcより、差動
増幅器に負帰還の効果をもたらすことを意味する。That is, it means that the bare Vc of diodes 1 and 8 provides a negative feedback effect to the differential amplifier.
入出力関係を定量的に扱うと以下のよ5になる。If we treat the input/output relationship quantitatively, we get the following 5.
第3図により、共通接続点Sの電圧についてキルヒホッ
フの法則から
α■。According to Fig. 3, α■ is calculated from Kirchhoff's law for the voltage at the common connection point S.
Vmr Vy In□−αIaRg 1 (l−α)I。Vmr Vy In□−αIaRg 1 (l-α)I.
”Vat Vy In (1−α)1.R,・−・ ・
・−=−(41s
ダイオード7および8についても同様に第3図のn占七
F1に+、&:小山−會1々W−ツーデ・−マV 曽t
とすると、
出力電圧について、
Ver =Vcc (α■。+βI l) RL −−
−−(71Vox=Vcc l (1−αル刊l−β)
L)RL−・・(slの関係が成り立つ。”Vat Vy In (1-α)1.R,・-・・
・-=-(41s Similarly for diodes 7 and 8, +, &: Koyama-kai 1z W- Tsude-ma V Sot
Then, regarding the output voltage, Ver = Vcc (α■.+βI l) RL −−
--(71Vox=Vcc l (1-α published l-β)
L) RL-...(sl relationship holds true).
ここにα、βはそれぞれIa 、I+ Vc対する電流
分配比であり、0〈α<1.O(βくlである。また、
■。、■、は定電流源12.13の電流値を表わす。Here, α and β are current distribution ratios for Ia and I+Vc, respectively, and 0<α<1. O(βkl. Also,
■. , ■ represent the current value of the constant current source 12.13.
上式から、大刀(V、、 −VIl、 ) K対−11
tjカ(Vo、 −V・意)が理論計算され得る。電流
値I、をパラメータにして入カレペルに対する利得を数
値計nによりめ、結果の概略′lt第4図に示す。From the above formula, the great sword (V,, -VIl, ) K vs. -11
tj (Vo, −V・mean) can be calculated theoretically. Using the current value I as a parameter, the gain with respect to the input voltage is calculated using a numerical counter n, and the result is shown in FIG. 4.
第4図かられかるよ5に、利得−人力特性の曲思は電流
値In により制御される。例えば、ビデオ信号に加わ
っている雑音を除去する際、H,P、F。From FIG. 4 to Figure 5, the gain-manpower characteristic curve is controlled by the current value In. For example, when removing noise added to a video signal, H, P, F.
を通した後の雑音抑圧では信号は42とんと激衰させる
ことなく、雑音のみ抑圧することができ、さらにこの抑
圧量も直流電圧により制御することができることになる
。この状況を第5図に示す。By suppressing the noise after passing through the signal, only the noise can be suppressed without drastically attenuating the signal, and furthermore, the amount of this suppression can also be controlled by the DC voltage. This situation is shown in FIG.
第5図において、(目)はビデオ信号で、雑音Nが含ま
jており、(釦で、H,P、 F、を通すとC璽)のよ
うになる。Qは抑圧量であり、雑音N部分を抑圧するこ
とにより(IT)のように信号のみとすることができる
。In Fig. 5, (eye) is a video signal that contains noise N, and becomes as shown in (C) when H, P, and F are passed through the buttons. Q is the amount of suppression, and by suppressing the noise N part, only the signal can be obtained as in (IT).
第6図はこの発明の他の実施例を示すもので。FIG. 6 shows another embodiment of the invention.
ダイオード1および8の7ノードに抵抗器15゜16を
入れた回路である。このように抵抗器15゜16を入n
ることによりダイオード7および8のペアダイオードに
よる差動増幅器の負帰還制御の特性を変えられる効果を
持つ。This is a circuit in which resistors 15 and 16 are inserted at 7 nodes of diodes 1 and 8. In this way, insert a resistor of 15° and 16°.
This has the effect of changing the negative feedback control characteristics of the differential amplifier using the pair of diodes 7 and 8.
以上説明したようにこの発明は、差動増幅器にダイオー
ドを付加し、このダイオードK //Ifi丁電流を過
電流調整する独立の制御系を設けたので、13号系とは
全く独立に雑音の抑圧量が制御できる効果がある。As explained above, this invention adds a diode to the differential amplifier and provides an independent control system to adjust the overcurrent of this diode K This has the effect of controlling the amount of suppression.
第1図は従来の雑音抑圧回路、第2図は第1図の回路に
おける利得−人力特性曲り図、第3図はこの発明の雑音
抑圧回路の一実施例を示す図、第4図は第3図の実施例
における利得−人力特性曲線図、第5図はH,P、F、
(高域通過フィルタ)を通った後のビデオ信号の雑音が
抑圧さ1する様子を示した略図、第6図はこの発明の他
の実施例を示す回路図である。
図中、1は第1のトランジスタ、2は第2のトランジス
タ、3.4はエミッタ抵抗器、5.6は負荷抵抗素子、
1は第1のダイオード、8は第2のダイオード、9は入
力端子、10は出力端子、11は電源電圧、12.13
は定電流源、14はバイアス1■源である。
なお、図中の同一符号は同一または相当部分夕示す。
代理人 大岩増雄 (外2名)
第1図
1
第2図
−人力
第3図
第4図
第5図
(1) (It) (Ill) (lv)第6図
手続補正書(自発)
昭和タフ年q月77日
1、事件の表示 特願昭58−1880813号2、発
明の名称 郭&抑圧回路
3、補正をする者
代表者片山仁へ部
4代理人
5、補正の対象
図面
6、補正の内容
図面第2図、第6図を別紙のように補正する。
以上FIG. 1 is a conventional noise suppression circuit, FIG. 2 is a curve diagram of gain-human power characteristics in the circuit of FIG. 1, FIG. 3 is a diagram showing an embodiment of the noise suppression circuit of the present invention, and FIG. The gain-manpower characteristic curve diagram in the embodiment shown in Fig. 3, and Fig. 5 show H, P, F,
FIG. 6 is a schematic diagram showing how noise in a video signal is suppressed after passing through a high-pass filter (high-pass filter). In the figure, 1 is a first transistor, 2 is a second transistor, 3.4 is an emitter resistor, 5.6 is a load resistance element,
1 is the first diode, 8 is the second diode, 9 is the input terminal, 10 is the output terminal, 11 is the power supply voltage, 12.13
is a constant current source, and 14 is a bias 1 source. Note that the same reference numerals in the figures indicate the same or corresponding parts. Agent Masuo Oiwa (2 others) Figure 1 1 Figure 2 - Human power Figure 3 Figure 4 Figure 5 (1) (It) (Ill) (lv) Figure 6 Procedure amendment (voluntary) Showa Tough 1, January 77, 2016, Case description: Japanese Patent Application No. 58-1880813 2, Name of the invention: Guo & Suppression Circuit 3, Person making the amendment Representative: Hitoshi Katayama Department 4: Agent 5, Drawing subject to amendment 6, Amendment The content drawings, Figures 2 and 6, have been amended as shown in the attached sheet. that's all
Claims (1)
スタのエミッタKIEIのエミッタ抵抗器が接続され、
ベースを入力とする前記第1のトランジスタと同一の導
電形の第2のトランジスタのエミッタに第2のエミッタ
抵抗器が接続さj、前記第1と第2のエミッタ抵抗器の
共通液α点は定電流源を介して接地さj、前記第1およ
び第2のトランジスタのコレクタにそれぞれ第1および
第2の負荷抵抗素子を介して電源電圧が供給されている
差動増幅器に前記第1のトランジスタのコレクタに第1
のダイオードのカソード側が接続されnIl記第2のト
ランジスタのコレクタに第2のダイオードのカソード側
が接続さ1、前記第1および第2のダイオードの7ノー
ドの共通接続点は定電流源!介して接地されていること
を特徴とする雑「抑圧回路。The emitter resistor of the emitter KIEI of the first transistor is connected to which the bias voltage is applied to the pace;
A second emitter resistor is connected to the emitter of a second transistor of the same conductivity type as the first transistor whose base is input, and the common liquid α point of the first and second emitter resistors is The first transistor is connected to a differential amplifier that is grounded via a constant current source and a power supply voltage is supplied to the collectors of the first and second transistors via first and second load resistance elements, respectively. 1st to the collector of
The cathode side of the second diode is connected to the collector of the second transistor, and the common connection point of the seven nodes of the first and second diodes is a constant current source! A miscellaneous "suppression circuit" characterized by being grounded through the
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18808683A JPS6077505A (en) | 1983-10-04 | 1983-10-04 | Noise suppression circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18808683A JPS6077505A (en) | 1983-10-04 | 1983-10-04 | Noise suppression circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6077505A true JPS6077505A (en) | 1985-05-02 |
Family
ID=16217452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18808683A Pending JPS6077505A (en) | 1983-10-04 | 1983-10-04 | Noise suppression circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6077505A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5510286A (en) * | 1978-07-10 | 1980-01-24 | Sony Corp | Base clipping circuit |
-
1983
- 1983-10-04 JP JP18808683A patent/JPS6077505A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5510286A (en) * | 1978-07-10 | 1980-01-24 | Sony Corp | Base clipping circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2424812A1 (en) | AMPLIFIER WITH OVERCURRENT PROTECTION | |
DE3686431T2 (en) | CIRCUIT FOR DETECTING AN AUTOMATIC GAIN CONTROL SIGNAL. | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
KR940001817B1 (en) | Voltage-current transformation circuit for active filter | |
JPS6077505A (en) | Noise suppression circuit | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
EP0196883B1 (en) | Active filter circuits | |
US5471170A (en) | Current-mode amplification system, and corresponding operational amplifier, gain section and amplification element | |
JPS6228087Y2 (en) | ||
JPS60113507A (en) | Transistor circuit | |
JP2624584B2 (en) | Active high-frequency weighting circuit used in noise attenuation circuit | |
JPS6347066Y2 (en) | ||
JPH0252884B2 (en) | ||
JPS58181310A (en) | Voltage gain control amplification device | |
JPH05324108A (en) | Constant current output circuit | |
JP2508378B2 (en) | Variable conductance circuit | |
JPS626361B2 (en) | ||
DE2645619C3 (en) | Transistor circuit | |
JP3008569B2 (en) | Amplifier circuit | |
JPS626774Y2 (en) | ||
JPH0321054Y2 (en) | ||
JP3503297B2 (en) | Voltage-current conversion circuit | |
JPH03744Y2 (en) | ||
DE3230407A1 (en) | ELECTRONIC CIRCUIT WITH VARIABLE IMPEDANCE | |
JPS62173811A (en) | Gain control circuit |