JPS6347066Y2 - - Google Patents

Info

Publication number
JPS6347066Y2
JPS6347066Y2 JP5446981U JP5446981U JPS6347066Y2 JP S6347066 Y2 JPS6347066 Y2 JP S6347066Y2 JP 5446981 U JP5446981 U JP 5446981U JP 5446981 U JP5446981 U JP 5446981U JP S6347066 Y2 JPS6347066 Y2 JP S6347066Y2
Authority
JP
Japan
Prior art keywords
output
signal
variable gain
gain amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5446981U
Other languages
Japanese (ja)
Other versions
JPS57168317U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5446981U priority Critical patent/JPS6347066Y2/ja
Publication of JPS57168317U publication Critical patent/JPS57168317U/ja
Application granted granted Critical
Publication of JPS6347066Y2 publication Critical patent/JPS6347066Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 〔考案の目的〕 (産業上の利用分野) 本考案は、AGC(自動利得制御)回路に係り、
特に利得制御電圧の直流オフセツトの発生を抑圧
し、安定な利得制御動作するAGC回路に関する。
[Detailed description of the invention] [Purpose of the invention] (Field of industrial application) The invention relates to an AGC (automatic gain control) circuit.
In particular, it relates to an AGC circuit that suppresses the occurrence of DC offset in the gain control voltage and performs stable gain control operation.

(従来の技術) 第2図は従来のAGC回路を示す回路図であり、
入力信号は端子aに入力される。入力された信号
は可変利得増幅器1で利得が制御され、端子bに
出力する。
(Prior art) Figure 2 is a circuit diagram showing a conventional AGC circuit.
An input signal is input to terminal a. The input signal has its gain controlled by the variable gain amplifier 1, and is output to terminal b.

ここで、上記可変利得増幅器1の出力は絶対値
回路2に加えられ、上記可変利得増幅器1の出力
の絶対値と、所定の基準電圧との電位差を検出す
る。
Here, the output of the variable gain amplifier 1 is applied to an absolute value circuit 2, which detects the potential difference between the absolute value of the output of the variable gain amplifier 1 and a predetermined reference voltage.

上記絶対値回路2で検出された上記基準電位と
の電位差はローパスフイルター(LPF)3に加
えられた後、上記可変利得増幅器1の利得を制御
するに供する制御電圧と発生するゲインコントロ
ール回路4に加えられる。
The potential difference with the reference potential detected by the absolute value circuit 2 is applied to a low pass filter (LPF) 3, and then applied to a gain control circuit 4 which generates a control voltage used to control the gain of the variable gain amplifier 1. Added.

これにより、上記可変利得増幅器1の利得は、
上記ゲインコントロール回路4の制御電圧に応じ
て制御され、絶対値回路2、LPF3、ゲインコ
ントロール回路4、可変利得増幅器1からなるフ
イードバツクループによつて入力信号に対する利
得の自動制御が行なわれる。
As a result, the gain of the variable gain amplifier 1 is
The gain is controlled according to the control voltage of the gain control circuit 4, and the gain for the input signal is automatically controlled by a feedback loop consisting of the absolute value circuit 2, the LPF 3, the gain control circuit 4, and the variable gain amplifier 1.

(考案が解決しようとする問題点) 上記、従来のAGC回路にあつては、上記可変
利得増幅器1の出力に生じた直流オフセツト成分
が、上記絶対値回路2に入力されると、上記絶対
値回路2における上記可変利得増幅器1の出力の
絶対値と所定電位との電位比較時に直流オフセツ
トを助長する。
(Problem to be solved by the invention) In the conventional AGC circuit described above, when the DC offset component generated at the output of the variable gain amplifier 1 is input to the absolute value circuit 2, the absolute value When comparing the absolute value of the output of the variable gain amplifier 1 and a predetermined potential in the circuit 2, DC offset is promoted.

この結果、上記絶対値回路2の出力に不要なリ
ツプルが発生し、これに伴ないLPF3の出力に
もリツプル成分が生じて上記可変利得増幅器1の
利得制御に影響及ぼす。
As a result, an unnecessary ripple occurs in the output of the absolute value circuit 2, and accordingly, a ripple component also occurs in the output of the LPF 3, which affects the gain control of the variable gain amplifier 1.

このため、上記フイードバツクループに直流オ
フセツトが生じ、上記出力端子bに得られる信号
にも直流オフセツトが重量される。この直流オフ
セツトは場合によつては、一定の直流電位でなく
脈流を呈することもあり、この脈流は系を不安定
にする原因ともなる。
Therefore, a DC offset occurs in the feedback loop, and the signal obtained at the output terminal b is also affected by the DC offset. In some cases, this DC offset may exhibit a pulsating current instead of a constant DC potential, and this pulsating current may cause the system to become unstable.

また、上記直流オフセツトは可変利得増幅器1
を構成する能動素子の温度特性等、回路特有の性
能にも依存する量であり、直流オフセツによる影
響を抑圧することが系の安定性の面から望まれ
る。
Furthermore, the above DC offset is determined by the variable gain amplifier 1.
This amount also depends on circuit-specific performance, such as the temperature characteristics of the active elements that make up the circuit, and it is desirable to suppress the effects of DC offset from the standpoint of system stability.

〔考案の構成〕[Structure of the idea]

(問題点を解決するための手段) この考案では、入力信号端子aに印加された信
号を入力とする可変利得増幅器1の出力信号を
HPF5を介して出力信号端子bに加えるととも
に、電圧比較手段2に供給する構成とする。
(Means for solving the problem) In this invention, the output signal of the variable gain amplifier 1 whose input is the signal applied to the input signal terminal a is
The configuration is such that it is applied to the output signal terminal b via the HPF 5 and is also supplied to the voltage comparison means 2.

これにより、AGCループ内での直流オフセツ
トの生を抑圧し、AGC動作を安定に行なう。
This suppresses the generation of DC offset within the AGC loop and performs AGC operation stably.

この考案は、上記の点に鑑みて系の直流オフセ
ツトを抑圧し、安定なフイードバツク動作をなす
とともに、最適制御による安定出力を得るAGC
回路を提供することを目的とする。
In view of the above points, this idea suppresses the DC offset of the system, achieves stable feedback operation, and achieves stable output through optimal control.
The purpose is to provide circuits.

以下、この考案の実施例を図面を参照して説明
する。
Hereinafter, embodiments of this invention will be described with reference to the drawings.

第1図は、この考案に係るAGC回路の一実施
例を示す回路ブロツク図であり、上記第2図との
対応機能については同一符号を付してある。
FIG. 1 is a circuit block diagram showing an embodiment of the AGC circuit according to the invention, and the same reference numerals are given to the functions corresponding to those in FIG. 2 above.

第2図にあつては、可変利得増幅器1と絶対値
回路2との間にハイパスフイルター(HPF)5
を介在接続して、AGCループ系における直流オ
フセツトを抑圧する。
In Fig. 2, a high pass filter (HPF) 5 is installed between the variable gain amplifier 1 and the absolute value circuit 2.
to suppress DC offset in the AGC loop system.

入力端子aから印加された信号を入力とし、こ
れに対して適宜ゲインコントロール回路4で発生
した制御電圧に応じた利得を得る可変利得増幅器
1の出力には直流オフセツトが重畳されている。
A DC offset is superimposed on the output of a variable gain amplifier 1 which receives a signal applied from an input terminal a and obtains a gain corresponding to a control voltage generated by a gain control circuit 4 as appropriate.

この直流オフセツトの原因には、上述のように
可変利得増幅器1の快路特性及び直流的なレベル
シフト等がある。この直流オフセツトは、上記
HPF5によつて阻止され、出力端子b及び絶対
値回路2には直流オフセツトが除去された信号が
加わる。
The causes of this DC offset include the free-route characteristics of the variable gain amplifier 1 and the DC level shift, as described above. This DC offset is
This is blocked by the HPF 5, and a signal from which the DC offset has been removed is applied to the output terminal b and the absolute value circuit 2.

このため、絶対値回路2の出力には半波整流さ
れた信号が得られ、これによりLPF3の出力に
は直流オフセツトが除去された電圧が得られる。
Therefore, a half-wave rectified signal is obtained at the output of the absolute value circuit 2, and thereby a voltage from which the DC offset has been removed is obtained at the output of the LPF 3.

このことは、AGC動作を不安定とする原因と
なる直流オフセツトが除去され、上記可変利得増
幅器1が安定に利得制御されることを意味し、系
の安定性を損わずにAGC動作が行なわれること
を意味する。
This means that the DC offset that causes the AGC operation to become unstable is removed, and the gain of the variable gain amplifier 1 is stably controlled, so that the AGC operation can be performed without compromising the stability of the system. means to be

AGC回路は、本来出力の歪を抑え、かつノイ
ズ指数を劣化させない最適利得を得る制御であ
り、このAGC動作自体安定に行なうため直流オ
フセツトを除去する必要がある。系を不安定にす
る要因となる上記直流オフセツト自体、上記可変
利得増幅器1自体の回路特性及び直流レベルシフ
ト動作等によつても発生するが、発生した直流オ
フセツト電位は上記HPF5により除去される。
The AGC circuit is originally controlled to obtain an optimal gain that suppresses output distortion and does not degrade the noise figure, and in order to perform this AGC operation stably, it is necessary to remove DC offset. Although the DC offset itself, which causes system instability, is caused by the circuit characteristics of the variable gain amplifier 1 itself, the DC level shift operation, etc., the generated DC offset potential is removed by the HPF 5.

ここで、上記HPF5は実質的に直流オフセツ
ト乃至脈流成分を阻止し、制御対象となる情報の
みを伝達し得るものであればよい。
Here, the HPF 5 may be of any type as long as it can substantially block DC offset or pulsating flow components and transmit only the information to be controlled.

〔考案の効果〕[Effect of idea]

上述のように、この考案によればAGCループ
中の直流オフセツトの発生を抑止し、安定な出力
が得られるAGC回路を提供し得るものである。
As described above, according to this invention, it is possible to provide an AGC circuit that can suppress the occurrence of DC offset in the AGC loop and provide a stable output.

なお、本考案に係るAGC回路はアナログ方式、
デイジタル方式いずれにも適用し得る。
Note that the AGC circuit according to the present invention is an analog type,
It can be applied to any digital method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係るAGC回路の回路図であ
り、第2図は従来のAGC回路図である。 a……入力信号端子、b……出力信号端子、1
……可変利得増幅器、2……電圧比較手段、3…
…低域通過波器、4……ゲインコントロール回
路、5……高域通過波器。
FIG. 1 is a circuit diagram of an AGC circuit according to the present invention, and FIG. 2 is a conventional AGC circuit diagram. a...Input signal terminal, b...Output signal terminal, 1
...Variable gain amplifier, 2...Voltage comparison means, 3...
...Low-pass wave generator, 4...Gain control circuit, 5...High-pass wave generator.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号が印加される入力信号端子と、この入
力端子に印加された信号をゲインコントロール信
号に応じて利得制御する可変利得増幅器と、この
可変利得増幅器の出力信号が入力され、前記可変
利得増幅器の出力から直流オフセツト成分を除去
した信号を出力する高域通過波器と、この高域
通過波器の出力を導出する出力信号端子と、前
記高域通過波器の出力が入力され、この入力信
号の電位と所定電位との比較を行なう電圧比較手
段と、この電圧比較手段の出力端側に接続した低
域通過波器と、この低域通過波器の出力に応
じ前記可変利得増幅器に対する前記ゲインコント
ロール信号を発生するゲインコントロール回路と
を少なくとも具備したことを特徴とするAGC回
路。
an input signal terminal to which an input signal is applied; a variable gain amplifier that controls the gain of the signal applied to the input terminal according to a gain control signal; and an output signal of the variable gain amplifier to which the output signal of the variable gain amplifier is input. A high-pass waveform generator that outputs a signal with the DC offset component removed from its output; an output signal terminal that derives the output of the high-pass waveform; the output of the high-pass waveform is inputted, and the input signal voltage comparison means for comparing the potential of the voltage with a predetermined potential; a low-pass waveform generator connected to the output side of the voltage comparison means; and a gain for the variable gain amplifier according to the output of the low-pass waveform generator. An AGC circuit comprising at least a gain control circuit that generates a control signal.
JP5446981U 1981-04-17 1981-04-17 Expired JPS6347066Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5446981U JPS6347066Y2 (en) 1981-04-17 1981-04-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5446981U JPS6347066Y2 (en) 1981-04-17 1981-04-17

Publications (2)

Publication Number Publication Date
JPS57168317U JPS57168317U (en) 1982-10-23
JPS6347066Y2 true JPS6347066Y2 (en) 1988-12-06

Family

ID=29851066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5446981U Expired JPS6347066Y2 (en) 1981-04-17 1981-04-17

Country Status (1)

Country Link
JP (1) JPS6347066Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881016B2 (en) * 1990-04-26 1999-04-12 沖電気工業株式会社 Automatic gain control circuit
US7433431B2 (en) * 2003-09-12 2008-10-07 Zarbana Digital Fund, Llc Staggered AGC with digitally controlled VGA

Also Published As

Publication number Publication date
JPS57168317U (en) 1982-10-23

Similar Documents

Publication Publication Date Title
JPS6347066Y2 (en)
JPH0141045B2 (en)
JPS59133781A (en) Video signal processing circuit
US4412189A (en) Switchable signal compressor/signal expander
JP3215127B2 (en) Switching power supply control circuit
JPS624005B2 (en)
JPH0347006B2 (en)
JPH03214885A (en) Circuit for emphasizing chrominance signal outline
JPS5949728B2 (en) variable impedance circuit
JPH0326565B2 (en)
JPH04242808A (en) Output voltage remote control circuit for constant voltage power supply
JPS5929372Y2 (en) automatic bias adjustment circuit
JPS6115472A (en) Profile correcting circuit of video signal
JPH0522971Y2 (en)
JPS589412A (en) Agc circuit
JPS6145633Y2 (en)
SU1056148A1 (en) A.c. voltage regulator
JP3539782B2 (en) Control circuit
JPH0332098Y2 (en)
JPS63228809A (en) Apd bias voltage control system
JPS61157175A (en) Pedestal clamping circuit
JPS63188212A (en) Constant voltage regulated power supply circuit
JPH077348A (en) Dc control signal generating circuit
JPH08251911A (en) Constant voltage control circuit
JPH0252882B2 (en)