JPH0145643B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はプログラマブル・ロジツク・コント
ローラ（以下PLCと称す）に関し、特に、PLC
本体から遠隔して設置される入出力回路をシリア
ルデータ伝送装置を介して制御する遠隔入出力制
御装置の改良に関する。

周知のように、一般のPLCは、入力回路から
得られる入力データを入出力メモリに書込むとと
もに、この入出力メモリに記憶された出力データ
を読出して出力回路に供給する入出力更新手段
と、上記入出力メモリの記憶データを任意に設定
されるユーザプログラムに従つて演算処理し、そ
の処理結果に基づいて上記入出力メモリのデータ
を書換えるプログラム実行手段とから基本的に構
成され、入出力更新動作とプログラム実行動作と
を交互に繰返すものである。

またPLCの具体的構成態様として、次のよう
な構成が従来から知られている。上記入力回路お
よび出力回路はそれぞれ一定信号点数を扱う入力
ユニツトおよび出力ユニツトにユニツト構成さ
れ、これら入出力ユニツトはコントローラ本体の
バスライン上に各別にアドレス割当されて設けら
れたコネクタ群に位置指定を受けることなく任意
に接続でき、また、入力ユニツトまたは出力ユニ
ツトには上記入出力更新手段からアドレス指定を
受けたとき、そのユニツトが入力ユニツトなのか
出力ユニツトなのかを表わす入出力識別信号を出
力する回路が設けられ、上記入出力更新手段は上
記バスラインに順次歩進する走査アドレス信号を
送出しながら、上記入出力ユニツトから出力され
る上記入出力識別信号に基づいて、上記入力ユニ
ツトから上記入出力メモリへの入力データの書込
みか、上記入出力メモリから上記出力ユニツトへ
の出力データの読出しかを実行するように構成し
ている。

上記構成によれば、上記コネクタ群の容量の範
囲内で、ユーザは制御対象装置に応じて入力ユニ
ツトの数および出力ユニツトの数を任意に選択で
き、極めて汎用性に富むという利点がある。

また、PLCの一部のユーザには、コントロー
ラ本体から遠隔した位置にも一部の入出力回路を
設置したいとの希望があり、これに応えるべく従
来から次のような遠隔入出力装置が知られてい
る。

この種遠隔入出力装置は、上記コントローラ本
体のコネクタ群の１つの接続される遠隔制御用親
局と、上記バスラインと同等のバスライン上に各
別にアドレス割当されたコネクタ群を有して上記
入出力ユニツトが所定の合計数まで接続できる遠
隔入出力装置と、この遠隔入出力装置に設けられ
て上記親局との間でシリアルデータ伝送を行なう
遠隔制御用子局とからなり、上記親局および子局
を介して、上記遠隔入出力装置における上記入出
力ユニツトと上記入出力メモリとの間の入出力デ
ータの転送（交換）を行なうものである。

更に詳説すると、上記親局は、上記遠隔入出力
装置における上記入力ユニツトから得られる入力
データおよび上記出力ユニツトに与えるべき出力
データを一時記憶するための入出力バツフアメモ
リと、上記遠隔入出力装置における上記入出力ユ
ニツトから得られる上記入出力識別信号を記憶す
るための識別信号メモリを有し、上記入出力更新
手段により該親局がアドレス指定されたとき、上
記入出力バツフアメモリおよび識別信号メモリを
上記入出力更新手段が直接アクセスして、上記入
出力バツフアメモリとの間で所定アドレス範囲の
入出力データの交換が行なわれるように構成され
ている。また、上記親局と子局との間のイニシヤ
ライズ動作として、上記遠隔入出力装置における
上記バスラインに走査アドレス信号を送出し、各
入出力ユニツトから得られる上記入出力識別信号
を上記子局から上記親局に順次伝送し、上記親局
では受信した上記入出力識別信号を上記識別信号
メモリに順次書込むように構成されている。

ここで注意すべき点は、上記従来の装置では、
上記入出力識別信号を発生する回路は１ビツトの
論理信号を発生する回路であつて、入力ユニツト
か出力ユニツトのいずれか一方にしか設けられて
いない点である。この説明では、入力ユニツトに
のみ入出力識別信号発生回路が設けられていて、
入力ユニツトがアドレス指定されると、これから
高レベル“Ｈ”となる入出力識別信号が出力され
るものとする。この場合、出力ユニツトがアドレ
ス指定されても入出力識別信号は低レベルの
“Ｌ”のままであり、これにより入力ユニツトか
出力ユニツトかが識別できる訳である。しかし、
入力ユニツトも出力ユニツトも接続されていない
空のコネクタがアドレス指定されても入出力識別
信号は“Ｌ”のままである。つまり、入出力識別
信号が“Ｌ”を示すアドレスに出力ユニツトが接
続されているのか、あるいは何も接続されていな
いのかは識別できない。そのため従来の装置で
は、以下の如く、コネクタにいずれのユニツトも
接続されていないアドレスについても、出力ユニ
ツトが接続されているのと同じ処理（データ伝
送）を行なつている。

つまり、上記遠隔入出力装置の入力ユニツトか
ら得られる入力データを上記入出力バツフアメモ
リに転送するとき、上記子局において、上記遠隔
入出力装置における入出力ユニツト（コネクタ
群）から得られる上記入出力識別信号を一定のア
ドレス順で検索しながら、その検索によつて順次
検出される入力ユニツト（入出力識別信号が
“Ｈ”となる）の入力データを上記親局に順番に
伝送し、上記親局では、上記識別信号メモリに記
憶された上記入出力識別信号を一定のアドレス順
で検索しながら、その検索によつて順次検出され
る入出力識別信号が“Ｈ”となつているアドレス
の上記入出力バツフアメモリに、上記子局から順
次伝送されてくる上記入力データを順番に書込む
ように構成されている。

また、上記入出力バツフアメモリに記憶された
出力データを上記遠隔入出力装置の出力ユニツト
に転送するとき、上記親局において、上記識別信
号メモリに記憶された上記入出力識別信号を一定
のアドレス順で検索しながら、その検索によつて
順次検出される入出力識別信号が“Ｌ”となつて
いるアドレス（出力ユニツトが接続されている
か、あるいは何も接続されていない）に関して上
記入出力バツフアメモリの出力データ（出力ユニ
ツトが接続されている場合には有効なデータであ
るが、何も接続されていない場合にはまつたく無
意味なデータである）を読出して上記子局に順番
に伝送し、上記子局では、上記遠隔入出力装置に
おける入出力ユニツト（コネクタ群）から得られ
る上記入出力識別信号を一定のアドレス順で検索
しながら、上記親局から順次伝送されてくる上記
出力データを上記検索によつて順次検出される入
出力識別信号が“Ｌ”になつているアドレスの出
力ユニツト（または空のコネクタ）に順番に供給
するように構成されている。

上記説明から明らかなように、従来の遠隔入出
力制御装置では、遠隔入出力装置のコネクタ群の
中で使用されていないコネクタがあつても、その
コネクタに入出力ユニツトが接続されているもの
と見なして、まつたく無意味なデータを親局と子
局の間でシリアル伝送している。親局と子局間の
シリアルデータ伝送は、上記入出力更新手段によ
る入出力データのパラレル転送と異なり、非常に
時間のかかるものである。また周知のように、
PLCにおいては、制御の応答性を高めること等
から、上記入出力ユニツトと上記入出力メモリと
の間の入出力データの交換をできるだけ短い周期
で高速に行なうことが強く要求される。しかる
に、従来の装置では、遠隔入出力装置に許容最大
数の入出力ユニツトが接続されていない場合で
も、最大数の入出力ユニツトが接続されているの
と同じ時間を徒に費して、上記入出力バツフアメ
モリと遠隔入出力装置の入出力ユニツトとの間の
データ交換を行なつており、遠隔入出力装置の入
出データを短周期で高速に更新するという面で大
いに問題があつた。

この発明は上述した従来の問題点に鑑みなされ
たものであり、その目的は、遠隔入出力装置に許
容最大数以下の入出力ユニツトしか接続されてい
ない場合、使用されていないアドレスに関しての
無意味なデータをもシリアル伝送するという無駄
をなくし、それなりに短時間で遠隔入出力装置と
親局側の入出力バツフアメモリ間のデータ交換を
行なえるようにしたPLCの遠隔入出力制御装置
を提供することにある。

上記目的を達成するために、本発明は、上記入
力ユニツトおよび出力ユニツトのいずれにも、ア
ドレス指定を受けたとき能動となり、そのユニツ
トが入力ユニツトなのか出力ユニツトなのかをそ
れぞれ積極的に表わす入出力識別信号を出力する
入出力識別信号発生回路を設け、この入出力識別
信号により、該当アドレスに入力ユニツトが接続
されているのか、あるいは出力ユニツトが接続さ
れているのか、または入出力ユニツトのいずれも
接続されていないのか、という３状態を識別でき
るように構成し、また、親局と子局間の上述した
イニシヤライズ動作では、親局側の上記識別信号
メモリには上記３状態を識別できる形で入出力識
別信号を格納し、親局と子局間の実際の入出力デ
ータの交換時には、親局および子局でそれぞれ上
記入出力識別信号を検索しながら、入出力ユニツ
トのいずれも接続されていない非使用アドレスに
関してはデータの送受を省略するように構成した
ことを特徴とする。

以下、この発明の実施例を図面に基づいて詳細
に説明する。

第１図は本発明に係る遠隔入出力制御装置を備
えるPCLの概略構成図である。１はコントロー
ラ本体で、入出力メモリ２の他、図示していない
が前述したプログラム実行手段．入出力更新手段
を構成するマイクロプロセツサの如き処理回路や
ユーザプログラムが格納されるプログラムメモリ
等を備えている。プログラム本体１の入出力制御
用バスライン３には各別にアドレス設定された所
定数のコネクタ群４，４…が設けられ、これらコ
ネクタ４に入出力ユニツト５（入力ユニツトを５
inと示し、出力ユニツトを５outと示す）が任意
に接続されているとともに、遠隔制御用親局６が
接続されている。

バスライン３中には入出力識別信号が乗せられ
る２本の信号線Lin，Loutがある。入力ユニツト
５inに設けられた入出力識別信号発生回路７in
は、アドレス指定を受けて能動となり、上記信号
線Linに高レベル信号“Ｈ”を送出する。出力ユ
ニツト５outに設けられた入出力識別信号発生回
路７outは、アドレス指定を受けて能動となり、
上記信号線Loutに高レベル信号“Ｈ”を送出す
る。

つまり、入出力識別信号はLin，Loutの２ビツ
トの論理信号で構成され、 (a) Lin＝“Ｈ”でLout＝“Ｌ”のとき、該当アド
レスに入力ユニツト５inが接続されている。

(b) Lin＝“Ｌ”でLout＝“Ｈ”のとき、該当アド
レスに出力ユニツト５outが接続されている。

(c) Lin＝“Ｌ”でLout＝“Ｌ”のとき、該当アド
レレスに入出力ユニツト５のいずれも接続され
ていない。

という３状態が識別できる。

親局６には入出力バツフアメモリ８と、上記２
ビツトの入出力識別信号を記憶する識別信号メモ
リ９の他、図示していないが、シリアルデータ伝
送を行なう伝送回路（UART）や、これらを制
御するマイクロプロセツサの如き処理回路等を備
えている。

１０はコントローラ本体１から遠隔して設置さ
れる遠隔入出力装置で、これは上記バスライン３
と同等のバスライン１１（信号線Lin，Loutを含
む）を有し、このバスライン１１には各別にアド
レス設定された所定数のコネクタ群１２，１２，
…が設けられ、これらコネクタ１２に上記入出力
ユニツト５が任意に接続される。また遠隔入出力
装置１０には、この装置１０における入力ユニツ
ト５inの入力データを上記親局６にシリアル伝送
するとともに、親局６からシリアル伝送されてく
る出力データをこの装置１０における出力ユニツ
ト５outに伝える制御を行なう遠隔制御用子局１
３が設けられている。この子局１３は、図示して
いないが、伝送回路（UART）と、この伝送回
路とバスライン１１に接続される入出力ユニツト
５を制御するマイクロプロセツサの如き処理回路
等から構成される。

次に上記構成の動作を説明するが、全体の基本
的動作は前述した従来のものと同様であるので、
その部分についての説明は略し、本発明による新
規な部分を中心に説明する。

まず、電源投入時のイニシヤライズ動作とし
て、親局６と子局１３間で次の動作が行なわれ
る。親局６と子局１３間で伝送制御手順が確立し
た後、子局１３において、バスライン１１に一定
の順番で歩進する走査アドレス信号を送出しなが
ら、各アドレスで得られる信号線Lin，Lout上の
２ビツトの入出力識別信号を順次親局６にシリア
ル伝送する。同時に親局６において、順次伝送さ
れてくる２ビツトの入出力識別信号を、上記識別
信号メモリ９に上記アドレス順と同じ順番で順次
書込んで行く。このイニシヤライズ動作により、
遠隔入出力装置１０における入出力ユニツト５の
接続状態（無接続も含む）が識別信号メモリ９に
記憶される。

通常動作時には、親局６から子局１３への出力
データの伝送と、子局１３から親局６への入力デ
ータの伝送とが交互に繰返される。

親局６の入出力バツフアメモリ８に記憶された
出力データを上記遠隔入出力装置１０の出力ユニ
ツト５outに転送する動作は次のように行なわれ
る。親局６において、上記識別信号メモリ９に記
憶された上記入出力識別信号を一定のアドレス順
で検索しながら、その検索によつて順次検出され
る入出力識別信号が「出力ユニツト」を示してい
る（Lout＝“Ｈ”）アドレスに関して上記入出力
入出力バツフアメモリ８８の出力データを読出し
て上記子局１３に順番に伝送する。このデータ送
信動作を第２ａ図のフローチヤートに整理して示
している。なお、このフローチヤートは親局６に
おけるマイクロプロセツサのシステムプログラム
の一部を表わしている訳である。

第２ａ図に従つて説明すると、親局６におい
て、まずステツプ(1)でアドレスカウンタに先頭ア
ドレスをセツトし、そのアドレスデータで入出力
バツフアメモリ８および識別信号メモリ９をアド
レツシングし、記憶データを読出す。次のステツ
プ(2)では、読出された入出力識別信号をチエツク
して、Lout＝“Ｈ”か否か、即ち遠隔入出力装置
１０における当該アドレスに出力ユニツト５out
が接続されているか否かを判定する。入出力識別
信号が「出力ユニツト」を示している場合、ステ
ツプ(3)に進み、入出力バツフアメモリ８から読出
されたデータをUARTにセツトしてシリアル伝
送を開始する。次のステツプ(4)では、上記出力デ
ータのシリアル伝送を終了するのを待ち（１ワー
ドの送信が終了したか否かをチエツクする）、送
信終了したならばステツプ(5)に進み、現アドレス
が最終アドレスか否かを判定し、まだ最終アドレ
スに達していない場合はステツプ(6)に進み、上記
アドレスカウンタを歩進してアドレスを１だけ進
める。

一方、ステツプ(2)においてNOと判定された場
合、つまり入出力識別信号が「出力ユニツト」を
示しておらず、そのアドレスが「入力ユニツト」
か、または「非使用」である場合、ステツプ(3)，
(4)の伝送ルーチンを飛ばして、直ぐにステツプ(5)
に進む。即ち、他の動作と比較して非常に時間を
要するステツプ(3)、(4)のシリアルデータ伝送を行
なわない。

いずれの場合も、最終アドレスに達するまで
は、ステツプ(6)にて上記アドレスカウンタを歩進
して、前述のステツプ(2)に戻る。その結果、識別
信号メモリ９に「出力ユニツト」であることが記
憶されているアドレスに関して、入出力バツフア
メモリ８に記憶されている出力データが子局１３
に向けて順番に伝送される。ステツプ(5)にて
YESと判定されれば、出力データ送信の１サイ
クルは終了する。

これと同時に子局１３においては、遠隔入出力
装置１０における入出力ユニツト５（空コネクタ
も含む）から得られる上記入出力識別信号を一定
のアドレス順で検索しながら、上記親局６から順
次伝送されてくる上記出力データを上記検索によ
つて順次検出される出力ユニツト５outに順番に
供給するように構成されている。このデータ受信
動作を第２ｂ図のフローチヤートに整理して示し
ている。なお、このフローチヤートは子局１３に
おけるマイクロプロセツサのシステムプログラム
の一部を表わしている訳である。

第２ｂ図に従つて説明すると、子局１３におい
て、まずステツプ(1)でアドレスカウンタに先頭ア
ドレスをセツトし、そのアドレスデータをバスラ
イン１１に送出し、これに応答して信号線Lin，
Loutに得られる入出力識別信号を読込む。次の
ステツプ(2)では、上記入出力識別信号をチエツク
して、Lout＝“Ｈ”か否か、即ち当該アドレスの
コネクタ１２に出力ユニツト５outが接続されて
いるか否かを判定する。出力ユニツト５outが接
続されている場合、ステツプ(3)に進み、UART
に所定ビツト数の受信データ（親局６からシリア
ルに送られてくる出力データ）が揃うのを待ち
（１ワードの受信が終了したか否かをチエツクす
る）、受信終了したならばステツプ(4)に進み、受
信した出力データを当該アドレスの出力ユニツト
５outに供給してデータセツトする。次のステツ
プ(5)では現アドレスが最終アドレスか否かを判定
し、まだ最終アドレスに達していない場合はステ
ツプ(6)に進み、上記アドレスカウンタを歩進して
アドレスを１だけ進める。

一方、ステツプ(2)においてNOと判定された場
合、つまり当該アドレスに出力ユニツト５outが
接続されておらず、当該アドレスに入力ユニツト
５inが接続されているか、または何も接続されて
いない場合、ステツプ(3)、(4)の受信データの取込
みと出力ユニツト５uotへの書込み動作を飛ばし
て、直ぐにステツプ(5)に進む。

いずれの場合も、最終アドレスに達するまで
は、ステツプ(6)にて上記アドレスカウンタを歩進
して、前述のステツプ(2)に戻る。その結果、親局
６から順番に送られてくる出力データが、遠隔入
出力装置１０においてそれぞれ正しい対応アドレ
スの出力ユニツト５outに供給される。ステツプ
(5)にてYESと判定されれば、出力データ受信の
１サイクルは終了する。

また反対に、遠隔入出力装置１０における入力
ユニツト５inから得られる入力データを親局６に
おける入出力バツフアメモリ８に転送する動作は
次のように行なわれる。子局１３では、遠隔入出
力装置１０における入出力ユニツト５（空コネク
タも含む）から得られる上記入出力識別信号を一
定のアドレス順で検索しながら、その検索により
順次検出される入力ユニツト５inの入力データを
上記親局６に順番に伝送する。この動作のフロー
チヤートは第２ａ図における「出力ユニツト」を
「入力ユニツト」と置き換え、「出力データ」を
「入力データ」と置き換えたものと同様であるの
で説明省略する。勿論、上記子局１３からの送信
動作は、入力ユニツト５inが接続されているアド
レスについてのみ行なわれるのであつて、出力ユ
ニツト５outが接続されていたり、入出力ユニツ
ト５のいずれも接続されていない「非使用」のア
ドレスについては行なわず、無駄な時間消費をな
くしている。

同時に親局６においては、上記識別信号メモリ
９に記憶された入出力識別信号を一定のアドレス
順で検索しながら、その検索によつて順次検出さ
れる入出力識別信号が「入力ユニツト」を示して
いる（Lin＝“Ｈ”）アドレスの入出力バツフアメ
モリ８に、子局１３から順次伝送されてくる上記
入力データを順番に書込む。この動作のフローチ
ヤートは第２ｂ図における「出力」を「入力」と
置き換えたものと同様であるので説明省略する。

ここで本発明の他の実施態様について説明す
る。子局１３において親局６と同様な入出力バツ
フアメモリおよび識別信号メモリを設け、データ
送受信処理の際に適宜にデータバツフアリングを
行なうようにしても良い。また、親局６でのイニ
シヤライズ動作として、子局１３から伝送されて
くる入出力識別信号から「入力ユニツト」の数、
および「出力ユニツト」の数をそれぞれ計数し、
遠隔入出力装置１０に入力ユニツトまたは出力ユ
ニツトがまつたく接続されていない状態を検出し
たならば、入力データの伝送または出力データの
伝送を最初からまつたく行なわないように構成し
ても良い。

以上詳細に説明したように、本発明に係る
PLCの遠隔入出力制御装置によれば、遠隔入出
力装置に非使用アドレスがある場合、そのアドレ
スに関しては時間のかかる無駄なデータ伝送は行
なわれないので、遠隔入出力装置の使用状況に応
じてそれなりに短時間でデータ交換が行なわれ、
入出力データの更新サイクルをできるだけ短縮す
る面で非常に効果的である。

【図面の簡単な説明】

第１図は本発明に係る遠隔入出力制御装置を備
えるPLCの概略構成を示すブロツク図、第２ａ
図および第２ｂ図は親局から子局へ出力データを
転送する際のそれぞれの動作を示すフローチヤー
トである。 １…コントローラ本体、２…入出力メモリ、３
…バスライン、４…コネクタ群、５in…入力ユニ
ツト、５out…出力ユニツト、６…親局、７in，
７out…入出力識別信号発生回路、８…入出力バ
ツフアメモリ、９…識別信号メモリ、１０…遠隔
入出力装置、１１…バスライン、１２…コネクタ
群、１３…子局。

Claims (1)

1. 【特許請求の範囲】 １ 入力回路から得られる入力データを入出力メ
   モリに書込むとともに、この入出力メモリに記憶
   された出力データを読出して出力回路に供給する
   入出力更新手段と、上記入出力メモリの記憶デー
   タを任意に設定されるユーザプログラムに従つて
   演算処理し、その処理結果に基づいて上記入出力
   メモリのデータを書換えるプログラム実行手段と
   を備えるもので、上記入力回路および出力回路は
   それぞれ一定信号点数を扱う入力ユニツトおよび
   出力ユニツトにユニツト構成され、これら入出力
   ユニツトはコントローラ本体のバスライン上に各
   別にアドレス割当されて設けられたコネクタ群に
   位置指定を受けることなく任意に接続でき、また
   各入出力ユニツトには上記入出力更新手段からア
   ドレス指定を受けたとき能動となり、そのユニツ
   トが入力ユニツトなのか出力ユニツトなのかをそ
   れぞれ積極的に表わす入出力識別信号を出力する
   回路が設けられ、上記入出力更新手段は上記バス
   ラインに順次歩進する走査アドレス信号を送出し
   ながら、上記入出力ユニツトから出力される上記
   入出力識別信号に基づいて、上記入力ユニツトか
   ら上記入出力メモリへの入力データの書込みか、
   上記入出力メモリから上記出力ユニツトへの出力
   データの読出しかを実行するように構成されたプ
   ログラマブル・ロジツク・コントローラにおい
   て； 上記コントローラ本体のコネクタ群の１つに接
   続される遠隔制御用親局と、上記バスラインと同
   等のバスライン上に各別にアドレス割当されたコ
   ネクタ群を有して上記入出力ユニツトが所定の合
   計数まで接続できる遠隔入出力装置と、この遠隔
   入出力装置に設けられて上記親局との間でシリア
   ルデータ伝送を行なう遠隔制御用子局とからな
   り、上記親局および子局を介して、上記遠隔入出
   力装置における上記入出力ユニツトと上記入出力
   メモリとの間の入出力データの転送を行なう遠隔
   入出力制御装置であつて； 上記親局は、上記遠隔入出力装置における上記
   入力ユニツトから得られる入力データおよび上記
   出力ユニツトに与えるべき出力データを一時記憶
   するための入出力バツフアメモリと、上記遠隔入
   出力装置における上記入出力ユニツトから得られ
   る上記入出力識別信号を記憶するための識別信号
   メモリを有し、上記入出力更新手段により該親局
   がアドレス指定されたとき、上記入出力バツフア
   メモリおよび識別信号メモリを上記入出力更新手
   段が直接アクセスして、上記入出力メモリと上記
   入出力バツフアメモリとの間で所定アドレス範囲
   の入出力データの交換が行なわれるように構成さ
   れ； 上記親局と子局との間のイニシヤライズ動作と
   して、上記遠隔入出力装置における上記バスライ
   ンに走査アドレス信号を送出し、各入出力ユニツ
   トから得られる上記入出力識別信号を、該当アド
   レスに入力ユニツトも出力ユニツトも接続されて
   いない状態が識別できる形で上記子局から上記親
   局に順次伝送し、上記親局では受信した上記入出
   力識別信号を上記識別信号メモリに順次書込むよ
   うに構成され； 上記入出力バツフアメモリに記憶された出力デ
   ータを上記遠隔入出力装置の出力ユニツトに転送
   するとき、上記親局において、上記識別信号メモ
   リに記憶された上記入出力識別信号を一定のアド
   レス順で検索しながら、その検索によつて順次検
   出される入出力識別信号が「出力ユニツト」を示
   しているアドレスに関して上記入出力バツフアメ
   モリの出力データを読出して上記子局に順番に伝
   送し、上記子局では、上記遠隔入出力装置におけ
   る入出力ユニツトから得られる上記入出力識別信
   号を一定のアドレス順で検索しながら、上記親局
   から順次伝送されてくる上記出力データを上記検
   索によつて順次検出される出力ユニツトに順番に
   供給するように構成され； 上記遠隔入出力装置の入力ユニツトから得られ
   る入力データを上記入出力バツフアメモリに転送
   するとき、上記子局において、上記遠隔入出力装
   置における入出力ユニツトから得られる上記入出
   力識別信号を一定のアドレス順で検索しながら、
   その検索によつて順次検出される入力ユニツトの
   入力データを上記親局に順番に伝送し、上記親局
   では、上記識別信号メモリに記憶された上記入出
   力識別信号を一定のアドレス順で検索しながら、
   その検索によつて順次検出される入出力識別信号
   が「入力ユニツト」を示しているアドレスの上記
   入出力バツフアメモリに、上記子局から順次伝送
   されてくる上記入力データを順番に書込むように
   構成され； たことを特徴とするプログラマブル・ロジツク・
   コントローラにおける遠隔入出力制御装置。