JPH0143487B2 - - Google Patents
Info
- Publication number
- JPH0143487B2 JPH0143487B2 JP56188376A JP18837681A JPH0143487B2 JP H0143487 B2 JPH0143487 B2 JP H0143487B2 JP 56188376 A JP56188376 A JP 56188376A JP 18837681 A JP18837681 A JP 18837681A JP H0143487 B2 JPH0143487 B2 JP H0143487B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- transfer
- gate
- channel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005036 potential barrier Methods 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は正、負の重み係数をもつ電荷転送形ト
ランスバーサルフイルタに係り、特に高速で動作
可能な電荷転送形トランスバーサルフイルタに関
する。
ランスバーサルフイルタに係り、特に高速で動作
可能な電荷転送形トランスバーサルフイルタに関
する。
発明の技術的背景とその問題点
周知の如く電荷結合素子（以下CCDと略称す
る）やバケツリレー素子（以下BBDと略称する）
のように電荷転送素子（以下CTDと略称する）
は、その遅延機能を利用してトランスバーサルフ
イルタに応用することができる。
る）やバケツリレー素子（以下BBDと略称する）
のように電荷転送素子（以下CTDと略称する）
は、その遅延機能を利用してトランスバーサルフ
イルタに応用することができる。
最近、複数に分岐された入力信号を予じめ定め
られた係数で重み付けを行い、CTDで加算、遅
延を行う入力加重方式の構成により集積度が高
く、特性の優れたトランスバーサルフイルタが開
発されている。この場合、CTDでは扱う信号電
荷の極性が正又は負のどちらか一方の極性に限ら
れるため正、負両方の重み付けを行うためには例
えば入力信号とその反転信号を用いてこれを利用
制御することにより、等価的な正、負の重み付け
を行うことができる。しかしこの様な方法では重
み係数の正、負にかかわらず信号電荷の直流分が
CTDの各段で加算されれて行くため、出力段に
向うにつれて直流分が増加しこの直流分を収容す
るため転送電極面積を出力段に向うにつれて大き
くしておかなければならなかつた。さらには出力
段においてこの直流分の増加により相対的な信号
検出感度が低下するという欠点があつた。
られた係数で重み付けを行い、CTDで加算、遅
延を行う入力加重方式の構成により集積度が高
く、特性の優れたトランスバーサルフイルタが開
発されている。この場合、CTDでは扱う信号電
荷の極性が正又は負のどちらか一方の極性に限ら
れるため正、負両方の重み付けを行うためには例
えば入力信号とその反転信号を用いてこれを利用
制御することにより、等価的な正、負の重み付け
を行うことができる。しかしこの様な方法では重
み係数の正、負にかかわらず信号電荷の直流分が
CTDの各段で加算されれて行くため、出力段に
向うにつれて直流分が増加しこの直流分を収容す
るため転送電極面積を出力段に向うにつれて大き
くしておかなければならなかつた。さらには出力
段においてこの直流分の増加により相対的な信号
検出感度が低下するという欠点があつた。
本欠点を克服するため電荷を転送チヤネル内よ
り流出せしめるという新しい概念と構造が本件出
願人らによつて特願昭53−100413特開昭55−
27711号公報の中で開示されている。しかしなが
らこの中で示された実施例の構造のCCDでは電
荷が折れ曲つたチヤンネル内を進行するために高
いクロツク周波数において転送効率が低下し周波
数特性が劣化するという欠点があつた。
り流出せしめるという新しい概念と構造が本件出
願人らによつて特願昭53−100413特開昭55−
27711号公報の中で開示されている。しかしなが
らこの中で示された実施例の構造のCCDでは電
荷が折れ曲つたチヤンネル内を進行するために高
いクロツク周波数において転送効率が低下し周波
数特性が劣化するという欠点があつた。
発明の目的
本発明は上記点に鑑みなされたもので電荷の進
行方向を変えることなく転送することによつて、
高いクロツク周波数に於ても高い転送効率を保持
したままで所定量の電荷を転送チヤネル内により
流出せしめることが可能な電荷転送デバイスを提
供することを目的としている。
行方向を変えることなく転送することによつて、
高いクロツク周波数に於ても高い転送効率を保持
したままで所定量の電荷を転送チヤネル内により
流出せしめることが可能な電荷転送デバイスを提
供することを目的としている。
発明の概要
本発明は上記点に鑑みてなされたもので、入力
された電荷の一部を転送する第１の転送チヤネル
と、この第１の転送チヤネルで前記電荷の一部を
直線状に転送させながら、所定の重み係数に応じ
てチヤネル外に流出させるための第２の転送チヤ
ネルと、この第２の転送チヤネルからチヤネル外
に前記電荷の残りを転送する電荷流出手段と、前
記第１の転送チヤネルで前記電荷の一部を直線状
に転送させながら、所定の重み係数で重み付けさ
れた入力信号を信号電荷として前記第１の転送チ
ヤネルに注入する電荷注入手段とを有する電荷転
送手段を複数個備え、且つ前記電荷転送手段が互
いに直列に配置され、更に前記複数個の電荷転送
手段のうちの最前部の電荷転送手段に直流電荷を
注入する手段と、前記複数個の電荷転送手段のう
ちの最後部の電荷転送手段から出力される電荷を
検知する手段とを具備したことを特徴とする電荷
転送トランスバーサルフイルタを提供するもので
ある。
された電荷の一部を転送する第１の転送チヤネル
と、この第１の転送チヤネルで前記電荷の一部を
直線状に転送させながら、所定の重み係数に応じ
てチヤネル外に流出させるための第２の転送チヤ
ネルと、この第２の転送チヤネルからチヤネル外
に前記電荷の残りを転送する電荷流出手段と、前
記第１の転送チヤネルで前記電荷の一部を直線状
に転送させながら、所定の重み係数で重み付けさ
れた入力信号を信号電荷として前記第１の転送チ
ヤネルに注入する電荷注入手段とを有する電荷転
送手段を複数個備え、且つ前記電荷転送手段が互
いに直列に配置され、更に前記複数個の電荷転送
手段のうちの最前部の電荷転送手段に直流電荷を
注入する手段と、前記複数個の電荷転送手段のう
ちの最後部の電荷転送手段から出力される電荷を
検知する手段とを具備したことを特徴とする電荷
転送トランスバーサルフイルタを提供するもので
ある。
発明の実施例
以下、図面を参照して本発明の動作原理を説明
する。
する。
第１図本発明の一実施例を示すCCDの電極配
置図である。電極構造は周知の２層シリコンゲー
ト構造で埋め込みチヤネル構造になつている。第
２図は第１図のCCDを動作させるために必要な
各種パルスのタイミング図である。第３図、乃至
第６図は各々、第１図の破断線AB，CD，EOF，
EOGに沿う電極断面図と電極下の電位分布図で
ある。
置図である。電極構造は周知の２層シリコンゲー
ト構造で埋め込みチヤネル構造になつている。第
２図は第１図のCCDを動作させるために必要な
各種パルスのタイミング図である。第３図、乃至
第６図は各々、第１図の破断線AB，CD，EOF，
EOGに沿う電極断面図と電極下の電位分布図で
ある。
以下、第１図乃至第６図を用いて本発明の電荷
転送形トランスバーサルフイルタについて詳細に
説明する。まず第１図に於てトランスバーサルフ
イルタの最前段からは直流電荷が注入される。即
ちソース１００には端子１０より第２図に示され
たようなパルスＳ−1Dが印加され、ゲート１０１
には端子１１より9V程度の直流電圧が印加され、
ゲート１０２には端子１２より16V程度の直流電
圧が印加され、ゲート１０３には端子１３により
第２図に示されたようなパルスSKMDが印加さ
れ、ゲート１０４には端子１４より第２図に示さ
れたようなクロツクパルスφ1が印加される。ゲ
ート１０３，１０５は第２ポリシリコンゲートで
ゲート１０２，１０４は第１ポリシリコンゲート
で構成される。第１ポリシリコンゲート下の電位
はゲート電圧０の時10V、第２ポリシリコンゲー
ト下の電位はゲート電圧０の時に6Vとなるよう
に設定されている。この入力手段から注入される
直流電荷の量は転送チヤネルに於て収容し得る最
大電荷量の約1/2で、ゲート１０１又はゲート１
０２の電圧を変えて調整される。なお構成の電荷
注入法はFAN，AND，SKIM法と呼ばれるもの
で動作については後述する正加重の場合の信号電
荷入力法と同じであるのでここでは説明は省略す
る。
転送形トランスバーサルフイルタについて詳細に
説明する。まず第１図に於てトランスバーサルフ
イルタの最前段からは直流電荷が注入される。即
ちソース１００には端子１０より第２図に示され
たようなパルスＳ−1Dが印加され、ゲート１０１
には端子１１より9V程度の直流電圧が印加され、
ゲート１０２には端子１２より16V程度の直流電
圧が印加され、ゲート１０３には端子１３により
第２図に示されたようなパルスSKMDが印加さ
れ、ゲート１０４には端子１４より第２図に示さ
れたようなクロツクパルスφ1が印加される。ゲ
ート１０３，１０５は第２ポリシリコンゲートで
ゲート１０２，１０４は第１ポリシリコンゲート
で構成される。第１ポリシリコンゲート下の電位
はゲート電圧０の時10V、第２ポリシリコンゲー
ト下の電位はゲート電圧０の時に6Vとなるよう
に設定されている。この入力手段から注入される
直流電荷の量は転送チヤネルに於て収容し得る最
大電荷量の約1/2で、ゲート１０１又はゲート１
０２の電圧を変えて調整される。なお構成の電荷
注入法はFAN，AND，SKIM法と呼ばれるもの
で動作については後述する正加重の場合の信号電
荷入力法と同じであるのでここでは説明は省略す
る。
次に転送チヤネルに於ける電荷の転送方法につ
いて第３図を参照して述べる。第３図は第１図の
破断線AB沿う断面図で遅延段１段は６電極（例
えば111〜116）で構成される。すなわち第２ポリ
シリコンのゲート１１１には直流電圧V1（5V）
が印加され、第１ポリシリコンのゲート１１２に
は直流電圧V2（2V）が印加され、第２ポリシリ
コンのゲート１１３には直流電圧V3（9V）が印
加され、第１ポリシリコンのゲート１１４には直
流電圧V4（9V）が印加され、第２ポリシリコン
のゲート１１５と第１ポリシリコンのゲート１１
６にはクロツクパルスφ1が印加されて遅延段１
段を構成する。クロツクパルスφ1が低レベルに
ある時刻t1に於ては前段の蓄積ゲート１１０下に
蓄積されていた信号電荷はゲート１１１，１１
２，１１３下を通つて蓄積ゲート１１４下に転送
される。クロツクパルスφ1が高レベルにある時
刻t2に於ては、蓄積ゲート１１４下に蓄積されて
いた信号電荷はゲート１１５下を通つて蓄績ゲー
ト１１６下へ転送される。各遅延段でこのような
操作がくり返されながら信号荷は順次出力段へ転
送されて行く。
いて第３図を参照して述べる。第３図は第１図の
破断線AB沿う断面図で遅延段１段は６電極（例
えば111〜116）で構成される。すなわち第２ポリ
シリコンのゲート１１１には直流電圧V1（5V）
が印加され、第１ポリシリコンのゲート１１２に
は直流電圧V2（2V）が印加され、第２ポリシリ
コンのゲート１１３には直流電圧V3（9V）が印
加され、第１ポリシリコンのゲート１１４には直
流電圧V4（9V）が印加され、第２ポリシリコン
のゲート１１５と第１ポリシリコンのゲート１１
６にはクロツクパルスφ1が印加されて遅延段１
段を構成する。クロツクパルスφ1が低レベルに
ある時刻t1に於ては前段の蓄積ゲート１１０下に
蓄積されていた信号電荷はゲート１１１，１１
２，１１３下を通つて蓄積ゲート１１４下に転送
される。クロツクパルスφ1が高レベルにある時
刻t2に於ては、蓄積ゲート１１４下に蓄積されて
いた信号電荷はゲート１１５下を通つて蓄績ゲー
ト１１６下へ転送される。各遅延段でこのような
操作がくり返されながら信号荷は順次出力段へ転
送されて行く。
次に正加重を行うための信号電荷の入力法につ
いて第４図を参照して述べる。第４図は第１図の
破断線CDに沿う断面図で、この入力部はソース
１５７および３つのゲート電極１５４〜１５６に
よつて構成される。すなわち、拡散領域のソース
１５７にはＳ−１パルスが印加され、第２ポリシ
リコンのゲート１５６には入力信号Uik（＋）が
印加され、第１ポリシリコンのゲート１５５には
制御信号Vhk（＋）が印加され、第２ポリシリコ
ンのゲート１５４にはSKMパルスが印加されて
構成される。引続くゲート１１０，１１１，１１
２は遅延段を構成する転送極の一部である。時刻
t1においてはＳ−１パルス、SKMパルス、φ1パ
ルスとも低レベルにあるためソース１５７から
は、入力ゲート１５６下を通つて蓄積ゲート１５
５下へ電荷が注入される。時刻t2においてはＳ−
１パルスSKMパルス、φ1パルスとも高レベルに
なるが、その途中でまずＳ−１パルスが高レベル
になつて蓄積ゲート１５５下の余剰な電荷（入力
ゲート１５６下の電位より低い電位にある電荷）
がソース１５７へ引き戻され、次にφ1パルスが
高レベルになつて電荷を受け入れる態勢を作り、
最後にSKMパルスが高レベルになつて蓄積ゲー
ト１５５下の電荷の一部をφ1ゲート１１０下へ
入力電荷として入力する。この時の入力電荷の大
きさは２つのゲート１５６，１５４下に形成され
るチヤンス電位の差と蓄積ゲート１５５下の容量
の積に等しい。したがつて蓄積ゲート１５５下の
容量を適当に設定することにより任意の重み付け
が可能である。容量の設定の仕方としては固定の
重み係数の場合には蓄積ゲート１５５の面積、可
変の重み係数の場合には蓄積ゲート１５５に印加
される制御電圧を変えて設定するのが便利であ
る。
いて第４図を参照して述べる。第４図は第１図の
破断線CDに沿う断面図で、この入力部はソース
１５７および３つのゲート電極１５４〜１５６に
よつて構成される。すなわち、拡散領域のソース
１５７にはＳ−１パルスが印加され、第２ポリシ
リコンのゲート１５６には入力信号Uik（＋）が
印加され、第１ポリシリコンのゲート１５５には
制御信号Vhk（＋）が印加され、第２ポリシリコ
ンのゲート１５４にはSKMパルスが印加されて
構成される。引続くゲート１１０，１１１，１１
２は遅延段を構成する転送極の一部である。時刻
t1においてはＳ−１パルス、SKMパルス、φ1パ
ルスとも低レベルにあるためソース１５７から
は、入力ゲート１５６下を通つて蓄積ゲート１５
５下へ電荷が注入される。時刻t2においてはＳ−
１パルスSKMパルス、φ1パルスとも高レベルに
なるが、その途中でまずＳ−１パルスが高レベル
になつて蓄積ゲート１５５下の余剰な電荷（入力
ゲート１５６下の電位より低い電位にある電荷）
がソース１５７へ引き戻され、次にφ1パルスが
高レベルになつて電荷を受け入れる態勢を作り、
最後にSKMパルスが高レベルになつて蓄積ゲー
ト１５５下の電荷の一部をφ1ゲート１１０下へ
入力電荷として入力する。この時の入力電荷の大
きさは２つのゲート１５６，１５４下に形成され
るチヤンス電位の差と蓄積ゲート１５５下の容量
の積に等しい。したがつて蓄積ゲート１５５下の
容量を適当に設定することにより任意の重み付け
が可能である。容量の設定の仕方としては固定の
重み係数の場合には蓄積ゲート１５５の面積、可
変の重み係数の場合には蓄積ゲート１５５に印加
される制御電圧を変えて設定するのが便利であ
る。
次に負加重を行うための信号電荷の流出法につ
いて第５図、第６図を参照して説明する。第５図
は第１図の破断線EOFに沿う断面図、第６図は
破断線EOGに沿う断面図でこの流出部はドレイ
ン１６１と３つのゲート１６０，１５８，１５
９、によつて構成される。すなわちドレイン１６
１には直流電圧VDD＝16Vが印加され、第２ポリ
シリコンのゲート１６０にはSKMパルスが印加
され、第１ポリシリコンのゲート１５８には制御
信号Vhk−1（−）が印加され、第２ポリシリコン
のゲート１５９には入力信号Vik−1（−）が印加
されて構成される。この電荷流出領域はチヤネル
ストツパー２０３によつて通常の電荷転送部と分
離、区別されている。すなわち通常の電荷転送は
前述した如くチヤネルストツパー２０３によつて
分離されたゲート１１２，１１３によつて行われ
る。第５図に於て、時刻t1ではφ1が低レベルにあ
るため、前の時刻にゲート１１０下に蓄積されて
いた電荷はゲート１１１下を通りゲート１５８下
に入る。この電荷はゲート１５８下に形成さる電
井の井戸をを埋め余剰な電荷、すなわちゲート１
５９下に形成される電位障壁を乗り越える電荷は
ゲート１１４下に蓄積される。時刻t2においてゲ
ート１１４下に蓄積された電荷ゲート１１６下へ
転送される動作に関しては前述した通常の電荷転
送動作と同一である。一方この時刻t2においてゲ
ート１５８下に蓄積された電荷は第６図に示した
ようにゲート１６０に印加されたSKMパルスが
高レベルになるためゲート１６０下を通つてドレ
イン１６１へ流出される。この時の流出される電
荷の量は２つのゲート１５９，１６０下に形成さ
れるチヤネル電位の差と蓄積ゲート１５８下の容
量の積に等しい。したがつて蓄積ゲート１５８下
の容量を適当に設定することにより任意の重み付
けが可能である。容量の設定の仕方としては固定
の重み係数の場合には蓄積ゲート１５８の面積、
可変の重み係数の場合には蓄積ゲート１５８に印
加される制御電圧を変えて設定できることは前の
電荷注入の場合と同様である。
いて第５図、第６図を参照して説明する。第５図
は第１図の破断線EOFに沿う断面図、第６図は
破断線EOGに沿う断面図でこの流出部はドレイ
ン１６１と３つのゲート１６０，１５８，１５
９、によつて構成される。すなわちドレイン１６
１には直流電圧VDD＝16Vが印加され、第２ポリ
シリコンのゲート１６０にはSKMパルスが印加
され、第１ポリシリコンのゲート１５８には制御
信号Vhk−1（−）が印加され、第２ポリシリコン
のゲート１５９には入力信号Vik−1（−）が印加
されて構成される。この電荷流出領域はチヤネル
ストツパー２０３によつて通常の電荷転送部と分
離、区別されている。すなわち通常の電荷転送は
前述した如くチヤネルストツパー２０３によつて
分離されたゲート１１２，１１３によつて行われ
る。第５図に於て、時刻t1ではφ1が低レベルにあ
るため、前の時刻にゲート１１０下に蓄積されて
いた電荷はゲート１１１下を通りゲート１５８下
に入る。この電荷はゲート１５８下に形成さる電
井の井戸をを埋め余剰な電荷、すなわちゲート１
５９下に形成される電位障壁を乗り越える電荷は
ゲート１１４下に蓄積される。時刻t2においてゲ
ート１１４下に蓄積された電荷ゲート１１６下へ
転送される動作に関しては前述した通常の電荷転
送動作と同一である。一方この時刻t2においてゲ
ート１５８下に蓄積された電荷は第６図に示した
ようにゲート１６０に印加されたSKMパルスが
高レベルになるためゲート１６０下を通つてドレ
イン１６１へ流出される。この時の流出される電
荷の量は２つのゲート１５９，１６０下に形成さ
れるチヤネル電位の差と蓄積ゲート１５８下の容
量の積に等しい。したがつて蓄積ゲート１５８下
の容量を適当に設定することにより任意の重み付
けが可能である。容量の設定の仕方としては固定
の重み係数の場合には蓄積ゲート１５８の面積、
可変の重み係数の場合には蓄積ゲート１５８に印
加される制御電圧を変えて設定できることは前の
電荷注入の場合と同様である。
前の電荷注入の場合と今の電荷流出の場合を比
較すると、前者は転送チヤネルへ電荷が加算され
るのに対して後者は転送チヤンネルから電荷が減
算されるので、前者は正の重み付け、後者は負の
重み付けに相当する。
較すると、前者は転送チヤネルへ電荷が加算され
るのに対して後者は転送チヤンネルから電荷が減
算されるので、前者は正の重み付け、後者は負の
重み付けに相当する。
発明の効果
これまで述べた一連の動作から分けるように本
発明の実施例では電荷の注入、流出が電荷の転送
方向を変えることなく行うことができるので高速
で動作する入力加重形トランスバーサルフイルタ
を実行することができる。例えば第１ポリシリコ
ンの電極長を10μ、第２ポリシリコンの電極長が
5μの埋込みチヤネルデバイスに於てはクロツク
周波数１０．７ＭHzに於ても非転送効率Σが10-4
以下になることが確認された。
発明の実施例では電荷の注入、流出が電荷の転送
方向を変えることなく行うことができるので高速
で動作する入力加重形トランスバーサルフイルタ
を実行することができる。例えば第１ポリシリコ
ンの電極長を10μ、第２ポリシリコンの電極長が
5μの埋込みチヤネルデバイスに於てはクロツク
周波数１０．７ＭHzに於ても非転送効率Σが10-4
以下になることが確認された。
また、従来転送電極に印加されるクロツクによ
つてその周辺入口加重電極、下の電位障壁が変化
し信号電荷が逆もどりして、正確に信号を転送こ
とができなかつたが本発明によれば、クロツクが
印加される電極と入力加重電極との間に直流電圧
が印加される電極が挿入されているため、従来の
ように、クロツクによつて入力加重電極下の電位
障壁が変化せず正確な信号を出力することができ
る。
つてその周辺入口加重電極、下の電位障壁が変化
し信号電荷が逆もどりして、正確に信号を転送こ
とができなかつたが本発明によれば、クロツクが
印加される電極と入力加重電極との間に直流電圧
が印加される電極が挿入されているため、従来の
ように、クロツクによつて入力加重電極下の電位
障壁が変化せず正確な信号を出力することができ
る。
以上詳述した如く本発明のトランスバーサルフ
イルタによれば集積度が高く、信号検出感度が高
く、かつ高速で動作する電荷転送形トランスバー
サルフイルタを得ることができる。
イルタによれば集積度が高く、信号検出感度が高
く、かつ高速で動作する電荷転送形トランスバー
サルフイルタを得ることができる。
第１図は本発明の電荷転送形トランスバーサル
フイルタの一実施例、第２図ａ〜ｄは第１図のト
ランスバーサルフイルタを動作させるためのパル
スタイミング図、第３図ａ〜ｃは電荷転送部の断
面図、第４図ａ〜ｃは電荷注入部の断面図、第５
図ａ〜ｃ、第６図ａ〜ｃは電荷流出部の断面図で
ある。図において １００……ソース、１１１，１１３，１１５…
…第２ポリシリコンゲート、１１２，１１４，１
１６……第１ポリシリコンゲート、１５４，〜１
５６，１５８〜１６０……入力加重用ゲート、１
６１……ドレイン、２０３……チヤネルストツパ
ー。
フイルタの一実施例、第２図ａ〜ｄは第１図のト
ランスバーサルフイルタを動作させるためのパル
スタイミング図、第３図ａ〜ｃは電荷転送部の断
面図、第４図ａ〜ｃは電荷注入部の断面図、第５
図ａ〜ｃ、第６図ａ〜ｃは電荷流出部の断面図で
ある。図において １００……ソース、１１１，１１３，１１５…
…第２ポリシリコンゲート、１１２，１１４，１
１６……第１ポリシリコンゲート、１５４，〜１
５６，１５８〜１６０……入力加重用ゲート、１
６１……ドレイン、２０３……チヤネルストツパ
ー。
Claims (1)
- 【特許請求の範囲】 １ 入力された電荷の一部を転送する第１の転送
チヤネルと、この第１の転送チヤネルで前記電荷
の一部を直線状に転送させながら、所定の重み係
数に応じてチヤネル外に流出させるための第２の
転送チヤネルと、この第２の転送チヤネルからチ
ヤネル外に前記電荷の残りを転送する電荷流出手
段と、前記第１の転送チヤネルで前記電荷の一部
を直線状に転送させながら、所定の重み係数で重
み付けされた入力信号を信号電荷として前記第１
の転送チヤネルに注入する電荷注入手段とを有す
る電荷転送手段を複数個備え、且つ前記電荷転送
手段が互いに直列に配置され、更に前記複数個の
電荷転送手段のうちの最前部の電荷転送手段に直
流電荷を注入する手段と、前記複数個の電荷転送
手段のうちの最後部の電荷転送手段から出力され
る電荷を検知する手段とを具備したことを特徴と
する電荷転送形トランスバーサルフイルタ。 ２ 前記第２の転送チヤネルはチヤネルストツパ
ーと少なくとも２つの電極によつて構成されたこ
とを特徴とする特許請求の範囲第１項記載の電荷
転送形トランスバーサルフイルタ。 ３ 前記２つの電極のうち、電荷の進行方向に先
立つ電極は直流電圧が与えられて蓄積位置を形成
する第１の電極と、前記電荷の進行方向に対し後
の電極には入力信号が与えられて電位障壁を形成
する第２の電極よりなることを特徴とする特許請
求の範囲第２項記載の電荷転送形トランスバーサ
ルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18837681A JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18837681A JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890819A JPS5890819A (ja) | 1983-05-30 |
| JPH0143487B2 true JPH0143487B2 (ja) | 1989-09-21 |
Family
ID=16222530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18837681A Granted JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890819A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5255140B1 (ja) * | 2012-05-14 | 2013-08-07 | 株式会社大村製作所 | 消毒液噴射装置及び切断装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527710A (en) * | 1978-08-17 | 1980-02-28 | Toshiba Corp | Direct current charge compensation system for charge transfer type transversal filter |
| JPS5599820A (en) * | 1979-01-25 | 1980-07-30 | Fujitsu Ltd | Signal processor |
-
1981
- 1981-11-26 JP JP18837681A patent/JPS5890819A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527710A (en) * | 1978-08-17 | 1980-02-28 | Toshiba Corp | Direct current charge compensation system for charge transfer type transversal filter |
| JPS5599820A (en) * | 1979-01-25 | 1980-07-30 | Fujitsu Ltd | Signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5890819A (ja) | 1983-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041298A (en) | Floating clock sensor for buffered, independent, non-destructive readout of charge transfer devices | |
| US4035628A (en) | Analog transversal filtering and correlation with progressive summation of analog signals | |
| JPS6215960B2 (ja) | ||
| US4080581A (en) | Charge transfer transversal filter | |
| US4071775A (en) | Charge coupled differential amplifier for transversal filter | |
| CA1081362A (en) | Balanced regenerative charge detection circuit for semiconductor charge transfer devices | |
| US4255725A (en) | Differential device using charge transfer devices, a filter and delay line comprising this device | |
| US4048525A (en) | Output circuit for charge transfer transversal filter | |
| US4004157A (en) | Output circuit for charge transfer transversal filter | |
| JPH0143487B2 (ja) | ||
| US3935477A (en) | Analog inverter for use in charge transfer apparatus | |
| JPH0373140B2 (ja) | ||
| JPH0377685B2 (ja) | ||
| EP0732702B1 (en) | Charge transfer apparatus and driving method thereof | |
| US4293832A (en) | Transversal charge transfer filter | |
| GB1596335A (en) | Differential charge transfer device | |
| JPS6138624B2 (ja) | ||
| US4245199A (en) | Semiconductor CCD transversal filter with controllable threshold level | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JPS5842630B2 (ja) | 電荷結合素子 | |
| US4255673A (en) | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement | |
| US4562363A (en) | Method for using a charge coupled device as a peak detector | |
| US4140923A (en) | Charge transfer output circuits | |
| JP3055635B2 (ja) | 電荷結合素子 |