JPS5890819A - 電荷転送形トランスバ−サルフイルタ - Google Patents
電荷転送形トランスバ−サルフイルタInfo
- Publication number
- JPS5890819A JPS5890819A JP18837681A JP18837681A JPS5890819A JP S5890819 A JPS5890819 A JP S5890819A JP 18837681 A JP18837681 A JP 18837681A JP 18837681 A JP18837681 A JP 18837681A JP S5890819 A JPS5890819 A JP S5890819A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- gate
- channel
- transfer
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は正、負の重み係数をもつ電荷転送形トランスバ
ーサルフィルタに係り、特に＾速で動作可能な電荷転送
形トランス／ぐ一サルフィルタに関する。
ーサルフィルタに係り、特に＾速で動作可能な電荷転送
形トランス／ぐ一サルフィルタに関する。
発明の技術的背景とその問題点
周知の如く電荷結合素子（以下ＣＣＤと略称する）やバ
ケツリレー素子（以下ＢＢＤと略称する）のような電荷
転送素子（以下ＣＴＤと略称する）は、その遅延機能を
利用してトラ／スパーすルフィルタに応用することがで
きる。
ケツリレー素子（以下ＢＢＤと略称する）のような電荷
転送素子（以下ＣＴＤと略称する）は、その遅延機能を
利用してトラ／スパーすルフィルタに応用することがで
きる。
最近、複数に分岐され九人力信号を予じめ定められた係
数で重み付けを行い、ＣＴＤで加算、遅嬌を行う入力加
重方式の構成によ抄集積度が高く、特性の優れたトラン
スバーサルフィルタが開発されている。この場合、ＣＴ
Ｄでは扱う信号電荷の極性が正又は負のどちらか一方の
極性ＫＨられるため正、負両方の重み付けを行うためＫ
は例えば入力信号とその反転信号を用いてこれを利得制
御することにより、＄４的な正負の重み付けを行うこと
ができる。しかしこの様な方法では重み係数の正、負Ｋ
かかわらず信号電荷の直流分がＣＴＤの各段で加算され
て行く丸め、出力段に向うにつれて直流分が増加しこの
直流分を収容するため転送電極面積を出力段に向うにつ
れて大きくしておかなければならなかった。さらには出
力段においてこの直流分の増加によ抄相対的な信号検出
感度が低下するとい６欠点があった。
数で重み付けを行い、ＣＴＤで加算、遅嬌を行う入力加
重方式の構成によ抄集積度が高く、特性の優れたトラン
スバーサルフィルタが開発されている。この場合、ＣＴ
Ｄでは扱う信号電荷の極性が正又は負のどちらか一方の
極性ＫＨられるため正、負両方の重み付けを行うためＫ
は例えば入力信号とその反転信号を用いてこれを利得制
御することにより、＄４的な正負の重み付けを行うこと
ができる。しかしこの様な方法では重み係数の正、負Ｋ
かかわらず信号電荷の直流分がＣＴＤの各段で加算され
て行く丸め、出力段に向うにつれて直流分が増加しこの
直流分を収容するため転送電極面積を出力段に向うにつ
れて大きくしておかなければならなかった。さらには出
力段においてこの直流分の増加によ抄相対的な信号検出
感度が低下するとい６欠点があった。
本欠点を克服するため電＃ｔ−転送チャネル内より流出
せしめるという新しい概念と構造が本件出願人らによっ
て特願昭５３−１００４１３の中で開示されている。し
かしながらこの中で示された実施例の構造のＣＣＤでは
電荷が折れ曲りたチャネル内を進行するため高いクロッ
ク周波数において転送効率が低下し周波数特性が劣化す
るという欠点があった。
せしめるという新しい概念と構造が本件出願人らによっ
て特願昭５３−１００４１３の中で開示されている。し
かしながらこの中で示された実施例の構造のＣＣＤでは
電荷が折れ曲りたチャネル内を進行するため高いクロッ
ク周波数において転送効率が低下し周波数特性が劣化す
るという欠点があった。
発明の目的
本発明は上記点に鑑みなされたもので電荷の進行方向を
変えることなく伝送することＫよって、高いクロック周
波数に於ても嵩い転送効率を保持したままで所定量の電
荷を転送チャネル内より流出せしめることが可能な電荷
転送デバイスを提供することを目的としている。
変えることなく伝送することＫよって、高いクロック周
波数に於ても嵩い転送効率を保持したままで所定量の電
荷を転送チャネル内より流出せしめることが可能な電荷
転送デバイスを提供することを目的としている。
発明の概要
本発明は上記点に鑑みなされたもので、信号を遅嬌、お
よび加算、減算する電荷転送手段と、この電荷転送手段
の各段に対応して所定の重み付けされた入力信号を信号
電荷として前記転送手段に注入する手段と、前記電荷転
送手段の各段に対応し、前記信号電荷の一部と次段へ転
送する第１の転送チャネルと、前記電荷転送手段の各段
に対応し、前記信号電荷の残りを蓄積しこの信号電荷を
所定の重み係数に応じてチャネル外に流出する第２の転
送チャネルと、前記電荷転送手段の最前段から直流電荷
を注入する手段と、前記電荷転送手段で、１！！延、お
よび加算、減算され九電荷を検知する手段とを具備し九
電荷転送形トランスバーサルフィルタを提供するもので
ある。
よび加算、減算する電荷転送手段と、この電荷転送手段
の各段に対応して所定の重み付けされた入力信号を信号
電荷として前記転送手段に注入する手段と、前記電荷転
送手段の各段に対応し、前記信号電荷の一部と次段へ転
送する第１の転送チャネルと、前記電荷転送手段の各段
に対応し、前記信号電荷の残りを蓄積しこの信号電荷を
所定の重み係数に応じてチャネル外に流出する第２の転
送チャネルと、前記電荷転送手段の最前段から直流電荷
を注入する手段と、前記電荷転送手段で、１！！延、お
よび加算、減算され九電荷を検知する手段とを具備し九
電荷転送形トランスバーサルフィルタを提供するもので
ある。
発明の実施例
以下、図面を参照して本発明の動作原理を説明する。
第１図は本発明の一実施例を示すＣＣＤの電極配置図で
ある。電４ｉｉｌｌｌｌｌ造は周知の２層シリコンゲー
ト榊造で埋め込みチャネル構造になっている。第２図は
第１図のＣＣＤを動作させる九めに必要な各種パルスの
タイミング図である。
ある。電４ｉｉｌｌｌｌｌ造は周知の２層シリコンゲー
ト榊造で埋め込みチャネル構造になっている。第２図は
第１図のＣＣＤを動作させる九めに必要な各種パルスの
タイミング図である。
第３図、乃至第６図は各々、第１図の破断線ＡＢ、ＣＤ
、ＥＯＦ、ＥＯＧに沿う電極断面図と電極下の電位分布
図である。
、ＥＯＦ、ＥＯＧに沿う電極断面図と電極下の電位分布
図である。
以下、第１図乃至第６図を用いて本発明の電荷転送形ト
ランスバーサルフィルタについて詳細に説明する。まず
第１図に於てトランスバーサルフィルタの最前段からは
直流′１荷が注入される。即ちソース１００には端子１
０よりｙｇ２図に示され九ようなパルス５−ＩＤ が
印加され、ゲート１０１には端子１１より９Ｖ＠度の直
流電圧が印加され、ゲート１０２には端子１２よ抄１６
Ｖ程度の直流電圧が印刀目され、ゲート１０３には端子
１３よ抄第２図に示されたようなパルスＳＫＭＤが印加
され、ゲート１０４には端子１４より第２図に示された
ようなりロックパルスφ１ が印加される。ゲー）１０
３，１０５は第２ポリシリコンゲートでゲート１０２，
１０４社第１ポリシリコンゲートで構成される。第１ポ
リシリコンゲート下の電位はゲート電圧００時１０ｖ、
第２ポリシリコンゲート下の電位はゲート電圧０の時に
６ｖとなるように設定されている。この入力手段から注
入される直流電荷の量は転送チャネルに於て収容し得る
最大電荷量の約１７２で、ゲート１０１又はゲート１０
２の電圧を変えて１ｌ１４１！ｉされる。なお本構成の
電荷注入出社ＦＡＮ ＡＮＤ ＳＫＩＭ 法と呼ばれ
るもＯで動作については後述する正加重の場合の信号電
荷入力法と同じであるのでここでは説明は省略する。
ランスバーサルフィルタについて詳細に説明する。まず
第１図に於てトランスバーサルフィルタの最前段からは
直流′１荷が注入される。即ちソース１００には端子１
０よりｙｇ２図に示され九ようなパルス５−ＩＤ が
印加され、ゲート１０１には端子１１より９Ｖ＠度の直
流電圧が印加され、ゲート１０２には端子１２よ抄１６
Ｖ程度の直流電圧が印刀目され、ゲート１０３には端子
１３よ抄第２図に示されたようなパルスＳＫＭＤが印加
され、ゲート１０４には端子１４より第２図に示された
ようなりロックパルスφ１ が印加される。ゲー）１０
３，１０５は第２ポリシリコンゲートでゲート１０２，
１０４社第１ポリシリコンゲートで構成される。第１ポ
リシリコンゲート下の電位はゲート電圧００時１０ｖ、
第２ポリシリコンゲート下の電位はゲート電圧０の時に
６ｖとなるように設定されている。この入力手段から注
入される直流電荷の量は転送チャネルに於て収容し得る
最大電荷量の約１７２で、ゲート１０１又はゲート１０
２の電圧を変えて１ｌ１４１！ｉされる。なお本構成の
電荷注入出社ＦＡＮ ＡＮＤ ＳＫＩＭ 法と呼ばれ
るもＯで動作については後述する正加重の場合の信号電
荷入力法と同じであるのでここでは説明は省略する。
次に転送チャネルに於ける電荷の転送方法について第３
−を参照して述べる。第３因は第１図の破断ｍＡＢ沿う
断面図で遅延段１段は６電極（例えば１１１〜１１６）
で構成される。すなわち第２ポリシリコンのゲート１１
１ には直流電圧ｖｔ（ｓｖ）が印加され、第１ポリシ
リコンのグー）１１２Ｋａ直流電圧ｖｇ（２ｖ）力印加
され、第２ポリシリコンのゲート１１３に紘直流電圧ｖ
ｓ （９Ｖ ）が印加され、第１ポリシリコンのゲート
１１４には直流電圧Ｖ４（９Ｖ）が印加され、第２ポリ
シリコンのゲート１１５と第１ポリシリコンのゲート１
１６にはり四ツクパルスφ１ が印加されて遅延段１段
を構成する。クロックパルスφｌ が低レベルにある時
刻ｔ１ に於ては前′段の蓄積ゲート１１０下に蓄積
されていた信号電荷はゲート１１１，１ｉ２，１１３下
を通って蓄積ゲート１１４下に転送される。クロックパ
ルスφ１ が鳥レベルにある時刻ｔ２ に於ては、蓄
積グー）１１４下Ｋｌｌ積されていた信号電荷はゲ−）
１１５下を通って蓄積ゲート１１６下へ転送される。各
遅延段でこのような操作がくり返されながら信号電荷は
順次出力段へ転送されて行く。
−を参照して述べる。第３因は第１図の破断ｍＡＢ沿う
断面図で遅延段１段は６電極（例えば１１１〜１１６）
で構成される。すなわち第２ポリシリコンのゲート１１
１ には直流電圧ｖｔ（ｓｖ）が印加され、第１ポリシ
リコンのグー）１１２Ｋａ直流電圧ｖｇ（２ｖ）力印加
され、第２ポリシリコンのゲート１１３に紘直流電圧ｖ
ｓ （９Ｖ ）が印加され、第１ポリシリコンのゲート
１１４には直流電圧Ｖ４（９Ｖ）が印加され、第２ポリ
シリコンのゲート１１５と第１ポリシリコンのゲート１
１６にはり四ツクパルスφ１ が印加されて遅延段１段
を構成する。クロックパルスφｌ が低レベルにある時
刻ｔ１ に於ては前′段の蓄積ゲート１１０下に蓄積
されていた信号電荷はゲート１１１，１ｉ２，１１３下
を通って蓄積ゲート１１４下に転送される。クロックパ
ルスφ１ が鳥レベルにある時刻ｔ２ に於ては、蓄
積グー）１１４下Ｋｌｌ積されていた信号電荷はゲ−）
１１５下を通って蓄積ゲート１１６下へ転送される。各
遅延段でこのような操作がくり返されながら信号電荷は
順次出力段へ転送されて行く。
次に正加重を行うための信号電荷の入力法について第４
図を参照して述べる。第４図は第１図の破断）ｌｉｃＤ
に沿う断面図で、この入力部はソース１５７および３つ
のゲート電極１５４〜１５６ Ｋよって構成される。す
なわち、拡散領域のソース１５７にはＳ−１パルスが印
加され、第２ポリシリコンのゲート１５６には入力信号
Ｕｉｋ（＋）が印加され、第１ポリシリコ／のゲート１
５５には制御信号ｖｈｋ（ト）が印加され、Ｍ２ポリシ
リコンのゲート１５４にはＳＫＭ ノ：ルスが印加され
て構成される。引続くグー） １１０．１１１１１２は
遅′ｇ段を構成する転送電極の一部である。時刻い に
おいてはｓ −１ノ：ルス、ＳＫＭパルス、φ１ パル
スとも低レベルにある丸めソース１５７からは、入力ゲ
ート１５６下を通って蓄積ゲート１５５下へ電荷が注入
される０時、ＩＱｌｔｘ においてはＳ−１７（ルス
ＳＫＭ ／：ルス。
図を参照して述べる。第４図は第１図の破断）ｌｉｃＤ
に沿う断面図で、この入力部はソース１５７および３つ
のゲート電極１５４〜１５６ Ｋよって構成される。す
なわち、拡散領域のソース１５７にはＳ−１パルスが印
加され、第２ポリシリコンのゲート１５６には入力信号
Ｕｉｋ（＋）が印加され、第１ポリシリコ／のゲート１
５５には制御信号ｖｈｋ（ト）が印加され、Ｍ２ポリシ
リコンのゲート１５４にはＳＫＭ ノ：ルスが印加され
て構成される。引続くグー） １１０．１１１１１２は
遅′ｇ段を構成する転送電極の一部である。時刻い に
おいてはｓ −１ノ：ルス、ＳＫＭパルス、φ１ パル
スとも低レベルにある丸めソース１５７からは、入力ゲ
ート１５６下を通って蓄積ゲート１５５下へ電荷が注入
される０時、ＩＱｌｔｘ においてはＳ−１７（ルス
ＳＫＭ ／：ルス。
−凰 パルスとも萬レベルになるが、その途中でまｆＳ
−１パルスが高レベルになって蓄積ゲート１５５下の余
剰な電荷（入力グー）１５６下の電位よ抄低い電位にあ
る電荷）がノース１５７へ引き戻され、次にφｌ ノ（
ルスが高レベルになりて電位を受は入れる態勢を作り、
最稜に８ＫＭパルスが高レベルになって蓄積ゲート１５
５下の電荷の一部をφｌ ゲート１１０下へ入力電荷と
して入力する。この時の入力電荷の大きさは２つのグー
） １５６，１５４ 下に形成されるチャネル電位の
差と蓄積ゲート１５５下の容量の積に等しい。したがり
て蓄積ゲート１５５下の容量を適当に設定することによ
り任意の重 ゛み付けが可能である。容量の設定の
仕方としては固定の重み係数の場合には蓄積ゲート１５
５の面積、可変の重み 数の場合には蓄積ゲート１５５
に印加される制御電圧ｆ：変えて設定するのが便利であ
る。
−１パルスが高レベルになって蓄積ゲート１５５下の余
剰な電荷（入力グー）１５６下の電位よ抄低い電位にあ
る電荷）がノース１５７へ引き戻され、次にφｌ ノ（
ルスが高レベルになりて電位を受は入れる態勢を作り、
最稜に８ＫＭパルスが高レベルになって蓄積ゲート１５
５下の電荷の一部をφｌ ゲート１１０下へ入力電荷と
して入力する。この時の入力電荷の大きさは２つのグー
） １５６，１５４ 下に形成されるチャネル電位の
差と蓄積ゲート１５５下の容量の積に等しい。したがり
て蓄積ゲート１５５下の容量を適当に設定することによ
り任意の重 ゛み付けが可能である。容量の設定の
仕方としては固定の重み係数の場合には蓄積ゲート１５
５の面積、可変の重み 数の場合には蓄積ゲート１５５
に印加される制御電圧ｆ：変えて設定するのが便利であ
る。
次に負加重を行うための信号電荷の流出法について第５
図、第６図を参照して説明する。第５図は第１図の破断
線ＥＯＦに沿う断面図、第６図は破断線ＥＯＧに沿う断
面図でこの流出部はドレイン１６１と３つのゲート１６
０，１５８゜１５９、によって構成される。すなわちｌ
・レイン１６１には直流電圧ＶＤＤ＝１６Ｖが印加され
、第２ポリシリコンのゲート１６０にはＳＫＭノ々レス
が印加され、第１ポリシリコンのケート１５８には制御
信号Ｖｈｋ−１（→が印加され、第２ポリシリコンのゲ
ート１５９には入力便号Ｖｉｋ−ｒ （→が印加されて
構成される。この電荷流出慣域はチャネルストッパー２
０３によって通常の亀りｆ転送部と分離、区別されてい
る。すなわち通常の電荷転送は前述した如くチャネルス
トッパー２０３によって分離されたゲート１１２，１１
３によって行われる。第５図に於て、時刻ｔｒでは−１
が低レベルにあるため、前の時刻にゲート１１０下に蓄
積されていた電荷はケート１１１下を通りゲート１５８
下に入る。この電荷はゲ−）１５８下に形成される亀井
の井戸を趨め余剰な電荷、すなわちゲート１５９下に形
成される電位障壁を乗９越える電荷はゲート１１４下に
蓄積される。時ｊｇＪｔｓ においてゲート１１４下
に蓄積された電荷がゲート１１６丁へ転送される動作に
関しては前述した通常のｔ＃転送動作と同一である。一
方この時刻ル２ においてゲートｉｓｇ下に蓄積された
電荷は第６図に示し友ようにゲート１６ａに印加された
ＳＫＭパルスが高レベルになるためクー）１６０下を過
ってドレイン１６１へ流出される。この時の流出される
電荷の量は２つのクー）１５９，１６０下に形成される
チャネル電位の差と蓄積ゲート１５８下の容量の横に等
しい。したがって１１ｉ′槍ゲート１５８下の容量を適
当に設定することによシ任意の重み付けが可能である。
図、第６図を参照して説明する。第５図は第１図の破断
線ＥＯＦに沿う断面図、第６図は破断線ＥＯＧに沿う断
面図でこの流出部はドレイン１６１と３つのゲート１６
０，１５８゜１５９、によって構成される。すなわちｌ
・レイン１６１には直流電圧ＶＤＤ＝１６Ｖが印加され
、第２ポリシリコンのゲート１６０にはＳＫＭノ々レス
が印加され、第１ポリシリコンのケート１５８には制御
信号Ｖｈｋ−１（→が印加され、第２ポリシリコンのゲ
ート１５９には入力便号Ｖｉｋ−ｒ （→が印加されて
構成される。この電荷流出慣域はチャネルストッパー２
０３によって通常の亀りｆ転送部と分離、区別されてい
る。すなわち通常の電荷転送は前述した如くチャネルス
トッパー２０３によって分離されたゲート１１２，１１
３によって行われる。第５図に於て、時刻ｔｒでは−１
が低レベルにあるため、前の時刻にゲート１１０下に蓄
積されていた電荷はケート１１１下を通りゲート１５８
下に入る。この電荷はゲ−）１５８下に形成される亀井
の井戸を趨め余剰な電荷、すなわちゲート１５９下に形
成される電位障壁を乗９越える電荷はゲート１１４下に
蓄積される。時ｊｇＪｔｓ においてゲート１１４下
に蓄積された電荷がゲート１１６丁へ転送される動作に
関しては前述した通常のｔ＃転送動作と同一である。一
方この時刻ル２ においてゲートｉｓｇ下に蓄積された
電荷は第６図に示し友ようにゲート１６ａに印加された
ＳＫＭパルスが高レベルになるためクー）１６０下を過
ってドレイン１６１へ流出される。この時の流出される
電荷の量は２つのクー）１５９，１６０下に形成される
チャネル電位の差と蓄積ゲート１５８下の容量の横に等
しい。したがって１１ｉ′槍ゲート１５８下の容量を適
当に設定することによシ任意の重み付けが可能である。
容量の設定の仕方として鉱同定の重み係数の場合には蓄
積ゲート１５８０面積、可変の重み係数の場合には蓄積
ゲート１５Ｂに印加される制御電圧を変えて設定できる
ことは前の電荷注入の場合と同様である。
積ゲート１５８０面積、可変の重み係数の場合には蓄積
ゲート１５Ｂに印加される制御電圧を変えて設定できる
ことは前の電荷注入の場合と同様である。
前・の電荷注入の場合と今の電荷流出の場合を比較する
と、前者は伝送チャネルへ電荷が加算されるのに対して
後者は転送チャネルから電荷が減算されるので、前者は
正の重み付け、後者は負の重み付けに相当する。
と、前者は伝送チャネルへ電荷が加算されるのに対して
後者は転送チャネルから電荷が減算されるので、前者は
正の重み付け、後者は負の重み付けに相当する。
発明の効果
これまで述べた一連の動作から分けるように本発明の実
施例では電荷の注入、流出が電荷の転送方向を変えるこ
となく行うことができるので高速で動作する入力加重形
トランスバーサルフィルタ１に：実現することができる
。例えば第１ポリシリコンの電極長を１０μ、第２ポリ
シリコンの電極長が５ｓＯ埋込みチャネルデバイスに於
て祉りＨツク１４ｔｌＬ１１１１ Ｑ、 ７ ＭＨｚ
Ｋ於ても４ 非転送効率Ｉが１０ 以下になることが確認され友
。
施例では電荷の注入、流出が電荷の転送方向を変えるこ
となく行うことができるので高速で動作する入力加重形
トランスバーサルフィルタ１に：実現することができる
。例えば第１ポリシリコンの電極長を１０μ、第２ポリ
シリコンの電極長が５ｓＯ埋込みチャネルデバイスに於
て祉りＨツク１４ｔｌＬ１１１１ Ｑ、 ７ ＭＨｚ
Ｋ於ても４ 非転送効率Ｉが１０ 以下になることが確認され友
。
まえ、従来転送電価に印加されるクロックによってその
周辺入口加重電極、下の電位障壁が変化し信号電荷が逆
もどりして、正確に信号を転送ことができなかり九が本
願発明によれば、クーツタが印加される電極と入力加重
電極との関に直流電圧が印加される電極が挿入されてい
る走め、従来のように１りμツクによって人力加重電極
下の電位障壁が変化せず正確な信号を出力することがで
きる。
周辺入口加重電極、下の電位障壁が変化し信号電荷が逆
もどりして、正確に信号を転送ことができなかり九が本
願発明によれば、クーツタが印加される電極と入力加重
電極との関に直流電圧が印加される電極が挿入されてい
る走め、従来のように１りμツクによって人力加重電極
下の電位障壁が変化せず正確な信号を出力することがで
きる。
以上詳述しえ如く本発明のトランスバーサルフィルタに
よれば集積度が高く、信号検出感度が高く、かつ高速で
動作する電衝転送形トランスパーナルフィルタを得るこ
とができる。
よれば集積度が高く、信号検出感度が高く、かつ高速で
動作する電衝転送形トランスパーナルフィルタを得るこ
とができる。
４１１内の簡単なＩｌ明
ンスバーサルフィルタを動作させるためのパル（すＡ−
（ＯＩ は電荷流出部の断面図である０図において１００
・・・ソース。
（ＯＩ は電荷流出部の断面図である０図において１００
・・・ソース。
１１１．１１３，１１５ ・・・第１ポリシリコン
ゲート。
ゲート。
１１２．１１４，１１６ ・・・第２ポリシリコン
ゲート。
ゲート。
１５４γ１５ｇ、 １５８〜１６０・・・入力加重用ゲ
ート。
ート。
１６１ ・・・ドレイン。
、２０３ ・・・チャネルストツバ
−０（７３１７） 代理人 弁理士 則 近 虐
佑（ほか１名） 第３図 第４図
−０（７３１７） 代理人 弁理士 則 近 虐
佑（ほか１名） 第３図 第４図
Claims (3)
- （１） 信号を遅延、および加算、減算する電荷転送
手段と、この電荷転送手段の各段に対応して所定の重み
係数で重み付けされ走入力信号を信号電荷として前記転
送手段に注入する手段と、前記電荷転送手段の各段に対
応し前記信号電荷の一部と次段へ転送する第１の転送チ
ャネルと、前記電荷転送手段の各段に対応し、前記信号
電荷の残抄を蓄積し、この信号電荷を所定の重み係数に
応じてチャネル外に流出する第２の転送チャネルと、前
記電荷転送手段の最前段から直流電荷を注入する手段と
、前記電荷転送手段で−Ｊ！１延、および加算、減算さ
れ九電荷を検知する手段とを臭備したことを％黴とする
電荷転送形トランスバーサルフィルタ。 - （２）前記第２の転送チャネルはチャネルストッパーと
少なくとも２つの電極によって構成されたことを特徴と
する特＃Ｖ−請求の範囲第１項記載の電荷転送形トラン
スパーサルフィルタ。 - （３）前記２つの電極のうち、電荷の進行方向に先立つ
電極は直流電圧が与えられて蓄積位置を形成する第１の
電極と、前記電荷の進行方向に対し後の電極には入力信
号が与えられて電位障壁を形成する第２の電極よりなる
ことを特徴とする特許請求の範囲第２項記載の電荷’Ｉ
ｍ送形） ラｙスパーサルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18837681A JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18837681A JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890819A true JPS5890819A (ja) | 1983-05-30 |
| JPH0143487B2 JPH0143487B2 (ja) | 1989-09-21 |
Family
ID=16222530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18837681A Granted JPS5890819A (ja) | 1981-11-26 | 1981-11-26 | 電荷転送形トランスバ−サルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890819A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5255140B1 (ja) * | 2012-05-14 | 2013-08-07 | 株式会社大村製作所 | 消毒液噴射装置及び切断装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527710A (en) * | 1978-08-17 | 1980-02-28 | Toshiba Corp | Direct current charge compensation system for charge transfer type transversal filter |
| JPS5599820A (en) * | 1979-01-25 | 1980-07-30 | Fujitsu Ltd | Signal processor |
-
1981
- 1981-11-26 JP JP18837681A patent/JPS5890819A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527710A (en) * | 1978-08-17 | 1980-02-28 | Toshiba Corp | Direct current charge compensation system for charge transfer type transversal filter |
| JPS5599820A (en) * | 1979-01-25 | 1980-07-30 | Fujitsu Ltd | Signal processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5255140B1 (ja) * | 2012-05-14 | 2013-08-07 | 株式会社大村製作所 | 消毒液噴射装置及び切断装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0143487B2 (ja) | 1989-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4139783A (en) | Single phase signal processing system utilizing charge transfer devices | |
| US3819958A (en) | Charge transfer device analog matched filter | |
| CA1055572A (en) | Method of filtering analogue signals by transferring electrical charges in a semiconductor medium | |
| US4080581A (en) | Charge transfer transversal filter | |
| US4099197A (en) | Complementary input structure for charge coupled device | |
| US4071775A (en) | Charge coupled differential amplifier for transversal filter | |
| JPS5890819A (ja) | 電荷転送形トランスバ−サルフイルタ | |
| US4255725A (en) | Differential device using charge transfer devices, a filter and delay line comprising this device | |
| US4099175A (en) | Charge-coupled device digital-to-analog converter | |
| US3935477A (en) | Analog inverter for use in charge transfer apparatus | |
| US4249145A (en) | Input-weighted charge transfer transversal filter | |
| GB1602044A (en) | Delay network with weighting factor adjusting means | |
| US4293832A (en) | Transversal charge transfer filter | |
| JPS5890820A (ja) | 電荷転送形トランスバ−サルフイルタの入力加重回路 | |
| EP0005590B1 (en) | Charge coupled device | |
| JP2685689B2 (ja) | 電荷結合素子 | |
| US4255673A (en) | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement | |
| CA1076700A (en) | Complementary input structure for charge coupled device | |
| JPS5822884B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| JPS5819166B2 (ja) | 電荷転送形トランスバ−サルフイルタの直流電荷補償方式 | |
| US4584657A (en) | Charge transfer multiplier and filter | |
| JPS5819167B2 (ja) | 電荷転送形トランスバ−サルフイルタの直流電荷補償方式 | |
| JPS5841008B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| JPS6312588Y2 (ja) | ||
| JPS6141170B2 (ja) |