JPS5841006B2 - 電荷転送形トランスバ−サルフイルタの入力加重方式 - Google Patents

Description

【発明の詳細な説明】 この発明は外部電気信号によって各信号電荷の重み係数
がプログラム可能な電荷転送形トランスバーサルフィル
タの入力加重方式に関する。

周知の如く、電荷結合素子（以下ＣＣＤと略称する）や
へケツリレー素子（以下ＢＢＤと略称する）のような電
荷転送素子（以下ＣＴＤと略称する）は、その遅延機能
を利用してトランスバーサルフィルタに応用することが
できる。

最近、複数に分岐された入力信号を予じめ定められた係
数で重み付けを行ない、ＣＴＤで加算、遅延を順次行な
うことにより、集積度が高く、周波数特性の優れたトラ
ンスバーサルフィルタが開発されている。

これは入力加重力式電荷転送形トランスバーサルフィル
タと称され、入力信号の加重回路としてＭＯＳＦＥＴの
ような可変インピーダンス素子を用いることにより、各
重み係数がプログラム可能なトランスバーサルフィルタ
が容易に構成できる。

しかしＭＯＳＦＥＴのような可変インピーダンス素子を
用いた入力加重方式における入力部の回路は、その構造
上、電荷転送素子で構成される遅延、加算両部に比較し
て数倍内至１０倍程度の大きな面積を必要とし、集積回
路としての集積度を著しく低下させている。

第１図は入力加重方式電荷転送形トランスバーサルフィ
ルタの一般的なブロック構成図である。

入力信号は端子１ａ〜１ｄ各々より人力加重回路２ａ〜
２ｄに入力され、この信号は端子３ａ〜３ｄから各々与
えられる電気信号によって利得制御され信号電荷として
電荷転送素子４の各段に入力される。

電荷転送素子４の各段に入力した信号電荷は遅延と加算
とが順次繰返されながら出力段に到達し、出力検出回路
５により端子６から出力信号として取出される。

このような構成とすることにより、出力加重方式のトラ
ンスバーサルフィルタで必要な出力信号の加算回路が不
要となるので、回路素子数が著しく低減することになる
。

さらにまた電荷転送素子はそれ自身極めて集積度の高い
素子であるので、第１図に示す入力加重方式電荷転送形
トランスバーサルフィルタは集積回路化するのに極めて
適した回路構成であるといえる。

しかしながら入力信号の加重回路としてＭＯＳＦＥＴの
ような可変インピーダンス素子を用いると、これが電荷
転送素子に比較して集積度が低いため、遅延段数が多い
場合には全体として相当程度大きなチップサイズの集積
回路となってしまうといった欠点があった。

この発明は上記点に鑑みなされたもので、入力加重方式
電荷転送形トランスバーサルフィルタにおいて、電荷転
送手段の各段に設けられている信号電荷注入手段に入力
信号に比例した電荷を一時蓄積させる電極を設け、この
電極下に形成されるポテンシャル井戸の容量を外部電気
信号によって任意に変化することにより、重み係数がプ
ログラム可能でしかも集積度を高くすることができる電
荷転送形トランスバーサルフィルタの入力加重方式を提
供することを目的とする。

以下図面を参照してこの発明の一実施例を説明する。

第２図はこの発明の一実施例の原理的な回路構成図であ
る。

入力信号ｖ１ｎには直流バイアス電圧ＶＢが重畳されて
端子１１より信号電荷注入手段１２に入力される。

この信号電荷注入手段１２において上記信号はスイッチ
に相当する電極１３を経て可変容量１４に入力される。

この可変容量１４は端子１５を介して入力される外部電
圧Ｖｈｋによってその容量が変化するようになっていて
、この容量１４に蓄積される電荷ＱｓｉｇはＱｓｉｇ−
ＣＣＶｈｋ〕・（Ｖｏ−（ｖ１ｎ＋ＶＢ） ） ”・”
（１）となる。

ここでＣ〔Ｖｈｋ〕はＶｈｋの値によって定まる容量、
Ｖｏは容量１４の充電々圧を各々表わす。

従ってもう１つのスイッチに相当する電極１６を経て電
荷転送素子へ送られる信号電荷は、入力信号ｖ１ｎに比
例し、外部電圧Ｖｈｋによってその大きさが利得節↑御
されたものとなる。

即ち信号電荷注入手段１２に入力信号に比例した電荷を
一時蓄積させるための電極を設け、この電極下に形成さ
れるポテンシャル井戸の容量が外部電気信号によって変
化できる様にすれば、ＭＯＳＦＥＴのような可変インピ
ーダンス素子を用いることなく集積度の高いしかも重み
係数がプログラム可能なトランスバーサルフィルタを実
現することかできる。

第３図はこの発明の電荷転送形トランスバーサルフィル
タの入力加重方式の構成を示す平面図である。

第３図に示すように各段の信号電荷注入手段１２ａ 、
１２ｂ、１２ｃ 、１２ｄはソース領域１γａ＋１１ｂ
、１７ｃ、１γｄと第１ゲート電極１８ａ、１８ｂ、１
８ｃ、１８ｄと第２ゲート電極１９ａ、１９ｂ、１９ｃ
、１９ｄと第３ゲート電極２０ａ 、２０ｂ 、２０ｃ
、２０ｄとからなり第１ゲート電極１８ａ、１８ｂ、
１８ｃ 、１ ａｃｔには直流バイアス電圧ＶＢにより
バイアスされた入力信号Ｖ・ が並列的に印加され、第
２ゲート電ｎ 極１９ａ、１９ｂ、１９ｃ、１９ｄにはこの電極下のポ
テンシャル井戸の容量を所望の値にするたメツ制御電圧
ｖｈ４．Ｖｈ３．Ｖｈ２．ｖｈ０各々が印加される。

またソース領域１７ａ、１７ｂ、１７ｃ。１γｄにはパ
ルスφ が並列的に印加され、第３ゲート電極２０ａ
、２０ｂ 、２０ｃ 、２０ｄにはパルスφＧ−３が並
列的に印加されており、ソース領域１γａ、１１ｂ、１
７ｃ、１γｄ各々から第■ゲート電極１８ａ、１８ｂ、
１８ｃ、１８ｄを通って第２ゲート電極１９ａ、１９ｂ
、１９ｃ。

１９ｄ各々へ電荷が注入されている間は、第３ゲ−ト２
０ａ 、２０ｂ 、２０ｃ 、２０ｄ各々は閉じており
、ソース領域１γａ、１γｂ ｔ １７ ｃ ＊１７ｄ
各々からの電荷の注入が停止されている期間に第３ゲー
ト２０ａ 、２０ｂ 、２０ｃ 、２０ｄ各々を開いて
第２ゲート電極１９ａ、１９ｂ。

１９ｃ、１９ｄ下に蓄積された電荷を転送電極２１ａ、
２１ｂ、２１ｃ、２１ｄ各々へ転送する。

この時、第２ゲート電極１９ａ、１９ｂ、１９ｃ。

１９ｄ下に蓄積される信号電荷は前記（１）式で表わさ
れ、容量ＣＣｖｈｋ〕はｖｈｋのある範囲内でほぼ の関係にある。

ここでＶｈｋは第２ゲート電極１９ａ、１９ｂ、１９ｃ
、１９ｄに印加される制御電圧、Ｋは定数である。

この容量変化は第２ゲート電極下に形成される空乏領域
の実効面積がＶｈｋの大きさによって変わるために生じ
るものである。

この時の信号電荷の制御特性を第４図に示す。

′転送電極２１ａ 、２１ｂ、２１ｃ 、２１ｄに入力
した信号電荷は引続く転送電極２２ａ 、２２ｂ。

２２ｃ 、２２ｄおよび転送電極２３ａ 、２３ｂ 。

２３ｃ 、２３ｄで遅延・加算された後フローティング
拡散領域２４に注入され、これに接続されたＭＯ８形電
界効果トランジスタ（ＭＯＳＦＥＴ）２５と抵抗２６に
よって構成されるソースフォロアアンプの出力端子６か
らトランスバーサルフィルタ出力として摩り出される。

またフローティング拡散領域２４に注入された電荷はリ
セットゲート電極２１とドレイン領域２８とによって、
リセットゲート電極２γとドレイン領域２８とによって
、リセットゲート電極２１に与えられるリセットパルス
φ□に同期して１クロツク毎にリセットされる。

第５図はこの発明の他の実施例の構成を示す平面図であ
る。

第５図に示す入力加重方式電荷転送形トランスバーサル
フィルタは正負の重み付けがプログラム可能なもので、
入力手段の電極構成および電荷転送手段と出力手段は前
記第３図に示したものと全く同じである。

第５図において第１ゲート電極１８ａ、１８ｂ、１８ｃ
、１８ｄには直流バイアス電圧ＶＢでバイアスされた入
力信号ｖｉｎあるいは反転入力信号６１が初換スイッチ
２９ａ 、２９ｂ 、２９ｃ 、２９ｄ各々によってど
ちらか１方が選択されて印加される。

第２ゲート電極１９ａ、ｉｓｂ、１９ｃ 、１９ｄには
この電極下のポテンシャル井戸の容量を所望の値にする
ための制御電圧Ｖｈ４．■ｈ３．Ｖｈ２．ｖｈ１が各々
与えられる。

この時第２ゲート電極１９ａ、１９ｂ。１９ｃ、１９ｄ
下に蓄積される電荷は入力信号の極性および制御電圧の
大きさによって正、負いずれにも利得制御可能なものと
なる。

この時の信号電荷の制御特性を第６図に示す。

第６図において実線で示される曲線は入力信号不に対す
るもの、破線で示される曲線は反転入力信号］Ｔに対す
るものである。

前記第３図および第５図に示した電荷転送形トランスバ
ーサルフィルタでは第１ゲート電極１８ａ 、ｉｓｂ
、１８ｃ、１８ｄ下のポテンシャルと第２ゲート電極１
９ａ、１９ｂ、１９ｃ。

１９ｄ下のポテンシャルが接近してくるカットオフ近辺
で、入力信号対信号電荷の直線関係が悪くなることがあ
る。

第７図および第８図は各々この発明のさらに他の実施例
を示す回路構成図で、上記直線関係を改善するための一
つの方法を示すものである。

すなわち、第２ゲート電極に印加される制御電圧Ｖｈ４
．ｖｈ３．Ｖｈ２．■ｈ１に第１ゲート電極１８ａに印
加されているのと同じ入力信号Ｖ−あるいはＶｉｎを一
部重畳するようにしたものである。

これによりカットオフ近傍で第１ゲート電極１８ａの入
力信号■ｉｎはｖｉｎが変化すると、第２ゲート電極１
９ａの電圧もこれに比例して変化するので入力信号対信
号電荷の直線関係が改善されることになる。

なお、この発明は上記実施例に限定されるものではなく
、例えば電荷転送素子は３相駆動形ＣＣＤを用いて説明
したが、これは単相、２相、あるいは４相駆動形ＣＣＤ
でもよく、さらにはＢＢＤでもよい。

また電極構造は単一金属電極でなくともよく、重ね合せ
電極構造でもよいことは言うまでもない。

以上説明したようにこの発明によれば集積度を高くする
ことができるとともに、重み係数がプログラム可能な電
荷転送形トランスバーサルフィルタの入力加重方式を提
供することができる。

【図面の簡単な説明】

第１図は入力加重方式電荷転送形トランスバーサルフィ
ルタのブロック構成図、第２図はこの発明の一実施例の
原理的な回路構成図、第３図はこの発明の一実施例の構
成を示す平面図、第４図は上記実施例における入力加重
方式電荷転送形トランスバーサルフィルタの各段の信号
電荷制御特性図、第５図はこの発明の他の実施例の構成
を示す平面図、第６図は上記実施例におけるトランスバ
ーサルフィルタの各段の信号電荷制御特性図、第１図お
よび第８図は各々この発明のさらに他の実施例を示す回
路構成図である。 ２ａ〜２ｄ・・・・・・入力加重回路、４・・・・・・
電荷転送素子、５・・−・・出力検出回路、１２．１２
ａ〜１２ｄ・・・・・・信号電荷注入手段、１３．１６
・・・・・・電極、１４・・・・・・可変容量、１γａ
〜１γｄ・・・・・・ソース領域、１８ａ〜１８ｄ・・
・−・・第１ゲート電極、１９ａ〜１９ｄ・・・・・・
第２ゲート電極、２０ａ〜２０ｄ・・・・・・・・・第
３ゲート電極、２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３
ａ〜２３ｄ・・・・・・転送電極、２４・・曲フローテ
インク拡散領域、２５・・・・・・ＭＯ８形電界効果ト
ランジスタ、２６・・・・・・抵抗、２１・・・・・・
リセットゲート電極、２８・・・・・・ドレイン領域、
２９ａ〜２９ｄ・・・・・・切換スイッチ。

Claims (1)

1. 【特許請求の範囲】 １ 信号を遅延および加算する電荷転送手段、この電荷
   転送手段の各段に対応して入力信号を所望の係数で重み
   付けして入力する入力手段、前記遅延および加算された
   信号を検知する手段を具備してなる入力加重方式電荷転
   送形トランスバーサルフィルタにおいて、上記入力手段
   は入力信号に比例した電荷を一時蓄積させるための電極
   を含み）この電極下に形成されるポテンシャル井戸の容
   量を外部電気信号によって所望の値に可変できるように
   したことを特徴とする電荷転送形トランスバーサルフィ
   ルタの入力加重方式。 ２ ＠記入力手段はソース領域とこれに順次＠接して設
   けられる第１ゲート電極と第２ゲート電極と第３ゲート
   電極とを含み、第１ゲート電極には直流信号によりバイ
   アスされた入力信号あるいは直流信号によりバイアスさ
   れた反転入力信号のいずれか１方を選択して印加し、第
   ２ゲート電極にはこの電極下に形成されるポテンシャル
   井戸の容量を所望の値にするための電気信号を印加し、
   ソース領域から第１ゲート電極下を通って第２ゲート電
   極下に電荷が注入されている間は第３ゲートを閉じ、ソ
   ース領域から電荷の注入が停止されている期間に第３ゲ
   ートを開いて転送電極下へ電荷を転送するようにした特
   許請求の範囲第１項記載の電荷転送形トランスバーサル
   フィルタの入力加重方式。 ３ 前記第２ゲート電極下に形成されるポテンシャル井
   戸の容量が所望の値となる様に電気信号を印加したこの
   第２ゲート電極に、第１ゲートに印加した入力信号の１
   部又は全部を重畳するようにした特許請求の範囲第２項
   記載の電荷転送形トランスバーサルフィルタの入力加重
   方式。