JPS5841008B2 - 電荷転送形トランスバ−サルフイルタの入力加重方式 - Google Patents
電荷転送形トランスバ−サルフイルタの入力加重方式Info
- Publication number
- JPS5841008B2 JPS5841008B2 JP10041578A JP10041578A JPS5841008B2 JP S5841008 B2 JPS5841008 B2 JP S5841008B2 JP 10041578 A JP10041578 A JP 10041578A JP 10041578 A JP10041578 A JP 10041578A JP S5841008 B2 JPS5841008 B2 JP S5841008B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- charge transfer
- gate electrode
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
- H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は外部電気信号によって各信号電荷の重み係数
がプログラム可能な電荷転送形トランスバーサルフィル
タの入力加重方式に関する。
がプログラム可能な電荷転送形トランスバーサルフィル
タの入力加重方式に関する。
周知の如く、電荷結合素子（以下ＣＣＤと略称する）や
バケツリレー素子（以下ＢＢＤと略称する）のような電
荷転送素子（以下ＣＴＤと略称する）は、その遅延機能
を利用してトランスバーサルフィルタに応用することが
できる。
バケツリレー素子（以下ＢＢＤと略称する）のような電
荷転送素子（以下ＣＴＤと略称する）は、その遅延機能
を利用してトランスバーサルフィルタに応用することが
できる。
最近、複数に分岐された入力信号を予じめ定められた係
数で重み付けを行ない、ＣＴＤで加算、遅延を順次行な
うことにより、集積度が高く、周波数特性の優れたトラ
ンスバーサルフィルタが開発されている。
数で重み付けを行ない、ＣＴＤで加算、遅延を順次行な
うことにより、集積度が高く、周波数特性の優れたトラ
ンスバーサルフィルタが開発されている。
これは入力加重方式電荷転送形トランスバーサルフィル
タと称され、入力信号の加重回路としてＭＯＳＦＥＴの
ような可変インピーダンス素子を用いることにより各重
み係数がプログラム可能なトランスバーサルフィルタが
容易に構成できる。
タと称され、入力信号の加重回路としてＭＯＳＦＥＴの
ような可変インピーダンス素子を用いることにより各重
み係数がプログラム可能なトランスバーサルフィルタが
容易に構成できる。
しかしＭＯＳＦＥＴのような可変インピーダンス素子を
用いた入力加重回路はその構造上、電荷転送素子で構成
される遅延加算両部に比較して数倍乃至１０倍程度の大
きな面積を必要とし、集積回路としての集積度を著しく
低下させている。
用いた入力加重回路はその構造上、電荷転送素子で構成
される遅延加算両部に比較して数倍乃至１０倍程度の大
きな面積を必要とし、集積回路としての集積度を著しく
低下させている。
第１図は入力加重方式電荷転送形トランスバーサルフィ
ルタの一般的なブロック構成図である。
ルタの一般的なブロック構成図である。
入力信号は端子１ａ、１ｂ、１ｃ、１ｄより入力加重回
路２ａ、２ｂ、２ｃ、２ｄに入力され、この信号は端子
３ａ、３ｂ、３ｃ、３ｄから各々与えられる電気信号に
よって利得制御され信号電荷として電荷転送デバイス４
の各段に入力される。
路２ａ、２ｂ、２ｃ、２ｄに入力され、この信号は端子
３ａ、３ｂ、３ｃ、３ｄから各々与えられる電気信号に
よって利得制御され信号電荷として電荷転送デバイス４
の各段に入力される。
電荷転送素子４の各段に入力された信号電荷は遅延と加
算とが順次繰返されながら出力段に到達し、出力検出回
路５により端子６から出力信号として取出される。
算とが順次繰返されながら出力段に到達し、出力検出回
路５により端子６から出力信号として取出される。
このような構成とすることにより出力加重方式のトラン
スバーサルフィルタで必要な出力信号の加算回路が不要
となるので、回路素子数が著しく低減することになる。
スバーサルフィルタで必要な出力信号の加算回路が不要
となるので、回路素子数が著しく低減することになる。
さらにまた電荷転送素子はそれ自身極めて集積度の高い
素子であるので、第１図に示す入力加重方式電荷転送形
トランスバーサルフィルタは集積回路化するのに極めて
適した回路構成であるといえる。
素子であるので、第１図に示す入力加重方式電荷転送形
トランスバーサルフィルタは集積回路化するのに極めて
適した回路構成であるといえる。
しかしながら入力信号の加重回路としてＭＯＳＦＥＴの
ような可変インピーダンス素子を用いると、これが電荷
転素子に比較して集積度が低いため、遅延段数が多い場
合には全体として相当程度大きなチップサイズの集積回
路となってしまうといった欠点がある。
ような可変インピーダンス素子を用いると、これが電荷
転素子に比較して集積度が低いため、遅延段数が多い場
合には全体として相当程度大きなチップサイズの集積回
路となってしまうといった欠点がある。
この発明は上記点に鑑みなされたもので、信号電荷注入
手段に信号電荷の利得制御を電気的に行なう電極を設け
ることにより、電荷転送素子の高い集積度を維持しつつ
、各段の重み係数が任意に設定可能な電荷転送形トラン
スバーサルフィルタの入力加重方式を提供することを目
的とし、さらには各段とも入力信号と反転入力信号釜々
に対応する独立の２組の入力加重手段をもつことにより
、正、負の重み係数が任意に設定可能な電荷転送形トラ
ンスバーサルフィルタの入力加重方式を提供することを
目的とするものである。
手段に信号電荷の利得制御を電気的に行なう電極を設け
ることにより、電荷転送素子の高い集積度を維持しつつ
、各段の重み係数が任意に設定可能な電荷転送形トラン
スバーサルフィルタの入力加重方式を提供することを目
的とし、さらには各段とも入力信号と反転入力信号釜々
に対応する独立の２組の入力加重手段をもつことにより
、正、負の重み係数が任意に設定可能な電荷転送形トラ
ンスバーサルフィルタの入力加重方式を提供することを
目的とするものである。
以下図面を参照してこの発明の一実施例を説明する。
第２図はこの発明の原理的な回路構成図である。
入力信号ｖｉｎには直流バイアス電圧ｖＢが重畳されて
端子１１より各段の一方の信号電荷注入手段１２に入力
される。
端子１１より各段の一方の信号電荷注入手段１２に入力
される。
この信号電荷注入手段１２においてサンプラに相当する
電極１３を経て容量に相当した電極１４へ入力される。
電極１３を経て容量に相当した電極１４へ入力される。
また反転入力信号ｖｉｎには直流バイアス電圧ｖＢが重
畳されて端子１１′より各段の他力の信号電荷注入手段
１２′に入力され、この後サンプラに相当する電極１３
′を経て可変容量１４′へ入力される。
畳されて端子１１′より各段の他力の信号電荷注入手段
１２′に入力され、この後サンプラに相当する電極１３
′を経て可変容量１４′へ入力される。
これらの可変容量１４．１４’は各々端子１５．１５’
を介して入力する制御電圧Ｖｈｋ（−１−） 、 Ｖｈ
ｋ（：に応じて容量が変化し、これら可変容量１４．
１４’に入力した信号電荷は各々サンプラに相当する電
極１６．１６’をへて電荷転送素子加算される。
を介して入力する制御電圧Ｖｈｋ（−１−） 、 Ｖｈ
ｋ（：に応じて容量が変化し、これら可変容量１４．
１４’に入力した信号電荷は各々サンプラに相当する電
極１６．１６’をへて電荷転送素子加算される。
可変容量１４゜１４′に蓄積される信号電荷
で表わされる。
ここでＣ〔Ｖｈｋ（１）〕、 Ｃ（Ｖｈｋ（→〕は各々
制御電圧ＶｈｋＨ−）、Ｖｈｋ□の値によって定まる可
変容量、１４．１４’の容量、Ｖｃは可変容量１４．１
４’における充電電圧を各々表わす。
制御電圧ＶｈｋＨ−）、Ｖｈｋ□の値によって定まる可
変容量、１４．１４’の容量、Ｖｃは可変容量１４．１
４’における充電電圧を各々表わす。
また電極１６ 、１６’をへて電荷転送素子で加算され
る。
る。
で表わされる。
従って電荷転送素子で加算される信号電荷の極性および
振幅は可変容量１４．１４’の大小関係でいずれの値も
とり得ることになる。
振幅は可変容量１４．１４’の大小関係でいずれの値も
とり得ることになる。
即ち第２図に示したような電荷注入手段１２゜１２′を
電荷転送素子の各段に設ければＭＯＳＦＥＴのような可
変インピーダンス素子を用いることなく集積度が高く、
正負の重み付けが可能なトランスバーサルフィルタが実
現できる。
電荷転送素子の各段に設ければＭＯＳＦＥＴのような可
変インピーダンス素子を用いることなく集積度が高く、
正負の重み付けが可能なトランスバーサルフィルタが実
現できる。
第３図はこの発明の一実施例の構成を示す平面図である
。
。
図において１２ａ、１２ｂ、１２ｃ。１２ｄは各々信号
電荷注入手段、１７は電荷転送素子、１８は出力検出回
路である。
電荷注入手段、１７は電荷転送素子、１８は出力検出回
路である。
１段目の信号電荷注入手段１２ａは各々１組のソース領
域１９ａ、１９ａ’、第１ゲート電極２０ ａ 、 ２
０ａ’。
域１９ａ、１９ａ’、第１ゲート電極２０ ａ 、 ２
０ａ’。
第２ゲート電極２１ａ、２１ａ’と第３ゲート電極２２
ａとから構成されている。
ａとから構成されている。
同様に２段目ないし４段目の信号電荷注入手段１２ｂ〜
１２ｄはソース領域１９ ｂ 、１９ ｂ’ 、１９
ｃ ｓ １９ ｃ’ ｓｌ ９ｄ 、 １９ｄ’第１ゲ
ート電極２０ ｂ 、 ２０ｂ’。
１２ｄはソース領域１９ ｂ 、１９ ｂ’ 、１９
ｃ ｓ １９ ｃ’ ｓｌ ９ｄ 、 １９ｄ’第１ゲ
ート電極２０ ｂ 、 ２０ｂ’。
２０ｃ 、２０ｃ’、２０ｄ 、２０ｄ’、第２ゲート
電極２１ｂ、２１ｂ’、２１ｃ、２１ｃ’、２１ｄ。
電極２１ｂ、２１ｂ’、２１ｃ、２１ｃ’、２１ｄ。
２１ｄ′、第３ゲート電極２２ ｂ 、２２ ｃ ｔ
２２ ｄ各々から構成されている。
２２ ｄ各々から構成されている。
各段の信号電荷注入手段１２ａ〜１２ｄにおいて１方の
第１ゲート電極２０８〜２０ｄには直流電圧ｖＢによっ
てバイアスされた入力信号Ｖｉｎが印加され、他方の第
１ゲート電極２０ａ′〜２０ｄ′には各々直流電圧ｖＢ
によってバイアスされた反転入力信号ｖｉｎが印加され
る。
第１ゲート電極２０８〜２０ｄには直流電圧ｖＢによっ
てバイアスされた入力信号Ｖｉｎが印加され、他方の第
１ゲート電極２０ａ′〜２０ｄ′には各々直流電圧ｖＢ
によってバイアスされた反転入力信号ｖｉｎが印加され
る。
また１力の第２ゲート電極２１ａ〜２１ｄにはこの電極
下の容量を所望の値にするための制御電圧■ｈ４（田、
ｖｈ３（４）、ｖｈ２（１）、ｖｈ、（４）が各各印加
され、他方の第２ゲート電極２１ａ′〜２１ｄ′にはこ
の電極下の容量と所望の値にするための制御電圧Ｖｈ４
（−）、ｖｈ３０．ｖｈ２（ハ）、ｖｈｌ（へ）。
下の容量を所望の値にするための制御電圧■ｈ４（田、
ｖｈ３（４）、ｖｈ２（１）、ｖｈ、（４）が各各印加
され、他方の第２ゲート電極２１ａ′〜２１ｄ′にはこ
の電極下の容量と所望の値にするための制御電圧Ｖｈ４
（−）、ｖｈ３０．ｖｈ２（ハ）、ｖｈｌ（へ）。
が各々印加される。
ソース領域１９ａ〜１９ｄ。１９ａ′〜１９ｄ′にはパ
ルスφＳが印加され、第３ゲート電極２２ａ〜２２ｄに
はパルスφＧ −ａが印加されており、各ソース領域１
９ａ〜１９ｄ。
ルスφＳが印加され、第３ゲート電極２２ａ〜２２ｄに
はパルスφＧ −ａが印加されており、各ソース領域１
９ａ〜１９ｄ。
１９ａ′〜１９ｄ′から各第１ゲート電極２０ａ〜２０
ｄ 、 ２０ａ’〜２０ｄ’下を通って各第２ゲート
電極２１ａ〜２１ｄ、２１ａ’〜２１ｄ’下へ電荷が注
入されている間は、各第３ゲート２２ａ〜２２ｄは閉じ
ており、各ソース領域１９ａ〜１９ｄ ｔ １９ａ’〜
１９ｄ′から電荷の注入が停止されている期間に各第３
ゲート電極２２ａ〜２２ｄを用いて各第２ゲート電極２
１８〜２１ｄ。
ｄ 、 ２０ａ’〜２０ｄ’下を通って各第２ゲート
電極２１ａ〜２１ｄ、２１ａ’〜２１ｄ’下へ電荷が注
入されている間は、各第３ゲート２２ａ〜２２ｄは閉じ
ており、各ソース領域１９ａ〜１９ｄ ｔ １９ａ’〜
１９ｄ′から電荷の注入が停止されている期間に各第３
ゲート電極２２ａ〜２２ｄを用いて各第２ゲート電極２
１８〜２１ｄ。
２１ａ′〜２１ａ′下に蓄積された電荷を転送電極２３
ａ〜２３ｄ各々へ転送する。
ａ〜２３ｄ各々へ転送する。
コノ時第２ゲート電極２１ａ〜２１ｄ、２１ａ’〜２１
ｄ′下に蓄積される信号電荷は前記ｏ 、 （２）式を
満足し、各第２ゲート電極２１ａ〜２１ｄ。
ｄ′下に蓄積される信号電荷は前記ｏ 、 （２）式を
満足し、各第２ゲート電極２１ａ〜２１ｄ。
２１ａ′〜２１ｄ′下の容量Ｃ（Ｖｈｋ ）はほぼＣ（
Ｖｈｋ） −Ｋ・Ｖｈｋ ・・・・・・・・
・（４）の関係にある。
Ｖｈｋ） −Ｋ・Ｖｈｋ ・・・・・・・・
・（４）の関係にある。
ここでＶｈｋは第２ゲート電極２１ ａ〜２１ ｄ 、
２１ ａ’〜２１ ｄ’に印加される制御電圧、Ｋは
定数である。
２１ ａ’〜２１ ｄ’に印加される制御電圧、Ｋは
定数である。
（４）式の容量変化は第２ゲート電極２１ａ〜２１ ｄ
ｔ ２１ ａ’〜２１ｄ′下に形成される空乏領域の
実効面積がＶｈｋの大きさによって変化するために生じ
るものである。
ｔ ２１ ａ’〜２１ｄ′下に形成される空乏領域の
実効面積がＶｈｋの大きさによって変化するために生じ
るものである。
上記したような信号電荷注入手段により前記（３）式で
表わされる信号電荷が得られ、従って正、負の任意の係
数をもった重み付けが可能となる。
表わされる信号電荷が得られ、従って正、負の任意の係
数をもった重み付けが可能となる。
さらに転送電極２３ａ〜２３ｄ各々に注入された信号電
荷は引続く転送電極２４ａ〜２４ｄ。
荷は引続く転送電極２４ａ〜２４ｄ。
２５ａ〜２５ｄによって順次遅延・加算された後フロー
ティング拡散領域２６に入力し、これに接続されるＭＯ
Ｓ ＦＥＴ２７と抵抗２８とからなるソースフォロア
アンプの出力端子２９からトランスバーサルフィルタ出
力として取り出される。
ティング拡散領域２６に入力し、これに接続されるＭＯ
Ｓ ＦＥＴ２７と抵抗２８とからなるソースフォロア
アンプの出力端子２９からトランスバーサルフィルタ出
力として取り出される。
またフローティング拡散領域２６に入力した電荷はリセ
ットゲート電極３０とドレイン領域３１とによって、リ
セットゲート電極３０に与えられるパルスφＲに同期し
てｌクロック毎にリセットされる。
ットゲート電極３０とドレイン領域３１とによって、リ
セットゲート電極３０に与えられるパルスφＲに同期し
てｌクロック毎にリセットされる。
第４図ａ 、 ｂ１第５図ａ 、 ｂ１１００ａ、ｂ各
各は第２ゲート電極２１ａ〜２１ｄ１２１ａ′〜２１ｄ
′各々に印加される制御電圧Ｖｈｋ（−Ｆ）とＶ ｈ
ｋ Ｈの間の典型的な関係の例とこの時の制御電圧対信
号電荷の関係を示す特性図である。
各は第２ゲート電極２１ａ〜２１ｄ１２１ａ′〜２１ｄ
′各々に印加される制御電圧Ｖｈｋ（−Ｆ）とＶ ｈ
ｋ Ｈの間の典型的な関係の例とこの時の制御電圧対信
号電荷の関係を示す特性図である。
まず第４図ａはＶｈｋ（−１−）とＶｈｋ（→が相補的
な関係にある場合を示す。
な関係にある場合を示す。
すなわち、Ｖｈｋ□＝Ｖ、−Ｖｈｋ（＋）（Ｖｔ＞Ｖｃ
） −・−−−−（！５）なる関係にある場合である
。
） −・−−−−（！５）なる関係にある場合である
。
ここで■１は一定電圧、Ｖｃは信号電荷が注入されなく
なる時の制御電圧すなわちカットオフ電圧である。
なる時の制御電圧すなわちカットオフ電圧である。
第４図すはこの時の制御電圧対信号電荷の関係を示す特
性図で、一点鎖線で示す特性曲線は入力信号ｖｉｎに対
するもの、破線で示す特性曲線は反転入力信号ｖｉｎに
対するもの、実線で示す特性曲線はこの２つを加算した
ものであり、前記（５）式を満足する時Ｖｈｋ対θｓｉ
ｇの線形性は最も良い。
性図で、一点鎖線で示す特性曲線は入力信号ｖｉｎに対
するもの、破線で示す特性曲線は反転入力信号ｖｉｎに
対するもの、実線で示す特性曲線はこの２つを加算した
ものであり、前記（５）式を満足する時Ｖｈｋ対θｓｉ
ｇの線形性は最も良い。
第５図ａはＶｈｋ（−１−）が変化し、Ｖｈｋ（−）が
一定の場合を示す。
一定の場合を示す。
すなわちＶｈｋ（１）＝可変
Ｖｈｋ Ｈ＝ Ｖ２ ｓ （Ｖ２＞ ＶＣ）
・・””（６）なる関係の場合である。
・・””（６）なる関係の場合である。
ここで■２は一定電圧、Ｖｃはカットオフ電圧である。
第５図すはこの時の制御電圧対信号電荷の関係を示す特
性図で、一点鎖線で示す特性曲線は入力信号ｖｉｎに対
するもの、破線で示す特性曲線は反転入力信号ｖｉｎに
対するもの、実線で示す特性曲線はこの２つを加算した
ものである。
性図で、一点鎖線で示す特性曲線は入力信号ｖｉｎに対
するもの、破線で示す特性曲線は反転入力信号ｖｉｎに
対するもの、実線で示す特性曲線はこの２つを加算した
ものである。
この時Ｖｈｋ対θｓｉｇの線形性は上記の場合より少し
悪くなる。
悪くなる。
第６図ａはＶ ｈ ｋ （＋）とＶｈｋ（→のどちらか
１方がカットオフ状態にある場合を示す。
１方がカットオフ状態にある場合を示す。
すなわちＶｈｋＧ＋−）＝可変、（Ｖ ｈ ｋ Ｈ＜Ｖ
ｃ ）ＶｈｋＨ＝可変、（Ｖ ｈ ｋ （＋）＜ Ｖ
ｃ ） ”−・（７）なる関係の場合である。
ｃ ）ＶｈｋＨ＝可変、（Ｖ ｈ ｋ （＋）＜ Ｖ
ｃ ） ”−・（７）なる関係の場合である。
ここでＶｃはカットオフ電圧である。
第６図すはこの時の制御電圧対信号電荷の関係を示す特
性図で、図中右上の破線で示す特性曲線は入力信号Ｖｉ
ｎに対するもの、左下−直鎖点て示す特性曲線は反転入
力信号Ｖｉｎに対するものである。
性図で、図中右上の破線で示す特性曲線は入力信号Ｖｉ
ｎに対するもの、左下−直鎖点て示す特性曲線は反転入
力信号Ｖｉｎに対するものである。
この時Ｖｈｋ対θｓｉｇの関係に不感帯ができる。
ところで第３図に示した入力加重方式電荷転送形トラン
スバーサルフィルタは、第１ゲート電極下のポテンシャ
ルと第２ゲート電極下のポテンシャルが接近してくるカ
ットオフ電圧近辺で、人力信号対信号電荷の直線関係が
悪くなることがある。
スバーサルフィルタは、第１ゲート電極下のポテンシャ
ルと第２ゲート電極下のポテンシャルが接近してくるカ
ットオフ電圧近辺で、人力信号対信号電荷の直線関係が
悪くなることがある。
第７図および第８図は各々この発明のさらに他の実施例
を示す回路構成図で、上記直線関係を改善するための一
つの方法を示すものである。
を示す回路構成図で、上記直線関係を改善するための一
つの方法を示すものである。
すなわち、第２ゲート電極２１ａ、２１ａ’に印加され
る制御電圧に第１ゲート電極２０ａ、２０ａ’に印加さ
れているのと同じ入力信号Ｖｉｎあるいはｖｉｎを一部
重畳するようにしたものである。
る制御電圧に第１ゲート電極２０ａ、２０ａ’に印加さ
れているのと同じ入力信号Ｖｉｎあるいはｖｉｎを一部
重畳するようにしたものである。
これによりカットオフ近傍で第１ゲート電極２０ａ。
２０ａ′の入力信号ｖｉｎあるいはｖｉｎが変化すると
第２ゲート電極２１ａ、２１ａ’の電圧もこれに比例し
て変化するので入力信号対信号電荷の直線関係が改善さ
れることになる。
第２ゲート電極２１ａ、２１ａ’の電圧もこれに比例し
て変化するので入力信号対信号電荷の直線関係が改善さ
れることになる。
なお、この発明は上記実施例に限定されるものではなく
、例えば電荷転送素子は３相駆動形ＣＣＤを用いて説明
したが、これは単相、２相、４相駆動形ＣＣＤでもよく
、さらにはＢＢＤでもよい。
、例えば電荷転送素子は３相駆動形ＣＣＤを用いて説明
したが、これは単相、２相、４相駆動形ＣＣＤでもよく
、さらにはＢＢＤでもよい。
また電極構造は単一金属電極でなくともよく、重ね合せ
電極構造でもよいことは言うまでもない。
電極構造でもよいことは言うまでもない。
以上説明したようにこの発明によれば集積度を高くする
ことができるとともに、重み係数がプログラム可能な電
荷転送形トランスバーサルフィルタの入力加重方式を提
供することができる。
ことができるとともに、重み係数がプログラム可能な電
荷転送形トランスバーサルフィルタの入力加重方式を提
供することができる。
第１図は入力加重方式電荷転送形トランスバーサルフィ
ルタのブロック構成図、第２図はこの発明の一実施例の
原理的な回路構成図、第３図はこの発明の一実施例の構
成を示す平面図、第４図ａ。 ｂ各々は上記実施例を説明するための特性図、第５図ａ
、ｂ各々は上記実施例を説明するための特性図、第６図
ａ、ｂ各々は上記実施例を説明するための特性図、第７
図および第８図は各々この発明の他の実施例を示す回路
構成図である。 ２ａ〜２ｄ・・・入力加重回路、４，１７・・・電荷転
送素子、５，１８・・・出力検出回路、１２，１２’。 １２ａ〜１２ｄ・・・信号電荷注入手段、１３，１３’
。 １６．１６’・・・電極、１４．１４’・・・可変容量
、１９ａ〜１９ｄ、１９ａ′〜１９ｄ′・・・ソース領
域、２０ ａ〜２０ ｄ 、 ２０ａ’〜２０ｄ”第１
ゲート電極、２１ａ〜２１ｄ、２１ａ′〜２１ｄ′・・
・第２ゲート電極、２２ａ〜２２ｄ・・・第３ゲート電
極、２３ａ〜２３ｄ、２４ａ〜２４ｄ、２５ａ〜２５ｄ
・・・転送電極、２６・・・フローティング拡散領域、
２７・・・ＭＯＳＦＥＴ、 ２８・・・抵抗、３０・・
・リセットゲート電極、３１・・・ドレイン領域。
ルタのブロック構成図、第２図はこの発明の一実施例の
原理的な回路構成図、第３図はこの発明の一実施例の構
成を示す平面図、第４図ａ。 ｂ各々は上記実施例を説明するための特性図、第５図ａ
、ｂ各々は上記実施例を説明するための特性図、第６図
ａ、ｂ各々は上記実施例を説明するための特性図、第７
図および第８図は各々この発明の他の実施例を示す回路
構成図である。 ２ａ〜２ｄ・・・入力加重回路、４，１７・・・電荷転
送素子、５，１８・・・出力検出回路、１２，１２’。 １２ａ〜１２ｄ・・・信号電荷注入手段、１３，１３’
。 １６．１６’・・・電極、１４．１４’・・・可変容量
、１９ａ〜１９ｄ、１９ａ′〜１９ｄ′・・・ソース領
域、２０ ａ〜２０ ｄ 、 ２０ａ’〜２０ｄ”第１
ゲート電極、２１ａ〜２１ｄ、２１ａ′〜２１ｄ′・・
・第２ゲート電極、２２ａ〜２２ｄ・・・第３ゲート電
極、２３ａ〜２３ｄ、２４ａ〜２４ｄ、２５ａ〜２５ｄ
・・・転送電極、２６・・・フローティング拡散領域、
２７・・・ＭＯＳＦＥＴ、 ２８・・・抵抗、３０・・
・リセットゲート電極、３１・・・ドレイン領域。
Claims (1)
- 【特許請求の範囲】 １ 信号を遅延および加算する電荷転送手段、この電荷
転送手段の各段に対応して入力信号を所望の係数で重み
付けして入力する入力手段、前記遅延および加算された
信号を検知する手段を具備してなる入力加重方式電荷転
送形トランスバーサルフィルタにおいて、上記入力手段
は入力信号に比例した電荷を一時蓄積させるための電極
を含み、この電極下に形成されるポテンシャル井戸の容
量を外部電気信号によって所望の値に可変するように、
この入力手段は前記電荷転送手段の各段に対して２組設
けられていることを特徴とする電荷転送形トランスバー
サルフィルタの入力加重方式。 ２ 前記電荷転送手段の各段に対して設けられた２組の
入力手段はその各々がソース領域とこれに順次隣接して
設けられる第１ゲート電極と第２ゲート電極と第３ゲー
ト電極とを含み、一方の入力手段の第１ゲート電極には
直流信号によってバイアスした入力信号を印加し、第２
ゲート電極にはこの電極下に形成されるポテンシャル井
戸の容量を所望の値にするための電気信号を印加し、他
方の入力手段の第１ゲート電極には直流信号によってバ
イアスした反転入力信号を印加し、第２ゲート電極には
この電極下に形成されるポテンシャル井戸の容量を所望
の値にするための電気信号を印加し、前記両入力手段の
各ソース領域から各第１ゲート電極下を通って各第２ゲ
ート電極下に電荷が注入されている間は各第３ゲートを
閉じ、各ソース領域から電荷の注入が停止されている期
間に各第３ゲートを開いて各転送電極下へ電荷を転送す
るようにした特許請求の範囲第１項記載の電荷転送形ト
ランスバーサルフィルタの入力加重方式。 ３ 特許請求の範囲第２項の前記電荷転送手段の各段に
対して設けられた２組の入力手段のうち少なくともどち
らか一方の第２ゲート電極にはこの電極下に電荷を蓄積
させないための電気信号を印加するようにした特許請求
の範囲第２項記載の電荷転送形トランスバーサルフィル
タの入力加重方式。 ４ 前記第２ゲート電極に印加される電気信号に、第１
ゲートに印加される入力信号の一部又は全部を重畳する
ようにした特許請求の範囲第２項あるいは第３項のいず
れかに記載の電荷転送形トランスバーサルフィルタの入
力加重方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10041578A JPS5841008B2 (ja) | 1978-08-17 | 1978-08-17 | 電荷転送形トランスバ−サルフイルタの入力加重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10041578A JPS5841008B2 (ja) | 1978-08-17 | 1978-08-17 | 電荷転送形トランスバ−サルフイルタの入力加重方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5527713A JPS5527713A (en) | 1980-02-28 |
| JPS5841008B2 true JPS5841008B2 (ja) | 1983-09-09 |
Family
ID=14273341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10041578A Expired JPS5841008B2 (ja) | 1978-08-17 | 1978-08-17 | 電荷転送形トランスバ−サルフイルタの入力加重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841008B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586988B2 (ja) * | 1974-08-21 | 1983-02-07 | オムロン株式会社 | ノリアイバステイノ ジコクヒヨウジソウチ |
| JPS5728078U (ja) * | 1980-07-25 | 1982-02-13 |
-
1978
- 1978-08-17 JP JP10041578A patent/JPS5841008B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5527713A (en) | 1980-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1159909A (en) | Switched-capacitor interpolation filter | |
| US3740591A (en) | Bucket-brigade tuned sampled data filter | |
| US4004157A (en) | Output circuit for charge transfer transversal filter | |
| JPS5841008B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| US4377760A (en) | Device for reading a quantity of electric charge | |
| US4249145A (en) | Input-weighted charge transfer transversal filter | |
| JPH0377685B2 (ja) | ||
| US4031490A (en) | Analog signal processor | |
| JPS58121809A (ja) | 増幅回路 | |
| EP0118482A1 (en) | SWITCHED CAPACITOR FILTER. | |
| US4251785A (en) | Integrated filter circuit | |
| JPS5822884B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| JPS5841006B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| GB1596335A (en) | Differential charge transfer device | |
| US4243958A (en) | Phase-multiplexed CCD transversal filter | |
| US4246553A (en) | Integrated filter circuit | |
| US4443774A (en) | CTD Transversal filter | |
| US4454534A (en) | Method and apparatus for filtering the luminance signal from ACCVS television signal | |
| JPS5819167B2 (ja) | 電荷転送形トランスバ−サルフイルタの直流電荷補償方式 | |
| JPS6312588Y2 (ja) | ||
| JPS5819166B2 (ja) | 電荷転送形トランスバ−サルフイルタの直流電荷補償方式 | |
| JPS6129166B2 (ja) | ||
| US4241264A (en) | Sampled data filtering and multiplexing apparatus | |
| JPS6327897B2 (ja) | ||
| JPS5841007B2 (ja) | 電荷転送形トランスバ−サルフイルタ |