JPS6312588Y2 - - Google Patents
Info
- Publication number
- JPS6312588Y2 JPS6312588Y2 JP15416584U JP15416584U JPS6312588Y2 JP S6312588 Y2 JPS6312588 Y2 JP S6312588Y2 JP 15416584 U JP15416584 U JP 15416584U JP 15416584 U JP15416584 U JP 15416584U JP S6312588 Y2 JPS6312588 Y2 JP S6312588Y2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- weighting
- circuit
- charge transfer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 15
- AMHIJMKZPBMCKI-PKLGAXGESA-N ctds Chemical compound O[C@@H]1[C@@H](OS(O)(=O)=O)[C@@H]2O[C@H](COS(O)(=O)=O)[C@H]1O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@H](CO)[C@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O2 AMHIJMKZPBMCKI-PKLGAXGESA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は遅延素子として電荷転送素子を用いた
巡回型フイルタ装置に関するものである。
巡回型フイルタ装置に関するものである。
巡回型フイルタ装置は、入力信号に所定の遅延
を与え、かつ所定の重み係数を付与して入力側に
帰還合成する回路により構成される。遅延素子と
して電荷転送素子（Charge Transfer Device、
以下CTDと略記する）を用いた巡回型フイルタ
装置もすでに提案されている。
を与え、かつ所定の重み係数を付与して入力側に
帰還合成する回路により構成される。遅延素子と
して電荷転送素子（Charge Transfer Device、
以下CTDと略記する）を用いた巡回型フイルタ
装置もすでに提案されている。
第１図に従来の巡回型フイルタの一例を回路系
統図として示した。本図において入力端子１に印
加された入力信号は第１加算回路２を通つたのち
２路に分かれ、その片方は第１遅延回路３および
第２遅延回路４を通過することにより遅延せしめ
られるが、上記両遅延回路３，４の間でさらに分
岐されて図示のごとく重み付け回路５および８へ
それぞれ入る。すなわち第１遅延回路３を出た信
号は該遅延回路３と第２遅延回路４との間で３路
に分岐されることになる。ゆえにこの部分にはバ
ツフア回路を要する。
統図として示した。本図において入力端子１に印
加された入力信号は第１加算回路２を通つたのち
２路に分かれ、その片方は第１遅延回路３および
第２遅延回路４を通過することにより遅延せしめ
られるが、上記両遅延回路３，４の間でさらに分
岐されて図示のごとく重み付け回路５および８へ
それぞれ入る。すなわち第１遅延回路３を出た信
号は該遅延回路３と第２遅延回路４との間で３路
に分岐されることになる。ゆえにこの部分にはバ
ツフア回路を要する。
また前述の第１加算回路２を出た信号の一部は
重み付け回路７を経て第２加算回路１０に入る。
重み付け回路７を経て第２加算回路１０に入る。
さて第２遅延回路４を出た信号はふたたび２路
に分かれてその片方は重み付け回路６に、他方は
重み付け回路９に入る。以下便宜上５系統の重み
付け回路５〜９を符号順にそれぞれ第１〜第５重
み付け回路と呼ぶことにする。第１加算回路２に
おいては第１重み付け回路５および第２重み付け
回路６の出力が入力信号に加算され、第２加算回
路１０においては第３加算回路７、第４加算回路
８、第５加算回路９それぞれの出力が加算されて
加算の結果が出力信号、すなわち波ずみの信号
として出力端子１１から取出される。
に分かれてその片方は重み付け回路６に、他方は
重み付け回路９に入る。以下便宜上５系統の重み
付け回路５〜９を符号順にそれぞれ第１〜第５重
み付け回路と呼ぶことにする。第１加算回路２に
おいては第１重み付け回路５および第２重み付け
回路６の出力が入力信号に加算され、第２加算回
路１０においては第３加算回路７、第４加算回路
８、第５加算回路９それぞれの出力が加算されて
加算の結果が出力信号、すなわち波ずみの信号
として出力端子１１から取出される。
第１図に示した回路において第１〜第５重み付
け回路により付与される重み係数をそれぞれA1，
A2，B0，B1，B2とすれば、第１図の回路のＺ変
換表示による伝達関数は Ｇ（Ｚ）＝B0Z2＋B1Z＋B2／Z2＋A1Z＋A2 …(1) となる。ただし、Ｚ＝ε−jωτ1は一段あたりの遅
延時間）である。
け回路により付与される重み係数をそれぞれA1，
A2，B0，B1，B2とすれば、第１図の回路のＺ変
換表示による伝達関数は Ｇ（Ｚ）＝B0Z2＋B1Z＋B2／Z2＋A1Z＋A2 …(1) となる。ただし、Ｚ＝ε−jωτ1は一段あたりの遅
延時間）である。
第１図から明らかなように、この回路はイ，
ロ，ハのごとく信号の分岐点が多く、かつ加算回
路を２系統必要とするため回路構成が複雑である
という欠点を有している。
ロ，ハのごとく信号の分岐点が多く、かつ加算回
路を２系統必要とするため回路構成が複雑である
という欠点を有している。
そこで、上記欠点を解決するため、以下のよう
な構成が考えられる。なお以下各図において同等
部分には同一符号を用いる。
な構成が考えられる。なお以下各図において同等
部分には同一符号を用いる。
第２図は第１図に示した従来の巡回型フイルタ
装置と同一の波特性を有するように構成された
ものを回路系統図として示したものである。本図
において２１はCTDであつて、D1〜D5はその各
ビツトを示し、矢印ニは電荷の転送方向を示す。
入力信号は入力端子２２に印加され、３系統の重
み付け回路２５，２６，２７を同時に通過してそ
れぞれCTD２１の第１、第２、第３ビツトD1，
D2，D3に注入される。上記３系統の重み付け回
路によつて付与される重み係数はそれぞれB0，
B1，B2である。最終ビツトD5から出る出力は重
み付け回路２３および２４を通つてCTD２１の
第４および第５ビツトD4およびD5にそれぞれ注
入される。上記両重み付け回路２３，２４の与え
る重み係数はそれぞれA1およびA2であつて、出
力信号は出力端子２８から取り出される。
装置と同一の波特性を有するように構成された
ものを回路系統図として示したものである。本図
において２１はCTDであつて、D1〜D5はその各
ビツトを示し、矢印ニは電荷の転送方向を示す。
入力信号は入力端子２２に印加され、３系統の重
み付け回路２５，２６，２７を同時に通過してそ
れぞれCTD２１の第１、第２、第３ビツトD1，
D2，D3に注入される。上記３系統の重み付け回
路によつて付与される重み係数はそれぞれB0，
B1，B2である。最終ビツトD5から出る出力は重
み付け回路２３および２４を通つてCTD２１の
第４および第５ビツトD4およびD5にそれぞれ注
入される。上記両重み付け回路２３，２４の与え
る重み係数はそれぞれA1およびA2であつて、出
力信号は出力端子２８から取り出される。
第２図は実施例装置の伝達関数を、Ｚ変換形式
によつてＨ（Ｚ）と表示すれば下式のようになる。
によつてＨ（Ｚ）と表示すれば下式のようになる。
Ｈ（Ｚ）＝Z-3B0Z2＋B1Z＋B2／Z2＋A1Z＋A2 …(2)
上記(2)式の成立する理由を以下に簡単に説明す
る。いま第２図において入力電圧をV1、出力電
圧をV2とそれぞれ表記すれば V2＝（B0Z-3＋B1Z-4＋B2Z-5）V1 −（A2Z-2＋A1Z-1）V2 …(3) が成立する。(3)式から V2／V1＝Z-5（B0Z2＋B1Z＋B2）／Z-2（Z2＋A1Z＋A2）
…(4) となり、(4)式からただちに前掲の(2)式を導くこと
ができる。よつて証明された。
る。いま第２図において入力電圧をV1、出力電
圧をV2とそれぞれ表記すれば V2＝（B0Z-3＋B1Z-4＋B2Z-5）V1 −（A2Z-2＋A1Z-1）V2 …(3) が成立する。(3)式から V2／V1＝Z-5（B0Z2＋B1Z＋B2）／Z-2（Z2＋A1Z＋A2）
…(4) となり、(4)式からただちに前掲の(2)式を導くこと
ができる。よつて証明された。
上記(2)式を(1)式と比較すれば明らかに
Ｈ（Ｚ）＝Ｇ（Ｚ）・Z-3
である。したがつて第２図の装置の波特性は一
定の時間遅れを除き第１図に示した従来の巡回型
フイルタ装置と完全に同一であることが明らかで
ある。反面において、重み付け回路２３〜２７を
符号順にそれぞれ第１〜第５重み付け回路と呼ぶ
ことにすると、第１、第２両重み付け回路および
第３〜第５重み付け回路は図から明らかなように
それぞれ入力側を並列接続してその接続点に所要
の信号を印加するのみでよく、バツフア回路は不
要である。
定の時間遅れを除き第１図に示した従来の巡回型
フイルタ装置と完全に同一であることが明らかで
ある。反面において、重み付け回路２３〜２７を
符号順にそれぞれ第１〜第５重み付け回路と呼ぶ
ことにすると、第１、第２両重み付け回路および
第３〜第５重み付け回路は図から明らかなように
それぞれ入力側を並列接続してその接続点に所要
の信号を印加するのみでよく、バツフア回路は不
要である。
ただし第２図は原理的構成を示したものにすぎ
ず、実際に逆極性の加算すなわち減算を行うには
正極性の加算を行うCTDと別系統のCTDを付設
して該別系統のCTDに所定の絶対値を有する重
み係数を付与した信号を注入し、さらに上記両
CTDの出力の差を取ればよい。このような場合
の回路系統図を第３図として示した。
ず、実際に逆極性の加算すなわち減算を行うには
正極性の加算を行うCTDと別系統のCTDを付設
して該別系統のCTDに所定の絶対値を有する重
み係数を付与した信号を注入し、さらに上記両
CTDの出力の差を取ればよい。このような場合
の回路系統図を第３図として示した。
第３図においてCTD２１には第２図の場合と
同様に第３〜第５重み付け回路２５，２６，２７
から信号が注入されるが、CTD２１とは別に
CTD２９が設けられており、この両者をそれぞ
れ第1CTDおよび第2CTDと呼ぶことにする。第
2CTD２９は転送段数が２段だけであり、その各
ビツトDaおよびDbにはそれぞれ第１および第２
重み付け回路２３，２４の出力が注入される。上
記両CTDを共通の転送電圧で駆動し、その出力
信号を差動増幅器３０の２個の入力端子３０ａお
よび３０ｂにそれぞれ印加して上記２系統の信号
の差に比例する出力を出力端子２８から取り出す
ようにすれば、この回路の伝達関数は(2)式で示し
たものと同一になる。
同様に第３〜第５重み付け回路２５，２６，２７
から信号が注入されるが、CTD２１とは別に
CTD２９が設けられており、この両者をそれぞ
れ第1CTDおよび第2CTDと呼ぶことにする。第
2CTD２９は転送段数が２段だけであり、その各
ビツトDaおよびDbにはそれぞれ第１および第２
重み付け回路２３，２４の出力が注入される。上
記両CTDを共通の転送電圧で駆動し、その出力
信号を差動増幅器３０の２個の入力端子３０ａお
よび３０ｂにそれぞれ印加して上記２系統の信号
の差に比例する出力を出力端子２８から取り出す
ようにすれば、この回路の伝達関数は(2)式で示し
たものと同一になる。
つぎに第４図は入力信号に付与する重み係数中
に負のものがあり、出力信号に付与する重み係数
中に正のものがある場合の回路系統図を示したも
ので、この場合にも負係数を付与すべき重み付け
回路の出力を第2CTDに注入すればよい。ただし
本実施例において第2CTD２９Ａは転送段数４段
となつている。なお便宜上該第2CTD２９Ａの各
ビツトをδ1からδ4までとし、かつ各重み付け回路
の符号を３１〜３５とした。本図の装置の伝達関
数をＦ（Ｚ）とすれば Ｆ（Ｚ）＝Z-3K0Z2−K1Z＋K2／Z2−C1Z＋C2 …(5) となる。
に負のものがあり、出力信号に付与する重み係数
中に正のものがある場合の回路系統図を示したも
ので、この場合にも負係数を付与すべき重み付け
回路の出力を第2CTDに注入すればよい。ただし
本実施例において第2CTD２９Ａは転送段数４段
となつている。なお便宜上該第2CTD２９Ａの各
ビツトをδ1からδ4までとし、かつ各重み付け回路
の符号を３１〜３５とした。本図の装置の伝達関
数をＦ（Ｚ）とすれば Ｆ（Ｚ）＝Z-3K0Z2−K1Z＋K2／Z2−C1Z＋C2 …(5) となる。
第４図に系統図として示した巡回型フイルタ装
置を、半導体たとえばシリコンから成る基板上に
形成した場合の要部上面図を第５図として示し
た。本図においては、特開昭52−55478号により
公開されてすでに周知となつている。蛇行状の電
荷転送路を有する電荷結合装置（以下蛇行型
CTDと言う）を転送用CTDとして用い、また重
み係数の付与は信号入力チヤネルの面積調整によ
り行つている。以下各部につき一層詳細に説明す
る。
置を、半導体たとえばシリコンから成る基板上に
形成した場合の要部上面図を第５図として示し
た。本図においては、特開昭52−55478号により
公開されてすでに周知となつている。蛇行状の電
荷転送路を有する電荷結合装置（以下蛇行型
CTDと言う）を転送用CTDとして用い、また重
み係数の付与は信号入力チヤネルの面積調整によ
り行つている。以下各部につき一層詳細に説明す
る。
第５図において電荷堰（Channel Stop）３６
は蛇行型CCD２１および２９Ａの外周を画定し
ており、図の垂直方向に延長している短い電荷堰
３６ａと、図に示されていない帯状の転送電極と
によつて電荷はチヤネル内を矢印ホで示すごとく
蛇行状の経路に沿つて転送されて行く。中央部の
水平方向に延長する長い電荷堰３６ｂは第1CTD
２１と第2CTD２９Ａとの境界となつている。
は蛇行型CCD２１および２９Ａの外周を画定し
ており、図の垂直方向に延長している短い電荷堰
３６ａと、図に示されていない帯状の転送電極と
によつて電荷はチヤネル内を矢印ホで示すごとく
蛇行状の経路に沿つて転送されて行く。中央部の
水平方向に延長する長い電荷堰３６ｂは第1CTD
２１と第2CTD２９Ａとの境界となつている。
信号電圧の電荷への変換と、CTD内への注入
は周知の２重ゲート方式により行い、重み係数の
付与手段としては重み係数の絶対値に比例する長
さを有するチヤネル内に一旦電荷を蓄え、しかる
後この電荷をCTD内に注入する方式によつてい
る。すなわち図中のゲート電極３７および３８に
は入力端子２２を介して同時に入力信号が印加さ
れ、ゲート電極３９および４０には出力端子２８
に現れる出力信号が同時に印加される。そして他
の２個のゲート電極４１および４２の下には付与
すべき重み係数の絶対値に比例する長さの細長い
チヤネル３１〜３５が形成されており、上記ゲー
ト電極４１および４２に端子４３を通して空乏層
形成用電圧を印加すれば、上記５本のチヤネル３
１〜３５内にはその長さ、したがつて重み係数の
絶対値に比例する量の電荷がそれぞれソース領域
S1〜S5から流入して空乏層内に蓄えられる。よつ
て上記５本のチヤネルには第４図の各重み付け回
路と同一の符号を付した。
は周知の２重ゲート方式により行い、重み係数の
付与手段としては重み係数の絶対値に比例する長
さを有するチヤネル内に一旦電荷を蓄え、しかる
後この電荷をCTD内に注入する方式によつてい
る。すなわち図中のゲート電極３７および３８に
は入力端子２２を介して同時に入力信号が印加さ
れ、ゲート電極３９および４０には出力端子２８
に現れる出力信号が同時に印加される。そして他
の２個のゲート電極４１および４２の下には付与
すべき重み係数の絶対値に比例する長さの細長い
チヤネル３１〜３５が形成されており、上記ゲー
ト電極４１および４２に端子４３を通して空乏層
形成用電圧を印加すれば、上記５本のチヤネル３
１〜３５内にはその長さ、したがつて重み係数の
絶対値に比例する量の電荷がそれぞれソース領域
S1〜S5から流入して空乏層内に蓄えられる。よつ
て上記５本のチヤネルには第４図の各重み付け回
路と同一の符号を付した。
この各チヤネル内に蓄えられる電荷の量はチヤ
ネルの長さと、ソース領域−チヤネル端部間に介
在しているゲート電極の電位との双方に比例する
ことは周知である。よつて各チヤネル内に蓄えら
れる電荷の量が、重み係数を乗ぜられた信号電圧
（ただし第１チヤネル３１および第２チヤネル３
２においては出力端子２８の電圧）に比例するこ
とがわかる。
ネルの長さと、ソース領域−チヤネル端部間に介
在しているゲート電極の電位との双方に比例する
ことは周知である。よつて各チヤネル内に蓄えら
れる電荷の量が、重み係数を乗ぜられた信号電圧
（ただし第１チヤネル３１および第２チヤネル３
２においては出力端子２８の電圧）に比例するこ
とがわかる。
上述のようにして両CTD２１，２９Ａ内に注
入された電荷を転送していつて右端の出力ゲート
電極４４および２個のドレイン領域R1，R2をそ
れぞれ介して取出し、差動増幅器３０の入力端子
３０ａおよび３０ｂに印加すれば、目的とする出
力電圧が出力端子２８から得られる。なおＰは各
ソース領域S1〜S5へのストローブパルス印加用端
子、Ｑは出力ゲート電極４４に対する制御電圧印
加用端子である。
入された電荷を転送していつて右端の出力ゲート
電極４４および２個のドレイン領域R1，R2をそ
れぞれ介して取出し、差動増幅器３０の入力端子
３０ａおよび３０ｂに印加すれば、目的とする出
力電圧が出力端子２８から得られる。なおＰは各
ソース領域S1〜S5へのストローブパルス印加用端
子、Ｑは出力ゲート電極４４に対する制御電圧印
加用端子である。
上述したように、第５図に示した従来の巡回型
フイルタにあつては、２系統の出力をソースホロ
ワ（図示せず）等で電圧に変換し、更に差動増幅
器で差を取る必要があつた。
フイルタにあつては、２系統の出力をソースホロ
ワ（図示せず）等で電圧に変換し、更に差動増幅
器で差を取る必要があつた。
また、取り扱い信号量は係数合金の大きい方の
電荷量で制限され、この値はCCDの最大転送電
荷量で一意的に決まつてしまうという欠点があつ
た。
電荷量で制限され、この値はCCDの最大転送電
荷量で一意的に決まつてしまうという欠点があつ
た。
本考案は上記問題点を解消した簡易構成の巡回
型フイルタを提供するもので、その手段は、同時
に転送動作する２系統の電荷転送素子と、入力信
号が印加される入力端子と、瀘波ずみの出力信号
を取り出す出力端子と、前記２系統の電荷転送素
子の一方の所定ビツトに電荷的に結合される正の
重み付け回路群と、他方の電荷転送素子に設けら
れた負の重み付け回路群とを備え、前記正負の重
み付け回路群の一部には入力信号が同時に印加さ
れ、残りの回路群には出力信号が同時に印加され
るよう構成された巡回型フイルタ装置において、
前記２系統の電荷転送素子は電荷堰により蛇行状
の電荷転送路を有するとともに平行に隣接配置さ
れ、かつ２系統の電荷転送素子の各ビツトは信号
電荷が混合されて転送されるよう互いに連通する
よう構成され、かつ前記重み付け回路は第１およ
び第２電極からなる２重ゲート構造を有し、前記
入力信号および出力信号が正の重み付け回路群の
それぞれ第１電極と、負の重み付け回路群のそれ
ぞれ第２電極とに同時に印加されるように構成し
たことを特徴とする巡回型フイルタ装置によつて
なされる。
型フイルタを提供するもので、その手段は、同時
に転送動作する２系統の電荷転送素子と、入力信
号が印加される入力端子と、瀘波ずみの出力信号
を取り出す出力端子と、前記２系統の電荷転送素
子の一方の所定ビツトに電荷的に結合される正の
重み付け回路群と、他方の電荷転送素子に設けら
れた負の重み付け回路群とを備え、前記正負の重
み付け回路群の一部には入力信号が同時に印加さ
れ、残りの回路群には出力信号が同時に印加され
るよう構成された巡回型フイルタ装置において、
前記２系統の電荷転送素子は電荷堰により蛇行状
の電荷転送路を有するとともに平行に隣接配置さ
れ、かつ２系統の電荷転送素子の各ビツトは信号
電荷が混合されて転送されるよう互いに連通する
よう構成され、かつ前記重み付け回路は第１およ
び第２電極からなる２重ゲート構造を有し、前記
入力信号および出力信号が正の重み付け回路群の
それぞれ第１電極と、負の重み付け回路群のそれ
ぞれ第２電極とに同時に印加されるように構成し
たことを特徴とする巡回型フイルタ装置によつて
なされる。
上記のような重み付け回路に対する入力信号お
よび出力信号の接続により、正負重み付け回路に
おける信号電圧に対する電荷量の関係は反比例と
なり、注入された電荷を混合状態で転送し、単一
の出力部から取り出せば、従来のように差動増幅
器を必要とせず、かつ取り扱い信号量も２倍とな
る。
よび出力信号の接続により、正負重み付け回路に
おける信号電圧に対する電荷量の関係は反比例と
なり、注入された電荷を混合状態で転送し、単一
の出力部から取り出せば、従来のように差動増幅
器を必要とせず、かつ取り扱い信号量も２倍とな
る。
以下、図面を参照して本考案の実施例を詳細に
説明する。
説明する。
第６図は本考案の一実施例を示す上面図であり
２重ゲートによる入力電荷注入方式の原理を応用
してCTDへの電荷注入を差動方式で行い、以つ
て差動増幅器を省いた実施例を示したものであ
る。本実施例においては第１および第2CTDには
境界がなく、図の上下の重み付け用チヤネル３１
〜３５からそれぞれ注入された電荷は転送の途次
において転送用チヤネルの中央部（転送電極φ2
下）で完全に混合する。なお３６ｃは電荷堰であ
つて、以前第５図において示された短い電荷堰３
６ａに相当するが、第５図の中央の長い電荷堰３
６ｂは第６図の実施例には存在していない。
２重ゲートによる入力電荷注入方式の原理を応用
してCTDへの電荷注入を差動方式で行い、以つ
て差動増幅器を省いた実施例を示したものであ
る。本実施例においては第１および第2CTDには
境界がなく、図の上下の重み付け用チヤネル３１
〜３５からそれぞれ注入された電荷は転送の途次
において転送用チヤネルの中央部（転送電極φ2
下）で完全に混合する。なお３６ｃは電荷堰であ
つて、以前第５図において示された短い電荷堰３
６ａに相当するが、第５図の中央の長い電荷堰３
６ｂは第６図の実施例には存在していない。
また、転送電極φ1，φ2は上下のCTDに共通と
なつている。
なつている。
本実施例においては入力端子２２は第３および
第５両ソース領域に近いゲート電極４５、および
第４チヤネル３４上のゲート電極４６にそれぞれ
つながつている。また出力端子２８は第１ソース
領域S1に近いゲート電極４７、および第２チヤネ
ル上のゲート電極４８につながつている。また他
の２個のゲート電極４９および５０は互いに異な
る所定の直流電位にそれぞれ保たれる。U1およ
びU2は上記両ゲート電極４９および５０にそれ
ぞれ所要の直流電圧を印加するための端子であ
る。
第５両ソース領域に近いゲート電極４５、および
第４チヤネル３４上のゲート電極４６にそれぞれ
つながつている。また出力端子２８は第１ソース
領域S1に近いゲート電極４７、および第２チヤネ
ル上のゲート電極４８につながつている。また他
の２個のゲート電極４９および５０は互いに異な
る所定の直流電位にそれぞれ保たれる。U1およ
びU2は上記両ゲート電極４９および５０にそれ
ぞれ所要の直流電圧を印加するための端子であ
る。
第７図は第６図の正係数チヤネルと負係数チヤ
ネルにおける電位分布図である。
ネルにおける電位分布図である。
上述したように、ゲート電極４９には高い直流
電圧が、ゲート電極５０には低い直流電圧が印加
され、入力信号がゲート電極４５および４６に同
時に印加される。従つて、正係数付与用チヤネル
３３，３５での電荷量が増えれば、負係数付与用
チヤネル３２，３４での電荷量が減少するという
関係となる。
電圧が、ゲート電極５０には低い直流電圧が印加
され、入力信号がゲート電極４５および４６に同
時に印加される。従つて、正係数付与用チヤネル
３３，３５での電荷量が増えれば、負係数付与用
チヤネル３２，３４での電荷量が減少するという
関係となる。
本考案の実施例においては、注入された電荷を
転送電極φ２下において混合状態とし、単一のド
レイン領域５２から出力ゲート電極５１を介して
取り出せば、入力端子−出力端子間の伝達関数は
第５図の場合とまつたく同一となり、従つて同一
の瀘波特性を実現することができる。
転送電極φ２下において混合状態とし、単一のド
レイン領域５２から出力ゲート電極５１を介して
取り出せば、入力端子−出力端子間の伝達関数は
第５図の場合とまつたく同一となり、従つて同一
の瀘波特性を実現することができる。
また、本考案は取り扱い信号量が最大転送電荷
量の２倍と増大し、信号処理が容易となる効果も
併せて持つている。このことについて以下に詳細
に述べる。
量の２倍と増大し、信号処理が容易となる効果も
併せて持つている。このことについて以下に詳細
に述べる。
第８図はローパスフイルタの直流特性を示す図
であり、横軸は入力端子２２に印加する入力電圧
を、縦軸は転送電荷量を示す。直線ａは正係数チ
ヤネルの、直線ｂは負係数チヤネルの、また直線
ｃはこれらの合計の総信号電荷量を表している。
であり、横軸は入力端子２２に印加する入力電圧
を、縦軸は転送電荷量を示す。直線ａは正係数チ
ヤネルの、直線ｂは負係数チヤネルの、また直線
ｃはこれらの合計の総信号電荷量を表している。
この図から分かるように、正係数チヤネルと負
係数チヤネルの総信号電荷量は入力電圧に対して
その傾斜が逆となるので、取り扱える信号電荷量
は最大転送電荷量Qmaxの２倍となる。
係数チヤネルの総信号電荷量は入力電圧に対して
その傾斜が逆となるので、取り扱える信号電荷量
は最大転送電荷量Qmaxの２倍となる。
ちなみに、第５図に示した従来の巡回型フイル
タの直流特性を第９図に示す。
タの直流特性を第９図に示す。
この図から分かるように、取り扱い信号量は重
み係数合計の大きい方の電荷量（この場合は正係
数チヤネルの総信号電荷量）で制限され、かつ負
係数チヤネルは最大転送電荷量の1/3程度しか利
用されないことになる。
み係数合計の大きい方の電荷量（この場合は正係
数チヤネルの総信号電荷量）で制限され、かつ負
係数チヤネルは最大転送電荷量の1/3程度しか利
用されないことになる。
本考案に係る巡回型フイルタ装置は信号電圧を
重み付け回路に加える接続方法を好適に行うこと
により差動増幅器を省略することが可能となり、
結局フイルタ装置全体を１枚の半導体基板上に集
積化することができる。また、取り扱い電荷量も
従来に比べ２倍と大きくなり、信号処理が容易と
なる等の効果もある。
重み付け回路に加える接続方法を好適に行うこと
により差動増幅器を省略することが可能となり、
結局フイルタ装置全体を１枚の半導体基板上に集
積化することができる。また、取り扱い電荷量も
従来に比べ２倍と大きくなり、信号処理が容易と
なる等の効果もある。
第１図は従来の巡回型フイルタ装置の回路構成
を示すブロツク図、第２図は従来の基本的等価回
路を示すブロツク図、第３図は第１図の従来例の
等価回路を示すブロツク図、第４図は第２の従来
例の等価回路を示すブロツク図、第５図は第４図
の回路を集積化した電荷堰および電極の形状を示
す要部上面図、第６図は本考案の一実施例を示す
要部上面図、第７図は第６図の正係数チヤネルと
負係数チヤネルにおける電位分布図、第８図は本
考案のローパスフイルタの直流特性図、第９図は
第５図に示した従来のローパスフイルタの直流特
性図である。 １：入力端子、２：第１加算回路、３および
４：遅延回路、５〜９：重み付け回路、１０：第
２加算回路、２１：CTD、２２：入力端子、２
３〜２７：重み付け回路、２８：出力端子、２
９：第2CTD、３１〜３５：重み係数付与用チヤ
ネル、３６：電荷堰、S1〜S5：ソース領域、R1
およびR2：ドレイン領域、φ1，φ2：転送電極。
を示すブロツク図、第２図は従来の基本的等価回
路を示すブロツク図、第３図は第１図の従来例の
等価回路を示すブロツク図、第４図は第２の従来
例の等価回路を示すブロツク図、第５図は第４図
の回路を集積化した電荷堰および電極の形状を示
す要部上面図、第６図は本考案の一実施例を示す
要部上面図、第７図は第６図の正係数チヤネルと
負係数チヤネルにおける電位分布図、第８図は本
考案のローパスフイルタの直流特性図、第９図は
第５図に示した従来のローパスフイルタの直流特
性図である。 １：入力端子、２：第１加算回路、３および
４：遅延回路、５〜９：重み付け回路、１０：第
２加算回路、２１：CTD、２２：入力端子、２
３〜２７：重み付け回路、２８：出力端子、２
９：第2CTD、３１〜３５：重み係数付与用チヤ
ネル、３６：電荷堰、S1〜S5：ソース領域、R1
およびR2：ドレイン領域、φ1，φ2：転送電極。
Claims (1)
- 【実用新案登録請求の範囲】 ２系統の電荷転送素子と、入力信号が印加され
る入力端子と、瀘波ずみの出力信号を取り出す出
力端子と、前記２系統の電荷転送素子の一方の所
定ビツトに電荷的に結合される正の重み付け回路
群と、他方の電荷転送素子に設けられた負の重み
付け回路群とを備え、前記正負の重み付け回路群
の一部には入力信号が同時に印加され、残りの回
路群には出力信号が同時に印加されるよう構成さ
れた巡回型フイルタ装置において、 前記２系統の電荷転送素子は電荷堰により定め
られた蛇行状の電荷転送路を有するとともに平行
に隣接配置され、かつ２系統の電荷転送素子の各
ビツトは信号電荷が混合されて転送されるよう互
いに連通して構成され、かつ前記重み付け回路は
第１および第２電極からなる２重ゲート構造を有
し、前記入力信号および出力信号が正の重み付け
回路群のそれぞれ第１電極と、負の重み付け回路
群のそれぞれ第２電極とに同時に印加されるよう
に構成したことを特徴とする巡回型フイルタ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15416584U JPS60180134U (ja) | 1984-10-11 | 1984-10-11 | 巡回型フイルタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15416584U JPS60180134U (ja) | 1984-10-11 | 1984-10-11 | 巡回型フイルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180134U JPS60180134U (ja) | 1985-11-29 |
| JPS6312588Y2 true JPS6312588Y2 (ja) | 1988-04-11 |
Family
ID=30712159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15416584U Granted JPS60180134U (ja) | 1984-10-11 | 1984-10-11 | 巡回型フイルタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180134U (ja) |
-
1984
- 1984-10-11 JP JP15416584U patent/JPS60180134U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60180134U (ja) | 1985-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0020160B1 (en) | A sample and hold circuit | |
| US4104543A (en) | Multichannel CCD signal subtraction system | |
| US4316258A (en) | Digitally programmable filter using electrical charge transfer | |
| CA1055572A (en) | Method of filtering analogue signals by transferring electrical charges in a semiconductor medium | |
| US4099197A (en) | Complementary input structure for charge coupled device | |
| US4639940A (en) | Charge coupled device with meander channel and elongated, straight, parallel gate electrodes | |
| US4255725A (en) | Differential device using charge transfer devices, a filter and delay line comprising this device | |
| AU607724B2 (en) | Charge-coupled device | |
| JPS6312588Y2 (ja) | ||
| US4757365A (en) | CCD image sensor with substantially identical integration regions | |
| US4377760A (en) | Device for reading a quantity of electric charge | |
| GB1596335A (en) | Differential charge transfer device | |
| US4272693A (en) | Analysis circuit for a charge coupled device | |
| US4280066A (en) | Charge transfer apparatus | |
| US4350902A (en) | Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets | |
| US4255673A (en) | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement | |
| US4314163A (en) | Input stage for a charge transfer device (CTD) arrangement | |
| JPS6327897B2 (ja) | ||
| JPS60187054A (ja) | 電荷転送装置およびその駆動方法 | |
| JP2890483B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JPS5841008B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 | |
| JPS5980013A (ja) | トランスバ−サル・フイルタ | |
| JPS6351670A (ja) | 固体撮像素子 | |
| JPH0113234B2 (ja) | ||
| JPS5822884B2 (ja) | 電荷転送形トランスバ−サルフイルタの入力加重方式 |