JPH0135486Y2 - - Google Patents

Description

【考案の詳細な説明】 イ 産業上の利用分野 この考案は内外の要因による温度過上昇から半
導体回路素子を保護する過熱保護回路を内蔵した
半導体装置で、詳しくは前記過熱保護回路をその
動作温度のバラツキ幅を狭めて安定した動作を行
うよう改良したパワーIC装置等の半導体装置に
関する。

ロ 従来技術 一般のIC装置は半導体基板に用途に応じた各
種の半導体素子を形成してこれを配線して構成さ
れる。特にカーステレオ用パワーアンプや３端子
レギユラータ（電圧安定器）などに使用されるパ
ワーIC装置においては周囲温度の上昇に加えて
自己発熱による内部要因による温度上昇幅が大き
く、この内外要因による温度上昇では内部の半導
体素子が破壊されることがあるので、これを防止
する過熱保護回路を内蔵させいる。例えば３端子
レギユレータの従来例を第１図に示すと、１は入
力端子、２は出力端子、３はグランド端子、４は
レギユレータ回路、５は過熱保護回路である。レ
ギユレータ回路４は出力段パワートランジスタ
６、アクテイブロード７、電流制限回路８、基準
電圧回路９、誤差増幅回路１０他からなり、入力
端子１に入力電圧Vccが印加されるとこれを基準
電圧と比較してその誤差分を出力側に帰還して出
力端子２の出力電圧Voutを一定にする。過熱保
護回路５は内外要因で温度上昇が設定さた動作温
度を超えると過熱制限用トランジスタTrを導通
させてレギユレータ回路４の出力段を遮断して、
全体の保護を図る。

上記過熱保護回路５を第２図の基本的等価回路
から説明する。第２図において、Ｒ，Ｒは高抵抗
値の保護抵抗、ZDはツエナーダイオード、Ｒ１
及びＲ２は第１及び第２分圧抵抗（以下第１、第
２抵抗と称す）、Tr１は過熱制限用第１トランジ
スタ、Tr２は第１トランジスタTr１に連動する
第２トランジスタである。ツエナーダイオード
ZDは入力電圧Vccを定電圧化して第１抵抗Ｒ１
の一端Ａ点に付与し、このＡ点の定入力電圧Ｖ１
は直列の第１、第２抵抗Ｒ１，Ｒ２で分圧され
る。第１、第２抵抗Ｒ１，Ｒ２の中点であるＢ点
の電圧Ｖ２は第１、第２抵抗Ｒ１，Ｒ２の抵抗比
で決定され、第１トランジスタTr１のベースに
印加される。第１トランジスタTr１が導通する
ためのベース電圧であるオン電圧VBEは常温時
で、Ｂ点電圧Ｖ２より少し高く設定され、温度上
昇にてオン電圧VBEがＢ点電圧Ｖ２まで下がる
と第１トランジスタTr１がオンし、これにより
第２トランジスタをオンさせて例えばレギユレー
タ回路４を保護する。

ところで、一般的にトランジスタのオン電圧
VBEは温度上昇によつて2mV／℃の割りで下が
り、またオン電圧VBEはトランジスタのhFE（電
流増幅率）が大きくなると下がり、hFEが小さく
なると上がる特性を持つ。ところが、トランジス
タのhFEは製造条件の微妙な違いで大きく変化す
るため、上記第１トランジスタTr１のオン電圧
VBEが不安定なhFEによつて広範囲にバラツキ、
これがため過熱保護回路５の動作温度が広範囲で
バラツキ、且つ誤動作する可能性が大きくて、信
頼性が悪かつた。

これを具体的に説明する。通常第１トランジス
タTr１にhFEが例えば50〜200の範囲内に入るよ
う設計され、そのオン電圧UBEはhFE100の時で
0.7V，hFE50で0.75V，hFE200で0.65V程度であ
る。一方、第１、第２抵抗Ｒ１，Ｒ２等は第１ト
ランジスタTr１のhFE100の時の0.7Vのオン電圧
VBEを想定してＢ点電圧Ｖ２が例えば一定の
0.4VになるようＶ１＝6V，Ｒ１＝5.6KΩ，Ｒ２
＝0.4KΩに設計される。

いま第１トランジスタTr１のhFEが100の場
合、この第１トランジスタTR１がオンするのは
オン電圧VBEが0.4Vまで下がつた時でこのオン
時までの温度上昇分はオン電圧VBEの温度係数
を−2mV／℃として、（0.7−0.4）／２＝150℃で
ある。つまり、これに室温25℃を加えて175℃で
過熱保護回路５は動作する。

しかし、実際は第１トランジスタTr１の
hFE50〜200の範囲内でバラツキがある。従つて、
hFE50の場合は（0.75−0.4）／２＝175℃、
hFE200の場合は（0.65−0.4）／２＝125℃の温度
上昇分で動作し、これに室温25℃を考慮すると、
第３図に示すように過熱保護回路５は150℃〜200
℃の広範囲の保護動作温度範囲を持つことにな
る。換言すると150℃〜200℃より狭い保護動作温
度範囲を得ることができず、これが製品によつて
動作温度が大きくバラツキ原因となつている。ま
たhFEが50より少しでも小さくなると動作温度が
大幅に高くなつて危険性が増し、信頼性を損なう
原因となつている。

ハ 考案の目的 本考案は保護動作温度の範囲を狭めてバラツキ
を少なくした信頼性の良い過熱保護回路を組込ん
だ半導体装置を提供することを目的とする。

ニ 考案の構成 本考案は過熱保護回路における過熱制限用トラ
ンジスタのベースに印加される電圧を前記トラン
ジスタのhFEに応じた値に変える手段を付加した
構造のもので、入力端子からの定電圧化された入
力電圧を分圧する第１、第２分圧抵抗と、第１、
第２分圧抵抗の中点を入力端子間に入力端子側に
高抵抗を介して接続したダイオード素子と、前記
高抵抗とダイオード素子間の電圧を分圧してその
分圧電圧を前記過熱制限用のトランジスタのベー
スに印加する第３、第４分圧抵抗で上記手段を構
成した過熱保護回路を有することを特徴とする。
上記ダイオード素子は上記トランジスタと同一の
半導体基板に形成されたIC用ダイオード素子が
使用される。このダイオード素子のオン電圧は上
記トランジスタのオン電圧と比例関係にあつて、
このオン電圧の温度に対する変化により上記トラ
ンジスタのベースに印加される電圧が保護動作温
度範囲を狭めるよう変化し、これにより上記目的
が難無く達成される。

ホ 実施例 第２図の回路に本考案を適用した実施例を第４
図から説明すると、第２図と同一符号を付したも
のは基本的に同一目的で使用されるもので、その
詳細は省略する。相違点は次の例えば２連のダイ
オード素子Ｄ１，Ｄ２と１つの高抵抗の保護抵抗
R′、２つの第３、第４分圧抵抗（以下単に第３、
第４抵抗と称す）を追加することのみである。ダ
イオード素子Ｄ１，Ｄ２は第１、第２抵抗Ｒ１，
Ｒ２の中点であるＢ点と入力端子１間に入力端子
側に高抵抗の保護抵抗R′を介してＢ点側を順方
向にして接続される。第３、第４抵抗Ｒ３，Ｒ４
は保護抵抗R′とダイオード素子Ｄ１の中点であ
るＣ点の電圧Ｖ３を分圧するもので、この両者の
中点であるＤ点の分圧電圧Ｖ４が第１トランジス
タTr１のベースに印加される。

２連のダイオード素子Ｄ１，Ｄ２はIC用構造、
例えば第５図に示すように１つの半導体基板１１
に第１トランジスタTr１等と同時に第１トラン
ジスタTr１と同じ不純物拡散構造で形成された
２つのNPN型トランジスタの各ベースとコレク
タを配線して各々がダイオードの働きをする構造
にして形成され、この２つのダイオード素子Ｄ
１，Ｄ２は共に順方向で直列接続される。従つて
て各ダイオード素子Ｄ１，Ｄ２のオン電圧Vd１，
Vd２は第１トランジスタのオン電圧VBEと比例
する相関関係にある。

第４図のＡ点電圧Ｖ１′、Ｂ点電圧Ｖ２′を一定
とした場合、Ｃ点電圧Ｖ３はＢ点電圧Ｖ２′に各
ダイオード素子Ｄ１，Ｄ２のオン電圧Vd１，Vd
２を加えたものであり、Ｄ点電圧Ｖ４はＣ点電圧
Ｖ３を第３、第４抵抗Ｒ３，Ｒ４で決まり、次式
で表される。

V4＝R4V3／R3＋R4 ＝R4／R3＋R4（V2′＋Vd1＋Vd2） ここで第１トランジスタTr１のhFEの100を基
準に各回路素子の定数を定めたとして、第１トラ
ンジスタTr１のhFEが仮に200であるとすると、
そのオン電圧VBEは100を基準として値より低く
なる。ところがダイオード素子Ｄ１，Ｄ２も第１
トランジスタTr１と同一条件で形成されている
のでこれにオン電圧Vd１，Vd２も始めの基準に
合わせた値より低くなる。従つて上式によりＤ点
電圧Ｖ４が基準時より高くなり、第２図の従来例
に比べて第１トランジスタTr１がオンする動作
温度は高くなる。第１トランジスタTr１のhFE
が50であると上記と逆でＤ点電圧Ｖ４が高くな
り、動作温度は低くなる。

実際、第４図の過熱保護回路５′の保護動作温
度範囲は第１トランジスタTr１のhFEが50〜200
の範囲でバラツキとした場合は第６図に示すよう
にhFE50で下がり、hFE200で上がるため約160℃
〜175℃の範囲に抑えることが可能となり、hFE
が50を割つても200を超えても保護動作温度は小
差しでしか変動せず、動作が安定することが分か
つた。

尚、ダイオード素子Ｄ１，Ｄ２は必ずしも２連
構造にする必要は無く、１つの或い２個以上を使
用することも可能である。

ヘ 考案の効果 以上説明したように、本考案によれば過熱保護
回路の動作温度のバラツキ幅が小さくなり、過熱
保護回路を組込んだパワーIC装置などの半導体
装置の信頼性の向上、高性能化が図れる。

【図面の簡単な説明】

第１図は従来の過熱保護回路を組込んだ半導体
装置の一例を示す回路図、第２図は第１図の過熱
保護回路の等価的基本回路図、第３図は第２図の
トランジスタhFEと保護動作温度の関係図、第４
図は本考案の半導体装置における過熱保護回路の
基本回路図、第５図は第４図要部の構成概略断面
図、第６図は第４図のトランジスタhFEと保護動
作温度の関係図である。 １……入力端子、５′……過熱保護回路、１２
……半導体基板、Ｒ１……第１分圧抵抗、Ｒ２…
…第２分圧抵抗、Ｒ３……第３分圧抵抗、Ｒ４…
…第４分圧抵抗、R′……保護抵抗、Ｄ１，Ｄ２
……ダイオード素子、Tr１……過熱制限用トラ
ンジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端子からの定電圧化された入力電圧を分圧
   する第１、第２分圧抵抗と、第１、第２分圧抵抗
   の中点と入力端子間に入力側に高抵抗の保護抵抗
   を介して接続されたダイオード素子と、前記高抵
   抗とダイオード素子間の中点電圧を分圧する第
   ３、第４分圧抵抗と、第３、第４分圧抵抗の中点
   にベースが接続された過熱制限用トランジスタを
   有し、前記ダイオード素子は前記トランジスタと
   同一の半導体基板に形成したものを使用した回路
   構造の過熱保護回路を内蔵したことを特徴とする
   半導体装置。