JPH0132657B2 - - Google Patents
Info
- Publication number
- JPH0132657B2 JPH0132657B2 JP56155041A JP15504181A JPH0132657B2 JP H0132657 B2 JPH0132657 B2 JP H0132657B2 JP 56155041 A JP56155041 A JP 56155041A JP 15504181 A JP15504181 A JP 15504181A JP H0132657 B2 JPH0132657 B2 JP H0132657B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- circuit
- intercept
- output
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 55
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000003672 processing method Methods 0.000 description 3
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Image Processing (AREA)
- Wire Bonding (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は撮像系を有する認識装置に係り、特に
トランジスタ、集積回路等のパターン位置を検出
する装置に関する。
トランジスタ、集積回路等のパターン位置を検出
する装置に関する。
従来、トランジスタ等のパツドの位置を検出す
るには２接点アドレスから計算して必要とする位
置情報を求めていた。
るには２接点アドレスから計算して必要とする位
置情報を求めていた。
第１図は、トランジスタチツプパターンの２接
点アドレスを示す。
点アドレスを示す。
即ち、撮像系によつて得られた画像情報をたと
えば上から横方向に順に走査１−１〜１−３して
最初にチツプ５に接した点３を第１の接点アドレ
スとし、逆に下から横方向に順に走査２−１〜２
−４して最初チツプ５に接した点４を第２の接点
アドレスとしてこの２つのアドレスとあらかじめ
求めてある接点からの距離ａ，ｂを用いて必要と
する座標６，７を求めていた。
えば上から横方向に順に走査１−１〜１−３して
最初にチツプ５に接した点３を第１の接点アドレ
スとし、逆に下から横方向に順に走査２−１〜２
−４して最初チツプ５に接した点４を第２の接点
アドレスとしてこの２つのアドレスとあらかじめ
求めてある接点からの距離ａ，ｂを用いて必要と
する座標６，７を求めていた。
この方法は、ｙ軸方向はテレビカメラの走査精
度まで求められるが、ｘ軸方向はたとえばパツド
の曲率等によつても変化するため高い精度は望め
なかつた。
度まで求められるが、ｘ軸方向はたとえばパツド
の曲率等によつても変化するため高い精度は望め
なかつた。
第２図は前記ｘ軸方向の誤差を示す。
第１図と比較して明らかな様に、走査する位置
によつてｘ軸方向に対して接点３′，４′は大きく
変化している。
によつてｘ軸方向に対して接点３′，４′は大きく
変化している。
本発明は、撮像系より得られた映像信号を少な
くとも２方向の検出窓によつて切り出し、さらに
投影を行つてチツプパターンのｘ切片、ｙ切片を
求め、その結果よりｘ，ｙ軸の座標を求めるた
め、高精度の座標読み取りを可能ならしめるもの
であり、その目的は高精度のパターン位置検出装
置を提供することにある。
くとも２方向の検出窓によつて切り出し、さらに
投影を行つてチツプパターンのｘ切片、ｙ切片を
求め、その結果よりｘ，ｙ軸の座標を求めるた
め、高精度の座標読み取りを可能ならしめるもの
であり、その目的は高精度のパターン位置検出装
置を提供することにある。
本発明の特徴は、撮影像を有する認識装置にお
いて映像信号を２値化あるいは３値化するデジタ
ル化回路と前記デジタル化回路の出力信号を用い
てチツプ外形からパツドまでの距離を求める切片
検出回路と前記切片検出回路の測定結果とあらか
じめ入力されている検出窓のサイズからパツドの
中心位置を演算する演算回路からなり、少なくと
も２つの検出窓を用いて複数方向からパツドの位
置を求めることにある。
いて映像信号を２値化あるいは３値化するデジタ
ル化回路と前記デジタル化回路の出力信号を用い
てチツプ外形からパツドまでの距離を求める切片
検出回路と前記切片検出回路の測定結果とあらか
じめ入力されている検出窓のサイズからパツドの
中心位置を演算する演算回路からなり、少なくと
も２つの検出窓を用いて複数方向からパツドの位
置を求めることにある。
以下、本発明の実施例について図面を用いて詳
細な説明を行う。
細な説明を行う。
第３図は本発明の実施装置の処理方法を示す図
である。
である。
先ず、２値化された映像信号を検出窓ａ，ｂを
用いて点P1の座標を求める。
用いて点P1の座標を求める。
ｘ軸方向の位置は、検出窓ａ内の映像データを
投影しそのデータをチツプ外方向即ち矢印１１方
向から走査して最初のピーク値の切片Ａを検出す
る。
投影しそのデータをチツプ外方向即ち矢印１１方
向から走査して最初のピーク値の切片Ａを検出す
る。
投影とは、たとえば検出窓ａをｙ軸方向に２値
化データの１すなわち第３図では白のドツト数を
求め、前記計数をｘ軸方向に走査させた結果を意
味する。
化データの１すなわち第３図では白のドツト数を
求め、前記計数をｘ軸方向に走査させた結果を意
味する。
第３図ａは検出窓ａのｘ軸方向への投影信号で
ある。
ある。
ｘ軸方向に平行な線１２は切片を検出するため
のスレツシユホールドレベルであり、矢印１１方
向から投影信号を走査してこのレベルを最初に越
した点が切片Ａである。
のスレツシユホールドレベルであり、矢印１１方
向から投影信号を走査してこのレベルを最初に越
した点が切片Ａである。
切片Ａと点P1との距離xaはチツプ上のパター
ン形状がわかつているのであらかじめ求めておく
ことができる。
ン形状がわかつているのであらかじめ求めておく
ことができる。
即ち、切片Ａと点P1との距離xaとが得られる
から、点P1のｘ軸方向の位置を求めることがで
きる。
から、点P1のｘ軸方向の位置を求めることがで
きる。
次に、点Ｐのｙ軸方向の位置を求める。
ｙ軸方向もｘ軸方向と同様にして求められる。
即ち、検出窓ｂ内の映像データを投影し、そのデ
ータをチツプ外方向即ち矢印１３方向から走査し
て最初の切片Ｂを検出する。
即ち、検出窓ｂ内の映像データを投影し、そのデ
ータをチツプ外方向即ち矢印１３方向から走査し
て最初の切片Ｂを検出する。
第３図ｂは検出窓ｂのｙ軸方向への投影信号で
ある。
ある。
ｙ軸方向に平行な線２′を切片を検出するため
のスレツシユホールドレベルであり、矢印１３方
向から投影信号を走査してこのレベルを最初に越
した点が切片Ｂである。
のスレツシユホールドレベルであり、矢印１３方
向から投影信号を走査してこのレベルを最初に越
した点が切片Ｂである。
切片Ｂと点P1との距離ybはあらかじめわかつて
いるので切片Ｂと距離ybとから点P1のｙ軸方向の
位置を求めることができる。
いるので切片Ｂと距離ybとから点P1のｙ軸方向の
位置を求めることができる。
即ち、ｘ軸，ｙ軸方向それぞれの検出窓ａ，ｂ
を用いることにより、点P1の座標を得ることが
できる。
を用いることにより、点P1の座標を得ることが
できる。
点P2に対しても同様にして求めることができ
る。
る。
検出窓ｃ，ｄを用いて切片Ｃ，Ｄの検出を行
い、あらかじめ求められている切片Ｃ，Ｄと点
P2間の距離を用いて点P2の座標を求める。
い、あらかじめ求められている切片Ｃ，Ｄと点
P2間の距離を用いて点P2の座標を求める。
第４図は本発明のパターン位置検出装置の処理
フローを示す。
フローを示す。
撮像系１４によつてチツプパターンは映像信号
に変換される。
に変換される。
映像信号は、２、３値化回路１５によつて、２
値あるいは３値に変換される。
値あるいは３値に変換される。
前記変換されたデータは、フレームメモリ１６
に格納されつづいてチツプコーナ検出１７が行な
われる。
に格納されつづいてチツプコーナ検出１７が行な
われる。
この検出は、検出窓位置を補正するために行な
われ、この検出結果を用いて次に検出窓位置検出
補正１８を行う。
われ、この検出結果を用いて次に検出窓位置検出
補正１８を行う。
検出窓位置検出補正１８が行なわれ検出窓を用
いて窓内パターン投影計数１９を行なう。
いて窓内パターン投影計数１９を行なう。
例えば、ｘ軸方向への投影ならば、検出窓内の
ｙ軸方向の各映像データのデジタル値を加算す
る。
ｙ軸方向の各映像データのデジタル値を加算す
る。
２値化であるならば１の値を計数する。
前記ｙ軸方向の計数は、順次ｘ軸方向に行なわ
れる。
れる。
前記投影計数によつて得られた投影信号は、切
片検出２０によつて、w/n値でスライスされ、チ
ツプ外形から内部に向つて最初にw/n値を越えた
点を切片として検出する。
片検出２０によつて、w/n値でスライスされ、チ
ツプ外形から内部に向つて最初にw/n値を越えた
点を切片として検出する。
パツド中心アドレス演算２１では前記検出結果
とあらかじめ求められているパツドの中心と切片
との距離を用いてパツドの中心座標を求める。
とあらかじめ求められているパツドの中心と切片
との距離を用いてパツドの中心座標を求める。
第５図は第４図の切片検出２０を更に詳しく表
わした処理フローである。
わした処理フローである。
先ずチツプ外側から順次投影値計数２２を読み
取る。
取る。
このデータが全て黒すなわち全て零であるかを
比較２３し、全て黒でないならば再度次列投影値
計数２２を読み取り、同じ動作を全て黒となるま
でくり返す。
比較２３し、全て黒でないならば再度次列投影値
計数２２を読み取り、同じ動作を全て黒となるま
でくり返す。
全て黒となつたならば、次列投影計数２４を読
取り投影値とw/n値とを比較２５し、小さいなら
ば再度次列投影値計数２４を読み取つて同じ動作
を投影値が大となるまでくり返す。
取り投影値とw/n値とを比較２５し、小さいなら
ば再度次列投影値計数２４を読み取つて同じ動作
を投影値が大となるまでくり返す。
投影値が大となつた点のｘあるいはｙ軸座標が
切片Ａ、あるいはＢの座標２６，２７となる。
切片Ａ、あるいはＢの座標２６，２７となる。
以上の検出行程が、第４図の切片検出２０であ
る。
る。
この結果は、先に述べた様に、パツド中心アド
レス演算によつて中心座標が求められる。
レス演算によつて中心座標が求められる。
第６図に本発明の他の処理方法を示す。
第３図に示した処理は単一の切片によりパツド
パターンの中心座標を求めている。
パターンの中心座標を求めている。
第６図ａに示す他の処理方法では、複数の切片
より求めている。
より求めている。
この方法は、２値あるいは３値化された映像信
号を投影処理するまでの工程は先の第３図に示し
た方法と同じである。
号を投影処理するまでの工程は先の第３図に示し
た方法と同じである。
第６図ｂは、ピーク波α，βによつて得られた
検出波形を示す。
検出波形を示す。
ｘ軸方向の位置は、検出窓３０内の映像データ
を投影し、チツプ外方向即ち矢印方向３１から走
査して複数の立上り切片a1′，a2′と立下り切片
b1′，b2′を検出する。
を投影し、チツプ外方向即ち矢印方向３１から走
査して複数の立上り切片a1′，a2′と立下り切片
b1′，b2′を検出する。
即ちピーク波α，βの右側が立上り切片a1′，
a2′であり、左側がb1′，b2′である。
a2′であり、左側がb1′，b2′である。
この検出結果を用いて(1)、(2)式が満足する点を
検出する。
検出する。
｜w1−w1′｜＜Ea ………(1)
｜w2−w2′｜＜Eb ……(2)
ここで、w1′，w2′は各々a2′とa1′の差、b2′と
b1′の差、すなわち w1′＝a2′−a1′ w2′＝b2′−b1′ であり、w1，w2はあらかじめパツドパターンよ
り求められている基準値a1とa2、b1とb2の各々の
差であり、Ea，Ebは各々の誤差範囲を示す。
b1′の差、すなわち w1′＝a2′−a1′ w2′＝b2′−b1′ であり、w1，w2はあらかじめパツドパターンよ
り求められている基準値a1とa2、b1とb2の各々の
差であり、Ea，Ebは各々の誤差範囲を示す。
(1)、(2)式を満足した点を検出したならば、前記
a1′，a2′，b1′，b2′を加算し、４で割つてその平均
を求める。
a1′，a2′，b1′，b2′を加算し、４で割つてその平均
を求める。
この平均値より演算回路であらかじめパツドパ
ターンより求められている値を用いてパツドパタ
ーン３２のｘ軸方向の中心位置を求める。
ターンより求められている値を用いてパツドパタ
ーン３２のｘ軸方向の中心位置を求める。
同様にして、ｙ軸方向の中心位置を求める。
この方法は、パツドパターンの傾きに対して影
響されず、また光量変化や撮像系の焦点深度変化
に伴うパターンの太りや細りに対して強い。
響されず、また光量変化や撮像系の焦点深度変化
に伴うパターンの太りや細りに対して強い。
第７図は、本発明の実施例である。投影値入力
３５は投影値レジスタ３６に入り、その出力はデ
ジタルコンパレータ３７に入る。
３５は投影値レジスタ３６に入り、その出力はデ
ジタルコンパレータ３７に入る。
デジタルコンパレータ３７には他の基準値発生
器３８が接続されている。
器３８が接続されている。
デジタルコンパレータ３７の出力は、シフトレ
ジスタ３９に並列に入りその直列出力は２ビツト
のシフトレジスタ４０の直列入力に入る。
ジスタ３９に並列に入りその直列出力は２ビツト
のシフトレジスタ４０の直列入力に入る。
シフトレジスタ４０の第１のビツトの正出力４
１は、アンドゲート４２の第１のゲート４３に、
負出力４４はアンドゲート４５の第１のゲート４
６にそれぞれ接続される。
１は、アンドゲート４２の第１のゲート４３に、
負出力４４はアンドゲート４５の第１のゲート４
６にそれぞれ接続される。
シフトレジスタ４０の第２のビツト正出力４７
は、アンドゲート４５の第２のゲート４８に、負
出力４９は、アンドゲート４２の第２のゲート５
０にそれぞれ接続される。
は、アンドゲート４５の第２のゲート４８に、負
出力４９は、アンドゲート４２の第２のゲート５
０にそれぞれ接続される。
アンドゲート４２，４５の出力は、フリツプフ
ロツプ５１，５２を介してカウンタ５３，５４、
レジスタ５５，５６並びに５７，５８のそれぞれ
の出力制御端子に入る。クロツク入力CLKはシ
フトレジスタ３９、カウンタ５３、５４のそれぞ
れのクロツク入力端子５９，６０，６１に入る。
カウンタ５３，５４の出力は、レジスタ５５，５
６の入力に入る。レジスタ５５の出力は、レジス
タ５７の入力と減算回路６２の第１の入力と加算
器６３の第１の入力に接続される。レジスタ５７
の出力は、減算回路６２の第２の入力と加算器６
３の第２の入力に入る。レジスタ５６の出力はレ
ジスタ５８の入力と減算回路６４の第１の入力と
加算器６３の第３の入力に接続される。
ロツプ５１，５２を介してカウンタ５３，５４、
レジスタ５５，５６並びに５７，５８のそれぞれ
の出力制御端子に入る。クロツク入力CLKはシ
フトレジスタ３９、カウンタ５３、５４のそれぞ
れのクロツク入力端子５９，６０，６１に入る。
カウンタ５３，５４の出力は、レジスタ５５，５
６の入力に入る。レジスタ５５の出力は、レジス
タ５７の入力と減算回路６２の第１の入力と加算
器６３の第１の入力に接続される。レジスタ５７
の出力は、減算回路６２の第２の入力と加算器６
３の第２の入力に入る。レジスタ５６の出力はレ
ジスタ５８の入力と減算回路６４の第１の入力と
加算器６３の第３の入力に接続される。
レジスタ５８の出力は、減算回路６４の第２の
入力と加算器６３の第４の入力に入る。減算回路
６２の出力と誤差範囲発生器６５の出力はコンパ
レータ６６の２つの入力にそれぞれ入り、その出
力は一致として出力される。
入力と加算器６３の第４の入力に入る。減算回路
６２の出力と誤差範囲発生器６５の出力はコンパ
レータ６６の２つの入力にそれぞれ入り、その出
力は一致として出力される。
減算回路６４の出力と誤差範囲発生器６７の出
力はコンパレータ６８の２つの入力にそれぞれ接
続され、その出力は一致として出力される。加算
器６３の出力は、1/4割算器６９を介して加算器
７０の第１の入力に接続される。基準値発生器７
１の出力は加算器７０の第２の入力に接続され
る。加算器７０の出力は、検出結果として出力
Xputに出力される。投影値データは投影値レジス
タ３６に格納される。
力はコンパレータ６８の２つの入力にそれぞれ接
続され、その出力は一致として出力される。加算
器６３の出力は、1/4割算器６９を介して加算器
７０の第１の入力に接続される。基準値発生器７
１の出力は加算器７０の第２の入力に接続され
る。加算器７０の出力は、検出結果として出力
Xputに出力される。投影値データは投影値レジス
タ３６に格納される。
前記データはデジタルコンパレータ３７によつ
て０、１の信号に変換され、シフトレジスタ３９
に格納される。前記コンパレータ３７では、基準
値発生器より得られるデータと比較して大の時に
１、小の時には０を出力する。
て０、１の信号に変換され、シフトレジスタ３９
に格納される。前記コンパレータ３７では、基準
値発生器より得られるデータと比較して大の時に
１、小の時には０を出力する。
尚、基準値発生器３８は、スレツシユホールド
レベルw/nを発生する。
レベルw/nを発生する。
デジタルコンパレータ３７によつて変換された
映像データは、シフトレジスタ３９に格納され
る。このデータは、１ビツト単位でクロツク
CKLによつて右にシフトされ、２ビツトのシフ
トレジスタ４０に順次に格納される。
映像データは、シフトレジスタ３９に格納され
る。このデータは、１ビツト単位でクロツク
CKLによつて右にシフトされ、２ビツトのシフ
トレジスタ４０に順次に格納される。
アンドゲート４２は、２ビツトシフトレジスタ
４０の内容が“10”のとき出力を１とする動作と
し、これは立上り切片を検出する。
４０の内容が“10”のとき出力を１とする動作と
し、これは立上り切片を検出する。
アンドゲート４５は、シフトレジスタ４０の内
容が“01”のとき出力を１とする動作をし、これ
は立下り切片を検出する。
容が“01”のとき出力を１とする動作をし、これ
は立下り切片を検出する。
第１の立上り切片を検出するとカウンタ５３の
内容をレジスタ５５は格納する。
内容をレジスタ５５は格納する。
このときカウンタ内容は、第１の立上り切片の
相対位置a1′を示している。
相対位置a1′を示している。
次に、第１の立下り切片を検出すると、カウン
タ５４の内容をレジスタ５６は格納する。
タ５４の内容をレジスタ５６は格納する。
このときカウンタの内容は第１の立下り切片の
相対位置b1′を示している。
相対位置b1′を示している。
次に第２の立上り切片を検出するとレジスタ５
７にレジスタ５５の内容即ちa1′を格納し、レジ
スタ５５にはカウンタ５３の内容即ちa2′を格納
する。
７にレジスタ５５の内容即ちa1′を格納し、レジ
スタ５５にはカウンタ５３の内容即ちa2′を格納
する。
さらに第２の立下り切片を検出すると、レジス
タ５８にレジスタ５６の内容を格納し、レジスタ
５６にはカウンタ５４の内容即ちb2′を格納する。
タ５８にレジスタ５６の内容を格納し、レジスタ
５６にはカウンタ５４の内容即ちb2′を格納する。
２つの立上り切片と２つの立下り切片を検出す
ると減算回路６２にはa1′とa2′、減算回路６４に
はb1′とb2′が入り、それぞれの差が誤差範囲発生
器６５，６７より発生する値よりも小さい場合に
は、コンパレータ６６，６８はそれぞれ検出信号
を出力する。
ると減算回路６２にはa1′とa2′、減算回路６４に
はb1′とb2′が入り、それぞれの差が誤差範囲発生
器６５，６７より発生する値よりも小さい場合に
は、コンパレータ６６，６８はそれぞれ検出信号
を出力する。
二つのコンパレータ６６，６８からそれぞれ検
出信号が出力されると加算器６３はレジスタ５５
〜５８の値を加算して出力し、その出力は1/4割
算器によつて1/4となり更に加算器７０であらか
じめ求められている相対値が加算され位置情報と
して出力される。
出信号が出力されると加算器６３はレジスタ５５
〜５８の値を加算して出力し、その出力は1/4割
算器によつて1/4となり更に加算器７０であらか
じめ求められている相対値が加算され位置情報と
して出力される。
第７図に示した回路は、一方向例えばｘ軸方向
の位置検出であり、本発明のパターン位置検出装
置には第７図の回路が２回路と更に撮像系、２あ
るいは３値化回路、投影値を求める投影回路が必
要である。
の位置検出であり、本発明のパターン位置検出装
置には第７図の回路が２回路と更に撮像系、２あ
るいは３値化回路、投影値を求める投影回路が必
要である。
本発明によれば、従来行なわれていたパツドパ
ターンの中心座標を、精度よくはかれるばかりで
なく、雑音やパターンの傾きに影響されないパタ
ーン位置検出装置が可能となる。
ターンの中心座標を、精度よくはかれるばかりで
なく、雑音やパターンの傾きに影響されないパタ
ーン位置検出装置が可能となる。
本発明は、トランジスタ、IC等の半導体だけ
ではなく、同様な中心座標を要求する装置にも使
用可能である。
ではなく、同様な中心座標を要求する装置にも使
用可能である。
第１，２図は従来のパターン位置検出方法を示
すパツドパターン図、第３図は本発明の検出方法
を示すパツドパターン図、第４，５図は本発明の
処理を示すフローチヤート、第６図は本発明の第
２の検出方法を示すパツドパターン図、第７図は
本発明の実施例を示す構成図である。 ３６……投影値レジスタ、３７……デジタルコ
ンパレータ、３９，４０……シフトレジスト、４
２，４５……アンドゲート、５３，５４……カウ
ンタ、５５，５６，５７，５８……レジスタ、６
３，７０……加算器、６２，６４……減算回路、
６６，６８……コンパレータ、６９……1/4割算
器。
すパツドパターン図、第３図は本発明の検出方法
を示すパツドパターン図、第４，５図は本発明の
処理を示すフローチヤート、第６図は本発明の第
２の検出方法を示すパツドパターン図、第７図は
本発明の実施例を示す構成図である。 ３６……投影値レジスタ、３７……デジタルコ
ンパレータ、３９，４０……シフトレジスト、４
２，４５……アンドゲート、５３，５４……カウ
ンタ、５５，５６，５７，５８……レジスタ、６
３，７０……加算器、６２，６４……減算回路、
６６，６８……コンパレータ、６９……1/4割算
器。
Claims (1)
- 【特許請求の範囲】 １ 撮像系を有する認識装置において映像信号を
２値化あるいは３値化するデジタル化回路と前記
デジタル化回路の出力信号を用いてチツプ外形か
らパツドまでの距離を求める切片検出回路と前記
切片検出回路と前記切片検出回路の測定結果とあ
らかじめ入力されている検出窓のサイズから中心
位置を演算する演算回路から成り、少くとも２つ
の検出窓を用いて複数方向からパツドの位置を求
めることを特徴としたパターン位置検出装置。 ２ 切片検出回路は検出窓内のデジタル化された
映像信号の投影を行う回路と前記投影データの投
影最大値Ｗの整数分の１以上に達した点を切片と
して検出する切片検出回路とから成ることを特徴
とした特許請求の範囲第１項記載のパターン位置
検出装置。 ３ 切片検出回路は、検出窓内のデジタル化され
た映像信号の投影を行う回路と前記投影データの
投影最大値Ｗの整数分の１を横切る複数の点の相
対距離から対象パターンの位置を検出する回路か
らなることを特徴とした特許請求の範囲第１項記
載のパターン位置検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155041A JPS5856429A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155041A JPS5856429A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856429A JPS5856429A (ja) | 1983-04-04 |
| JPH0132657B2 true JPH0132657B2 (ja) | 1989-07-10 |
Family
ID=15597373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155041A Granted JPS5856429A (ja) | 1981-09-30 | 1981-09-30 | パタ−ン位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856429A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168788A (ja) * | 1987-01-06 | 1988-07-12 | Nec Corp | パタ−ン比較検査装置 |
| JP2500203B2 (ja) * | 1991-03-05 | 1996-05-29 | 浜松ホトニクス株式会社 | 顔認識装置 |
| JPH05205054A (ja) * | 1992-01-29 | 1993-08-13 | Kyosan Electric Mfg Co Ltd | 画像取り込み処理装置および処理方法 |
-
1981
- 1981-09-30 JP JP56155041A patent/JPS5856429A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856429A (ja) | 1983-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021778A (en) | Pattern recognition system | |
| US4387298A (en) | Recognition logic circuit for bar code reader systems | |
| JPH03294976A (ja) | 基準マークパターン検出装置 | |
| JPH0810132B2 (ja) | 対象パタ−ンの回転角検出方式 | |
| JPH0132657B2 (ja) | ||
| US7110618B2 (en) | Digital image analysis of reflecting markers | |
| US4472738A (en) | Pattern testing apparatus | |
| JPS63273047A (ja) | 凹凸状態検出装置 | |
| JPH0160763B2 (ja) | ||
| JPS6230114Y2 (ja) | ||
| JPH02202687A (ja) | 類似文字判別方法 | |
| JP3033277B2 (ja) | 度数分布計算装置 | |
| JPS60176184A (ja) | 画像照合方式 | |
| SE2150289A1 (en) | Provision of measure indicative of impact time between image sensor and object | |
| JPS61219807A (ja) | 傾き角検出装置 | |
| JPH0731733B2 (ja) | 矩形検出装置 | |
| JPS6191659A (ja) | 直線検出装置 | |
| JPS6326785A (ja) | パタ−ン認識装置 | |
| JPH07113975B2 (ja) | 重心検出装置 | |
| JPH04126106U (ja) | 光学式位置計測装置 | |
| JPS6280780A (ja) | 画像処理装置 | |
| JPS6137583B2 (ja) | ||
| JP2000163577A (ja) | 線の検出装置 | |
| JPH0896131A (ja) | 図形検出方法及び装置 | |
| JPS61266986A (ja) | 電気部品の有無判定方式 |