JPH0132221Y2

JPH0132221Y2 -

Info

Publication number: JPH0132221Y2
Application number: JP1981053993U
Authority: JP
Priority date: 1981-04-14
Filing date: 1981-04-14
Publication date: 1989-10-03
Also published as: JPS57164893U

Description

【考案の詳細な説明】本考案はカセツトテープレコーダに用いるテー
プカウンタ装置に関するものである。

従来より、テープの走行にともなつて発信され
る連続パルスを演算制御部のカウンタに入力して
パルス数をカウントし、このカウント値すなわち
テープ位置を表示器にデジタル表示するようにし
たテープカウンタ装置は知られている。そして、
演算制御部に任意のカウンタ値をあらかじめメモ
リしておき、カウント値がこのメモリ値と一致し
たとき信号を出力し、この信号によつてテープの
走行モードを変えるような装置がさらに提案され
ている。

従来のこのような装置においては、演算制御部
のメモリ入力端子にプツシユ式のキースイツチを
接続し、このキースイツチを押操作してオンさせ
ることによりメモリ信号を入力して所望のカウン
タ値をメモリし、また、演算制御部のメモリ一致
出力端子にロツク式の出力スイツチを接続し、こ
のスイツチを選択的にオンすることにより一致信
号の出力を取出すようにしてある。

したがつて、従来の装置では、メモリの入力端
子と出力端子の両方にスイツチが設けられてい
た。

本考案はこのような点に鑑みてなされたもの
で、その目的とするところは、所望のカウンタ値
をメモリし、カウント値がこのメモリ値と一致し
たとき一致信号を出力するに際し、１つのスイツ
チだけ用いてこの動作を行ない、部品を減少させ
ることが可能になるテープカウンタ装置を提供す
ることにある。

このような目的を達成するために、本考案は、
演算制御部のメモリ入力端子の回路のロツク形ス
イツチを接続し、このスイツチが動作したときそ
の立上りでテープ位置をメモリするとともに、演
算制御部にスイツチにてゲート制御され演算制御
部のメモリ出力端子に接続されたゲート回路を設
け、スイツチが動作状態にあつてかつ検出したテ
ープ位置がメモリされているテープ位置に一致し
たときメモリ出力端子から一致信号を出力するよ
うにしたものである。

以下、本考案を図面にもとづいて詳細に説明す
る。

第１図は本考案に係るテープカウンタ装置の構
成図である。図において、１はカセツトテープレ
コーダ、２は供給側リール、３は巻取側リール、
４は供給側リール２に同軸に設けられた回転体、
５は回転体４の回転を検出するセンサである。回
転体４には検出部４ａと非検出部４ｂとが交互に
ほぼ等間隔で形成されており、センサ５は検出部
４ａが通過するときパルス信号を出力する。セン
サ５に受光素子を用いた光学式センサの場合は、
検出部４ａはスリツト（透光式）または反射面
（反射式）に形成され、非検出部４ｂはマスク
（透光式）または吸光面（反射式）に形成される。
このほか磁気式センサを用いることもできる。こ
の実施例では、供給側リール２が１回転するとほ
ぼ50％デユテイのパルス信号がカウンタのクロツ
ク信号として出力される。

一方、６は１チツプのマイクロコンピユータか
らなる演算制御部、７は水晶発振子、８は４桁の
螢光表示管からなる表示器である。演算制御部６
には各入力端子、出力端子が設けられている。
TMはテープモード入力端子で、使用するカセツ
トテープの種類LC46，LMC46，C60，C90，
C120が切換スイツチSW₁によつてそれぞれ選択
され、信号の組合せにより３つの端子にテープ種
類の信号が入力され設定されるようになつてい
る。また、DMは表示モード入力端子で、表示器
８に表示する内容が切換スイツチSW₂によつてそ
れぞれ選択され、信号の組合せにより２つの端子
に表示内容の信号が入力され設定されるようにな
つている。なお、表示の内容としては、テープ位
置を表示するカウンタ（CT）、残量時間（RT）、
ストツプウオツチ（SW）、頭出し（MMS）等が
ある。

また、CLKはクロツク信号入力端子、IMMS
は曲間検出信号入力端子、RESETは表示器８の
表示を全て零にするためのリセツトキー入力端
子、SW₃はキースイツチ、SETはMMSセツトキ
ー入力端子、SW₄はキースイツチ、MEMOはメ
モリスイツチ入力端子、SW₅はロツク形のメモリ
スイツチ、REWは巻戻し信号入力端子、FFは早
送り信号入力端子、PLAYは録音・再生信号入力
端子、PASはポーズ信号入力端子である。

また、TEOはテープが巻取りまたは巻戻しを
完了したときエンド信号が出力されるテープ終端
出力端子、ZDは表示器８に表示されるカウンタ
値が全て零のとき零信号が出力される零出力端
子、MDはメモリスイツチSW₅のオンの立上りに
よりあらかじめメモリされている値と表示された
カウンタ値が一致したとき一致信号が出力される
メモリ出力端子、OMMSは曲間検出信号のカウ
ントが零になつたときMMS零信号が出力される
MMS零出力端子である。なお、V_SSは電源入力
端子、V_DDは電源接地入力端子である。

このような構成において、テープが走行しセン
サ５から発信されるクロツク信号が演算制御部６
に入力されると、パルスがカウントされそのカウ
ンタ値がテープ位置として表示器８に表示され
る。ここで、メモリスイツチSW₅をオン動作する
と、その動作立上りで表示器８に表示されている
カウンタ値が演算制御部６内のメモリ装置にメモ
リされる。そして、次に表示カウンタ値がメモリ
値に一致したとき、メモリ出力端子MDから一致
信号が出力される。このとき、一致信号はメモリ
スイツチSW₅がオン状態にあるときだけ出力さ
れ、メモリスイツチSW₅がオフ状態にあるときは
出力されないようになつている。このような動作
は演算制御部６に内蔵されているゲート回路によ
つてなされる。

第２図はメモリ入力時の動作説明図、第３図は
メモリ出力時の動作説明図である。

第２図において、ａは表示器８に表示されるカ
ウンタ値、ｂはメモリスイツチSW₅の動作状態、
ｃはメモリ値をそれぞれ示す。この例では、カウ
ンタ値が「0123」のときメモリスイツチSW₅をオ
ンすると、そのオンの立上りでメモリ値「0123」
がメモリされる状態を示している。

また、第３図において、ａは表示器８に表示さ
れるカウンタ値、ｂはメモリスイツチSW₅の動作
状態、ｃは一致信号（出力時にＨ、非出力時に
Ｌ）をそれぞれ示す。メモリスイツチSW₅がオン
の状態では、テープが走行してカウンタ値がメモ
リ値「0123」に一致すると、この時点で一致信号
がメモリ出力端子MDから出力される。また、メ
モリスイツチSW₅がオフの状態では、テープが走
行してカウンタ値がメモリ値「0123」に一致して
も一致信号は出力されない。したがつて、一致信
号の出力の選択は入力側のメモリスイツチSW₅の
動作状態によつて行なうことができるため、メモ
リ出力端子MDの回路に別個に出力選択用のスイ
ツチを設ける必要がなくなり、スイツチを１個節
約することができる。

なお、零出力端子ZD、MMS零出力端子
OMMSには、図示してないが従来のように出力
選択用のスイツチが設けられる。

第４図は以上の動作を行なうためのフローチヤ
ートである。図において、ステツプ１０にてクロ
ツク信号の有無が判断され、クロツク信号が有る
と次のステツプ１１にて巻戻しモードか否かが判
断される。そして、巻戻しモードであると、ステ
ツプ１２でカウンタ値をクロツク信号により１つ
減算させ、巻戻しモードでないと（再生、録音、
早送り）ステツプ１３でカウンタ値を１つ加算さ
せる。次のステツプ１４ではメモリスイツチがオ
ンか否かが判断され、オンの場合は次のステツプ
１５でカウンタ値がメモリ値と一致しているか否
かが判断され、一致していると次のステツプ１６
で一致信号を出力する。ステツプ１０でクロツク
信号がないとき、ステツプ１４でメモリスイツチ
がオンしていないとき、またはステツプ１５でカ
ウンタ値がメモリ値と一致していないときは、ス
テツプ１７においてメモリスイツチの動作の立上
りか否かが判断され、立上りの場合は次のステツ
プ１８でカウンタ値をメモリし、立上りでない場
合はステツプ１０に戻る。したがつて、メモリス
イツチのオンの立上りでカウンタ値はメモリさ
れ、メモリスイツチがオン状態のときは一致信号
が出力され、オフ状態のときは一致信号は出力さ
れない。

このように、本考案に係るテープカウンタ装置
によると、演算制御部のメモリ入力端子の回路に
ロツク形スイツチを接続するだけで、このスイツ
チの動作状態によつて一致信号の出力を選択でき
るため、スイツチが１個節減できてコストの低減
がはかれるという効果がある。

【図面の簡単な説明】

第１図は本考案に係るテープカウンタ装置の一
実施例の構成図、第２図はメモリ入力時の動作説
明図、第３図はメモリ出力時の動作説明図、第４
図はフローチヤートである。１……カセツトテープレコーダ、２……供給側
リール、３……巻取側リール、４……回転体、５
……センサ、６……演算制御部、８……表示器、
SW₅……メモリスイツチ。

Claims

【実用新案登録請求の範囲】テープの走行にともなつて入力されるパルス信
号をカウントしてテープの位置を検出するととも
に、メモリ入力端子に入力される信号によつてそ
のときのテープ位置をメモリする演算制御部と、
この演算制御部からの信号によつてテープ位置を
表示する表示部とを備えたテープカウンタ装置に
おいて、前記演算制御部のメモリ入力端子の回路にロツ
ク形スイツチを接続し、このスイツチが動作した
ときその立上がりで前記テープ位置をメモリする
とともに、前記演算制御部に前記スイツチにてゲ
ート制御され前記演算制御部のメモリ出力端子に
接続されたゲート回路を設け、前記スイツチが動
作状態にあつてかつ検出したテープ位置がメモリ
されているテープ位置に一致したとき前記メモリ
出力端子から一致信号を出力するようにしたテー
プカウンタ装置。