JPH01320700A - パルスによって消去可能なｅｐｒｏｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電気的にＥＰＲＯＭを消去する方法及びこの
方法によって消去されるように特に構成されたＥＰＲＯ
Ｍに関するものである。

従来の技術 ＥＰＲＯＭメモリでは、各データ記憶素子、すなわち、
メモリセルは、主にＦ　Ａ　Ｍ　ＯＳ　（ｆ　ｌｏａｔ
ｉｎｇｇａｔｅ　ａｖａｌａｎｃｈｅ　１ｎｊｅｃｔｉ
ｏｎ　ＭＯＳ）型もしくはＳＡＭＯＳ　（ｓｔａｃｋｅ
ｄ　ａｖａｌａｎｃｈｅ　１ｎｊｅｃｔｉｏｎ　ＭＯＳ
）型であるフローティングゲートを備えるＭＯＳトラン
ジスタからなる。この型のトランジスタは、２つの状態
を持つことができる。

従って、Ｎ−チャネルＭＯ３トランジスタでは、第１の
状態では、電荷はフローティングゲートにトラップされ
ない。ソースとドレインの間には導通チャネルが存在し
うる。トランジスタは導通であり、閉スィッチとして働
く。第２の状態では、電子がフローティングゲートにト
ラップされる。

これによって、ソースとドレインとの間の基板に導通チ
ャネルが生じることを防ぐ。この場合、トランジスタは
オフで、開スイッチとして働く。

フローティングゲートを備えるＭＯＳトランジスタは、
通常、例えば、通常の動作電圧より高い直流高電圧をコ
ントロールゲートに、その電圧より僅かに低い直流高電
圧をドレインに印加することによってプログラムされる
。コントロールゲートに印加される電圧は例えば約１２
．５　Ｖであり、ドレインに印加される電圧は例えば約
１０Ｖである。

−ソースは、アース電位にある。電子は２つの電界の影
響を受ける。この２つの電界とは、１つがソースとドレ
インとの間の水平方向の電界であり、もう１つはドレイ
ンとコントロールゲートの間の鉛直方向の電界である。

鉛直な電界は一部の電子の通路を偏向させ、これらの電
子はフローティングゲートに注入される。

この型のメモリでは、イオン化させる放射線、例えば、
紫外線を照射して、消去を行う。この照射によって、ト
ラップされた電子にフローティングゲートを離れるのに
十分なエネルギーを与える。

この型のＥＦＲＯＭは、カプセルで保護されているが、
窓を備えているので、紫外線照射が消去されるべきメモ
リセルに届く。

従って、この型のメモリを消去するには、オペレータは
、このメモリに紫外線照射を受けさせるようにメモリを
入れたケースを扱わなければならない。

発・明が解決しようとする課題 標準的なＥＰＲＯＭは、プログラムしたのと同じ方法で
は電気的に消去することはできない。それは、−旦、十
分な量の電子をトラップさせると、トランジスタを導通
にすることは二度とできないからである。従って、プロ
グラミング中に使用する電位を反転して印加することに
よって単純に消去させることはできない。しかし、電気
的に消去可能なＥＰＲＯＭは、既に提案されている。そ
のメモリセルは、各々、フローティングゲートを備える
ＭＯＳトランジスタから構成される。そのポリシリコン
フローティングゲートの上面には「しわ」がある。消去
は、基板をアース電位にしたままで高い正の電位をコン
トロールゲートに印加した時のフローティングゲートの
上面の「しわ」とコントロールゲートとのスパイク効果
によって行われる。

しかし、フローティングゲートの多結晶質シリコンの上
面の物理的な構造に密接な関係があるこの消去を正確に
行うことができない。また、「、シわ」が存在するため
、セルの劣化が生じる恐れがある。

また、既に、電気的に消去可能なメモリ、例えば、ＥＥ
ＰＲＯＭが存在する。ＥＥＰＲＯＭセルは、通常、フロ
ーティングゲートを備えるＭＯＳトランジスタを含む。

このＭＯＳトランジスタのフローティングゲートと基板
の間には、局所的に薄くなっている酸化物層があり、そ
のＭＯＳトランジスタはアクセストランジスタに直列に
接続されている。この場合、消去は、トンネル効果によ
って行われる。しかし、これらのメモリは大きく、ＥＰ
ＲＯＭよりも長く且つ複雑な製造過程が必要である。

課題を解決するための手段 本発明は、上記の欠点を解消するために、ホットキャリ
ア効果によってＥＰＲＯＭを電気的に°消去する方法を
提供することを目的にしている。この方法は、標準的な
ＥＰＲＯＭで使用される。しかし、ＭＯＳ型メモリセル
用の基板として使用されるシリコンウェーハは、ＥＰＲ
ＯＭの制御回路のメモリセル群か他のメモリセル群を絶
縁させるか、もしくはＥＰＲＯＭの制御回路の各メモリ
セルとその近傍のセルを個々に絶縁させるために、前処
理を受ける。本発明の方法によって、前者の場合には絶
縁されたメモリセル群全体を消去することができ、後者
の場合には各メモリセルを個々に消去することができる
。

この消去はパッケージ上に対して遠隔処理できるので、
この方法によって消去できるＥＰＲＯＭは、容易にアク
セスできる環境に置くことはもはや重要ではない。

本発明は、基板上に拡散形成され且つチャネルによって
分離されたソースとドレインと、互いに重なったフロー
ティングゲート及びコントロールゲートとを各々有し、
フローティングゲートはゲート酸化物層によって基板か
ら絶縁されており、また、別の酸化物層によってコント
ロールゲートから絶縁されている構造の、フローティン
グゲートを備えるＭＯＳトランジスタから各々メモリセ
ルが構成されており、そのＭＯＳトランジスタのいくつ
かは電気的にプログラムされており、従って、フローテ
ィングゲートに電子がトラップされている、メモリセル
マトリックスによって構成されるＥＰＲＯＭの電気的消
去方法において、消去すべきメモリセルのドレイン、ソ
ース及びチャネルを接続して、コントロールゲートに対
して正の振幅を持つ１連の矩形電圧信号をそれらに印加
して、ゲート酸化物層を突き抜けて基板の方へ電子を越
えさせることによってフローティングゲートにトラップ
された電子を抽出することができることを特徴とする方
法に関するものである。

本発明は、また、電気的に消去できるＥＰＲＯＭに関す
るものである。

実施例 本発明のその他の特徴及び利点は、添付図面を参照して
行う以下の説明によって明らかになろう。

分かり易くするために、図面の同じ要素には、同じ参照
番号を付した。

第１図は、フローティングゲート２を備えるＭＯＳトラ
ンジスタを有する型式のメモリセル１を示している。本
発明によるＥＰＲＯＭは、メモリセルｌのマトリックス
からなる。各ＭＯＳトランジスタは、２つの電極を備え
る。この電極は、各々、ドレイン３とソース４で、基板
５上に拡散されており、チャネル８によって分離されて
いる。

コントロールゲート６はフローティング’ｆ−）　２の
上に堆積されており、フローティングゲート２自体も基
板の上に堆積されている。フローティングゲート２は、
ゲート酸化物７によって基板５から絶縁されている。ま
た、他の誘電体層９によってコントロールゲート６から
絶縁されている。第３の誘電体層ｌＯは、ユニット全体
を被覆している。

金属ハツト１１は、ドレイン３、ソース４、コントロー
ルゲート６及び基板５に電力供給するためのコンタクト
を形成している。゛ 図示した実施例は、Ｎ−チャネルＭＯ３トランジスタで
ある。ドレイン３とソース４は、ｐ−形層板５のｎ゛形
拡散領域によって形成される。コントロールゲート６と
フローティングゲート２は、例又は、多結晶質シリコン
で形成されている。ゲート酸化物層７は、例えば、シリ
コン酸化物からなる。誘電体層９はすなわち層間ポリシ
リコン酸化物であり、誘電体層１０もまたシリコン酸化
物からなる。

消去すべきメモリセルのドレイン３、ソース４及びチャ
ネル８は一緒に接続され、消去方法は、コントロールゲ
ートに対して正の振幅を有する一連の矩形電圧信号をそ
れらに印加することからなる。

ドレイン３、ソース４及びチャネル８は一緒に接続され
てあり、約１３Ｖの振幅を有する電圧矩形波を受ける。

この電圧は、ゲート酸化物層の厚さによって変化する。

この実施例では、厚さは約２５０人である。コントロー
ルゲートは、アースになっている。矩形信号の立ち上が
り時間は、１マイクロ秒よりかなり短く、セルを消去す
る矩形信号の数は約１０３である。例えば、周波数ＩＭ
Ｈｚで、立ち上がり時間が約３００ナノ秒の信号１０３
個で消去を行うと、良い結果が得られる。

第２図は、電界Ｅが印加されるフローティングゲー）Ｍ
Ｏ３構造のエネルギー帯のグラフである。

Ｘ軸はこの構造の層の厚さ方向のディメンションであり
、Ｙ軸は電子エネルギーを示す。

基板５の上にはフローティングゲート２があり、そのフ
ローティングゲートの上にはコントロールゲート６があ
る。フローティングゲート２はゲート酸化物層７によっ
て基板から絶縁されており、また、他の酸化物層９によ
ってコントロールゲートから絶縁されている。

２つのエネルギー帯が、半導体中に画成されている。価
電子帯２１は最も低いエネルギー帯に対応し、伝導帯２
２は最も高いエネルギー帯に対応する。

低温でこの構造にエネルギーを全く供給しない時、電子
は価電子帯を満たし、伝導帯はほとんど空である。

周期的な信号をＭＯＳトランジスタの電極と基板に印加
すると、この構造のエネルギー帯２１．２２は湾曲し、
電位の展開乃至変化に従う。

プログラムされたメモリセルでは、フローティングゲー
ト２に蓄積された電子、すなわち、自由キャリアは、少
しである。

これらの自由キャリアは、エネルギーを獲得する。しか
し、それらの数は、エネルギー帯の曲線に対抗するには
十分ではない。エネルギー帯の均衡を回復させるために
、電子−正孔対が発生する。

この電子−正孔対の発生は、瞬時のものではない。

その時、均衡で存在する電界より大きい電界を注入され
た蓄積された自由キャリアに印加する。

これらのキャリアは加速され、フローティングゲート２
から基板５に移動する。その移動中、結晶格子と衝突し
て、そのエネルギーの一部分を消失する。この方法は、
ホットキャリア効果法と呼ばれている。各矩形信号で、
少しの電子、すなわち、大きいエネルギーを得たものだ
けがゲート酸化物層７を横切ることができる。いくつか
の連続した矩形信号を印加すると、プログラミング中に
注入された自由キャリアを全部抽出することができる。

この消去効果は、エネルギー帯が不均衡な間知形信号の
立ち上がりエツジの時だけ生じる。電子−正孔対の発生
によってエネルギー帯の均衡が回復される。そのため、
矩形信号の立ち上がり時間が電子−正孔対の発生／再結
合時間より短い方が好ましいのである。この方法では、
プログラミングの間に注入された電子だけが抽出される
。フローティングゲート２とゲート酸化物層７との間の
インターフェイスに電子の多量の堆積が生じる。

ゲートに対して基板の電位を１２Ｖから２０Ｖ高電位に
するだけでは消去することができないことに注意しよう
。ところが、一連の急勾配の立ち上がりエツジを有する
矩形信号を印加すると、本発明による消去が可能である
。

抽出される電子だけが“熱”せられるの、で、消去する
電流は低く、約１ピコアンペアである。プログラミング
に使用される電流はそれより大きく、約１ミリアンペア
である。

消去効果は高い。第１図に示したチャネル８０表面全部
が使用される。この表面は、フローティングゲート２０
表面もしくはゲート酸化物層７０表面に対応する。

一チャネルの表面が大きいほど、消去時間は短い。

プログラミングには、ピッチオフゾーンがあり、使用す
る表面はチャネル８０表面の小さい部分だけを被覆する
。

この消去方法は、現在のＥＦＲＯＭに使用される。しか
し、メモリの全回路が消去の開作動できるように、メモ
リセルをコントロール回路から絶縁されたウェルに形成
するのが好ましい。この場合、絶縁されたウェルがメモ
リセル群を囲むように構成し、そのウェルに接続された
コンタクトは、そのメモリセル群全て矩形波を印加する
ように使用して、そのメモリセル群全てのメモリセルを
消去することができる。必要ならば、この群は、本発明
によって製造されたＥＰＲＯＭの全メモリセルを絶縁す
るのにも使用される。

°　別の実施態様によると、各々、ウェル内で絶縁され
たメモリセルが提供される。このウェルにアクセスを提
供するコンタクトによって、消去に使用する一連の矩形
信号を印加することができる。

メモリセルは個々に消去され、この消去によって近傍の
セルの作動を妨げることも、メモリの制御回路の作動を
妨げることもない。

以下に説明する方法のどちらかによって、絶縁を実施す
ることができる。これらの方法は、セルの群を絶縁する
のにも、各メモリセルを絶縁するのにも使用される。

本発明によるＥＰＲＯＭの面積は約３０μｍ２である。

公知の型のＥＥＰＲＯＭの面積は、約１００μｍ２であ
る。ＥＥＰＲＯＭの代わりにＥＰＲＯＭを使用すると、
スペース利用効率を実質的に高めることができる。これ
は、集積回路工業では、常己価値のある特徴である。

第３図は、第１の実施態様によって個々に絶縁されたメ
モリセルの断面図である。この絶縁は、二重ウェル拡散
によって行われる。図示した実施例では、ＥＰＲＯＭの
基板３１は、ｐ−形である。

第１のウェル３２には、逆の導電形、すなわち、ｎ−形
が使用される。このウェルの内側には、更に逆の導電形
、すなわち、ｐ−形の第２のウェルが使用される。この
拡散は、マスクを使用して実現するのが簡単である。フ
ローティングゲートを備えるＭＯＳトランジスタは、絶
縁されたｐ−形基板３３に従来の方法によって形成され
る。

消去のための一連の矩形信号を入力すると、初めの基板
３１から完全に絶縁されたｐ−・ｎ−（３３，３２）接
合は、電子なだれ過程を受ける。これによって、望まし
くない電流が発生する。この電流は、わずかに大きな消
去電流である。

第４図は、第２の実施態様によって個々に絶縁されたメ
モリセルの断面図である。この第２の実施態様は、高エ
ネルギー酸素打ち込み方法からなる。酸素は、メモリの
通常の基板４１内のシリコンと結合して、シリコン酸化
物を形成する。ｐ−形の酸化物領域４２は、通常の基板
４１に得られる。この高エネルギーによって基板４１へ
の領域の打ち込みの深さを決定することができる。

壁を酸化するには高エネルギー酸素打ち込み方法が使用
されるが、これは、エネルギーを変化させて実施される
。従って、鉛直方向の酸化物バリア４３が、領域４２の
端部に形成され、この領域４２と共に絶縁りエルを形成
する。フローティングゲートＭＯ３トランジスタは、ウ
ェルの内側で絶縁されたｐ−形基板４４に従来の方法に
よって形成された。この実施態様では、消去中に望まし
くない電流は生じない。しかし、この型の酸化を実施す
るのは困難である。

メモリセルの群を絶縁しようとする時には、これらの方
法のどちらかが適用でき、そのあとで、絶縁されたｐ−
形基板にＭＯＳトランジスタ群を形成するだけで十分で
ある。

【図面の簡単な説明】

第１図は、フローティングゲートを備えるＭＯＳトラン
ジスタを有するメモリセルの断面図であり；４・ 第２図は、電界を印加した時のフロー、ティングゲート
を備えるＭＯＳトランジスタのエネルギー帯のグラフで
あり； 第３図は、二重ウェルによって個々に絶縁されたＭＯＳ
トランジスタのメモリセルの断面図であり一； 第４図は、高エネルギー酸素打ち込みによって個々に絶
縁されたＭＯＳトランジスタのメモリセルの断面図であ
る。 （主な参照番号） １ｅｌ壷メモリセル ２・・・フローティングゲート ３・・・ドレイン　　４・・・ソース ５・・・基板　　　　６・・・コントロールゲート７・
・・ゲート酸化物層 ８・・・チャネル　９．１０・・・酸化物層１１・・・
金属パッド　２１・・・価電子帯２２・・・伝導帯　　
　３１・・・基板３２・・・ｎ−形ウエル ３３・・・ｐ−形ウエル ４１・・・基板　　　４２・・・ｐ−形成化物領域４３
・・・酸化物バリア ４４・・・基板

Claims (6)

【特許請求の範囲】
1. （１）基板上に拡散形成され且つチャネルによって分離
   されたソースとドレインと、互いに重なったフローティ
   ングゲート及びコントロールゲートとを各々有し、フロ
   ーティングゲートはゲート酸化物層によって基板から絶
   縁されており、また、別の酸化物層によってコントロー
   ルゲートから絶縁されている構造の、フローティングゲ
   ートを備えるＭＯＳトランジスタから各々メモリセルが
   構成されており、そのＭＯＳトランジスタのいくつかは
   電気的にプログラムされており、従って、フローティン
   グゲートに電子がトラップされている、メモリセルマト
   リックスによって構成されるＥＰＲＯＭの電気的消去方
   法において、消去すべきメモリセルのドレイン、ソース
   及びチャネルを接続して、コントロールゲートに対して
   正の振幅を持つ１連の矩形電圧信号をそれらに印加して
   、ゲート酸化物層を突き抜けて基板の方へ電子を越えさ
   せることによってフローティングゲートにトラップされ
   た電子を抽出することができることを特徴とする方法。
2. （２）上記矩形信号の立ち上がり時間は、電子−正孔対
   の発生−再結合のための平均時間である一定の時間より
   短いことを特徴とする請求項１に記載のＥＰＲＯＭの消
   去方法。
3. （３）上記メモリセルの少なくとも１つの群は、絶縁ウ
   ェル内に含まれており、その結果、１つのメモリセルの
   群を消去することによってメモリの制御回路の作動を妨
   げることがないことを特徴とする請求項１もしくは２に
   記載の方法による消去可能なＥＰＲＯＭ。
4. （４）各メモリセルは、他のメモリセルから絶縁されて
   おり、その結果、メモリセルの消去によって近傍のメモ
   リセルの作動を妨げることも、該メモリの制御回路の作
   動を妨げることもないことを特徴とする請求項１もしく
   は２に記載の方法による消去可能なＥＰＲＯＭ。
5. （５）メモリセルの少なくとも１つの群もしくは各メモ
   リセルの絶縁は、上記ＥＰＲＯＭの通常の基板と反対の
   導電形の第１のウェルを拡散し、該第１のウェルの内側
   に上記基板と同じ導電形の第２のウェルを拡散すること
   によって実施されることを特徴とする請求項３もしくは
   ４に記載のＥＰＲＯＭ。
6. （６）上記のメモリセルの少なくとも１つの群もしくは
   各メモリセルの絶縁は、第１の段階で上記メモリの基板
   に高エネルギー酸素を深く打ち込むことによって酸化物
   領域を得、第２の段階でこのように形成された該酸化物
   領域の端部にエネルギーを変化させながら高エネルギー
   酸素を打ち込んで、その結果、上記酸化物領域と共に酸
   化物ウェルを形成する鉛直方向のバリアを得ることを特
   徴とする請求項３もしくは４に記載のＥＰＲＯＭ。