JPH01315845A

JPH01315845A - 画像のダイレクトメモリアクセス装置

Info

Publication number: JPH01315845A
Application number: JP14906688A
Authority: JP
Inventors: Taketo Sakuragi; 武人櫻木
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1988-06-16
Filing date: 1988-06-16
Publication date: 1989-12-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はグラフィック表示装置において画像メモリ°に
データを転送するダイレクトメモリアクセス（ＤＭＡ）
装置に関する。

（従来の技術）グラフィック表示装置の画像メモリは、表示器の表示面
に対応きせてアドレスが構成されている。

従って、表示面の表示走査ラインが変わると、アドレス
は連続しない。　従来は、アドレスの連続している主メ
モリからアドレスの連続していない画像メモリにデータ
を転送する際には、１データ毎にアドレスをプログラム
上で演算して、データの転送を行っていた。

（発明が解決しようとする課題）しかし、近年のグラフィック表示装置の表示画面の解偉
度の向上傾向に伴って、主メモリから画像メモリへデー
タ転送する際に、１データ毎にアドレスをプログラム上
で演算していたのでは、転送時間が長くなり、グラフィ
ック表示装置の表示速度に影響を与え、実用的ではなく
なってくる。

本発明は、上記の問題を解決するため、不連続なアドレ
ス演算であっても、速やかに実行できる装置を提供する
ことを目的としている。

（課題を解決するための手段）本発明は、画像メモリのＸアドレスおよびＸアドレスを
保持するそれぞれＸレジスタとＸレジスタと、前記Ｘア
ドレスおよびＸアドレスの増分を保持するそれぞれΔＸ
レジスタおよびΔＹＸレジスタ、Ｘレジスタの内容とΔ
Ｘレジスタの内容とを加算し結果をＸレジスタに、およ
びＸレジスタの内容とΔＹＸレジスタ内容とを加算し結
果をＸレジスタに出力するそれぞれＸ加算器およびＸ加
算器とを備えて、ざらに、１ラインのデータ転送数を保
持するＮレジスタと、該転送数を計数した後前記Ｘレジ
スタをクリアしＸレジスタに前記Ｘ加算器の出力をロー
ドするカウンタと、画像メモリの転送先ベースアドレス
を保持するベースアドレスレジスタとを備えて、前記Ｘ
レジスタの内容と前記Ｘレジスタの内容とをＸＸ加算器
で加算し、該ＸＸ加算器の結果と前記ベースアドレスレ
ジスタの内容をアドレス加算器で加算して、該アドレス
加算器の結果で主メモリから画像メモリへデータ転送を
行うものである。

（実施例）第１図は本発明の一実施例を示すブロック図で、１はク
リア機能を有するＸレジスタ、２はＸアドレスの増分を
保持するΔＹＸレジスタ３は同じくクリア機能を有する
Ｘレジスタ、４はＸアドレスの増分を保持するΔＸレジ
スタ、５はベースアドレスレジスタ、６はデータの転送
数を保持するＮレジスタ、７はカウンタ、８はＸレジス
タ１の内容とΔＹレジスタ２内容を加算し、結果をＸレ
ジスタ１に出力するＸ加算器、９はＸレジスタ３の内容
とΔＸレジスタ４の内容とを加算し、結果をＸレジスタ
３に出力するＸ加算器、１０はＸレジスタ１の内容とＸ
レジスタ３の内容とを加算するＸＸ加算器、１１はベー
スアドレスレジスタ５の内容とＸＸ加算器１０の結果と
を加算するアドレス加算器、１２は画像メモリ、１３は
主メモリである。

（作用）第２図は主メモリ１３と画像メモリ１２のアドレスの位
置関係を示す図で、（イ）は主メモリ１３側、（ロ）は
画像メモリ１２側を示し、２１は画像メモリ１２のベー
スアドレス、Ｎは１ラインのデータの転送数である。　
主メモリ１３の連続したアドレスに格納されている画像
データを、第２図（ロ）のように画像メモリ１２の一部
に転送する場合、１ラインの最後のアドレスと次のライ
ンの最初のアドレスとは不連続となる。

次に動作を説明する。　先ず、初期処理として、Ｘアド
レスおよびＸアドレスの増分ΔＸ、ΔＹがそれぞれΔＸ
レジスタ４およびΔＹＸレジスタ２、ベースアドレス２
１がベースアドレスレジスタ５に、１ラインのデータの
転送数ＮがＮレジスタ６に供給される。　ここで、Ｘア
ドレスの増分ΔＹは、画像メモリ１２の１ラインの全ア
ドレス数である。　ついで、Ｘレジスタ３およびＸレジ
スタ１がクリアされ、同時にＮレジスタ６の転送数Ｎが
カウンタ７にロードされる。　この状態ではＸＸ加算器
１０の出力は零であるので、ベースアドレスレジスタ５
のベースアドレス２１が、アドレス加算器１１の出力と
なり、主メモリ１３から画像メモリ１２のベースアドレ
ス２１にデータが転送される。　データの転送が終了す
ると、Ｘレジスタ３の内容とΔＸレジスタ４の内容とが
Ｘ加算器９で加算され、その出力Ｘ＋ΔＸがＸレジスタ
３にロードされる。　同時にカウンタ７はカウントダウ
ンし、Ｎ−１となる。　以上の動作をカウンタ７の内容
が零になるまで繰り返す。

カウンタ７の内容が零の状態でデータの転送が終了した
後゛、Ｘレジスタ１の内容（最初は零）とΔＹレジスタ
２内容とがＸ加算器８で加算され、その出力のＹ＋ΔＹ
がＸレジスタ１にロードきれる。　同時にＸレジスタ３
がクリアされ、ざらに、カウンタ７にはＮレジスタ６の
転送数Ｎがロードされる。　そして、Ｙレジスタ１の内
容とＸレジスタ３の内容とがＸＹ加算器１０で加算され
、この出力とベースアドレスレジスタ５のベースアドレ
ス２１とがアドレス加算器１１で加算されて、画像メモ
リ１２の転送先アドレスが出力され、データの転送が行
なわれる。

以上の動作を繰り返すことによって、主メモリ１３から
画像メモリ１２へ、高速にデータを転送することができ
る。　ここで、前述したように、Ｙアドレスの増分△Ｙ
を画像メモリ１２の１ラインの全アドレス数にしている
ので、第２図（ロ）のように、転送する画像データの１
ラインの最後のアドレスと次のラインの最初のアドレス
が不連続であっても、データの転送が可能である。

（発明の効果）以上説明したように、本発明によれば、アドレス演算を
データ転送と同時に行なうので、高速に画像データを転
送することができ、ざらに、転送先のアドレスが不連続
であっても、転送可能である等の利点があり、グラフィ
ック表示装置の表示画面の解像度の向上を、表示速度の
低下を招くことなく実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
主メモリと画像メモリのアドレスの位置関係を示す図で
ある。１・・・Ｙレジスタ、２・・・△Ｙレジスタ、３・・・
Ｘレジスタ、４・・・ΔＸレジスタ、５・・・ベースア
ドレスレジスタ、６・・・Ｎレジスタ、　７・・・カウンタ、８・・・Ｙ
加算器、　　９・・・ｘｍ算器、１０・・・ＸＹ加算器
、　　１１・・・アドレス加算器、　１２・・・画像メ
モリ、　　１３・・・主メモリ。

Claims

【特許請求の範囲】

画像メモリのＸアドレスを保持するＸレジスタと、Ｙア
ドレスを保持するＹレジスタと、前記Ｘアドレスの増分
を保持するΔＸレジスタと、前記Ｙアドレスの増分を保
持するΔＹレジスタと、前記Ｘレジスタの内容と前記Δ
Ｘレジスタの内容とを加算し結果を前記Ｘレジスタに出
力するＸ加算器と、前記Ｙレジスタの内容と前記ΔＹレ
ジスタの内容とを加算し結果を前記Ｙレジスタに出力す
るＹ加算器と、前記Ｘレジスタの内容と前記Ｙレジスタ
の内容とを加算するＸＹ加算器と、１ラインで転送する
データの転送数を保持するＮレジスタと、前記転送数を
計数した後に前記Ｘレジスタをクリアし前記Ｙレジスタ
に前記Ｙ加算器の出力をロードするカウンタと、前記画
像メモリの転送先ベースアドレスを保持するベースアド
レスレジスタと、該ベースアドレスレジスタの内容と前
記ＸＹ加算器の結果とを加算するアドレス加算器とを備
えてアドレスの連続している主メモリからアドレスの連
続しない画像メモリへデータを高速に転送することを特
徴とする画像のダイレクトメモリアクセス装置。