JPH01311778A - 映像受信回路 - Google Patents
映像受信回路Info
- Publication number
- JPH01311778A JPH01311778A JP14396688A JP14396688A JPH01311778A JP H01311778 A JPH01311778 A JP H01311778A JP 14396688 A JP14396688 A JP 14396688A JP 14396688 A JP14396688 A JP 14396688A JP H01311778 A JPH01311778 A JP H01311778A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- aft
- signal
- video
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 235000013351 cheese Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像受信回路に関し、特にＰＬＬ回路波回路に
使用したテレビジョン受像機は、第３図に示す構成をと
っていた。第３図においてｌはチューナ回路７０入力端
子、２はチューナ回路７の出力端子、３は映像信号処理
回路９の入力端子、４は映像信号処理回路９の出力端子
、５はＩ ＦＡＧＣフィルタコンデンサ、６はＩＦＡＧ
Ｃ回路のｓ作を制？ｆｆ１ｆるスイッチ回路としてのＩ
ＦＡＧＣデイフィートスイッチ、１１は１゛■放送受信
用のアンテナであり、７はチューナ回路、８はＰＬＬ回
路、９は映像信号処理回路である。
使用したテレビジョン受像機は、第３図に示す構成をと
っていた。第３図においてｌはチューナ回路７０入力端
子、２はチューナ回路７の出力端子、３は映像信号処理
回路９の入力端子、４は映像信号処理回路９の出力端子
、５はＩ ＦＡＧＣフィルタコンデンサ、６はＩＦＡＧ
Ｃ回路のｓ作を制？ｆｆ１ｆるスイッチ回路としてのＩ
ＦＡＧＣデイフィートスイッチ、１１は１゛■放送受信
用のアンテナであり、７はチューナ回路、８はＰＬＬ回
路、９は映像信号処理回路である。
第３図において、テレビジョン放送受信用のアンテナ１
５により受信されたテレビジョン信号はり局部見損回路
７３の局発出力信号７３１と混合される。ここで局発出
力信号７３１は、高周波増幅回路７１の出力信号よりも
一定周波数（日本では５８．７５ＭＨｚ、以下固有周波
数と呼ぶ）だけ高い周波数全持つ振幅一定の信号である
ので、混合回路７２の出力する映像中間周波信号７０１
の周波数はアンテナ１１入力の周波数に関係なく一定に
なる。但し、局発出力信号７３１は周囲温度変化や経時
変化等により周波数が変動するので、映像中間周波数も
変化してしまう。このため、映像信号処理回路９のＡＦ
Ｔ回路９５により映像中間周波数の変動を検出し、変動
の程度に応じた電圧を局部発振回路７３に加えて映像中
間周波数が一定になるようにしている。
５により受信されたテレビジョン信号はり局部見損回路
７３の局発出力信号７３１と混合される。ここで局発出
力信号７３１は、高周波増幅回路７１の出力信号よりも
一定周波数（日本では５８．７５ＭＨｚ、以下固有周波
数と呼ぶ）だけ高い周波数全持つ振幅一定の信号である
ので、混合回路７２の出力する映像中間周波信号７０１
の周波数はアンテナ１１入力の周波数に関係なく一定に
なる。但し、局発出力信号７３１は周囲温度変化や経時
変化等により周波数が変動するので、映像中間周波数も
変化してしまう。このため、映像信号処理回路９のＡＦ
Ｔ回路９５により映像中間周波数の変動を検出し、変動
の程度に応じた電圧を局部発振回路７３に加えて映像中
間周波数が一定になるようにしている。
チー−す回路７の出力部子２から出力された映像中間周
波信号７０１は、入力端子３から映像信号処理回路９に
加えられ、映像中間周波増幅回路９１で増幅され、映像
中ｒ＃１１ＦｊＪ波増幅回路９１の出力信号１ｄＰＬＬ
回路８の位相比較回路８１に加えられる。
波信号７０１は、入力端子３から映像信号処理回路９に
加えられ、映像中間周波増幅回路９１で増幅され、映像
中ｒ＃１１ＦｊＪ波増幅回路９１の出力信号１ｄＰＬＬ
回路８の位相比較回路８１に加えられる。
ＰＬＬ回路８は、位相比較回路８１．低域フィルタ８２
．電圧制御発振回路（以下７００回路と略称する）によ
り構成され、位相比較回路８１に■ＣＯ回路８３の出力
信号以外に信号が加えられていないときは、ｖＣＯ回路
８３はある一定の周波数（以下フリーラン周波数と祢す
る）で発振している。位相比較回路８１にある周波数を
持つ信号が入力されると、位相比較回路８１により入力
１ｊ′号の周波数及び位相とＶＣＯ回路８３の出力信号
の周波数及び位相が比較されて、両信号の周波数差と位
相差に対応する誤差信号８１１が位相比較回路８１から
出力される。
．電圧制御発振回路（以下７００回路と略称する）によ
り構成され、位相比較回路８１に■ＣＯ回路８３の出力
信号以外に信号が加えられていないときは、ｖＣＯ回路
８３はある一定の周波数（以下フリーラン周波数と祢す
る）で発振している。位相比較回路８１にある周波数を
持つ信号が入力されると、位相比較回路８１により入力
１ｊ′号の周波数及び位相とＶＣＯ回路８３の出力信号
の周波数及び位相が比較されて、両信号の周波数差と位
相差に対応する誤差信号８１１が位相比較回路８１から
出力される。
位相比較回路より出力された誤差信号８１１は低域フィ
ルタ８２で平滑されてからｖＣＯ回路８３に加えられ、
位相比較回路８１０人力信号との周波数差と位相差を少
なくする方向に■ＣＯ回路８３を制御する。この結果、
位相比較回路８１０入力信号の周波数とＶＣＯ回路８３
のフリーラン周波数とが十分近接した場合には、■ＣＯ
回路８３の出力信号は最終的には位相比較回路８１０人
力信号と周波数が等しくかつ振幅の一定した信号になり
、いわゆるＰＬＬ回路がロック状態となる。
ルタ８２で平滑されてからｖＣＯ回路８３に加えられ、
位相比較回路８１０人力信号との周波数差と位相差を少
なくする方向に■ＣＯ回路８３を制御する。この結果、
位相比較回路８１０入力信号の周波数とＶＣＯ回路８３
のフリーラン周波数とが十分近接した場合には、■ＣＯ
回路８３の出力信号は最終的には位相比較回路８１０人
力信号と周波数が等しくかつ振幅の一定した信号になり
、いわゆるＰＬＬ回路がロック状態となる。
第３図において、位相比較回路８１への入力信号は、映
像中間周波信号を映像中間周波増幅回路９１で増幅した
ものなので、ＰＬＬ回路８がロックした状態ではＶＣＯ
回路８３の出力信号は映像中間周波数と同−周波数で振
幅の一足した信号になる。
像中間周波信号を映像中間周波増幅回路９１で増幅した
ものなので、ＰＬＬ回路８がロックした状態ではＶＣＯ
回路８３の出力信号は映像中間周波数と同−周波数で振
幅の一足した信号になる。
次に映像検波回路９２により映像中間周波信号を検波す
るには、映像中間周波信号の他に映像中間周波信号と同
一周波数でかつ位相が１８０度ずれた振幅一定の信号が
必要であるが、ＰＬＬ回路８がロックじている状態では
位相比較回路の入力（ｆｆ号と７００回路の出力信号と
の位相差は９０度なので、ＶＣＯ回路８３り出力信号を
移相回路９３に加えて映１ｊ中間周波信号との位相差全
１８０度にしてから映像検波回路９２に加えている。
るには、映像中間周波信号の他に映像中間周波信号と同
一周波数でかつ位相が１８０度ずれた振幅一定の信号が
必要であるが、ＰＬＬ回路８がロックじている状態では
位相比較回路の入力（ｆｆ号と７００回路の出力信号と
の位相差は９０度なので、ＶＣＯ回路８３り出力信号を
移相回路９３に加えて映１ｊ中間周波信号との位相差全
１８０度にしてから映像検波回路９２に加えている。
映像中間周波増幅回路９１の出力信号は映像検波回路９
２に加えられ、ＶＣＯ回路８３の出力信号にエリ検波さ
れる。映像検波回路９２の出力信号は映像増幅回路９４
により増幅されて映像信号処理回路９の出力端子４から
出力されるが、映像信号処理回路の入力端子３から人力
される映像中間周波信号の信号レベルが変動しても出力
端子４から出力される映像信号の信号レベルが一定とな
るようＫ Ｉ Ｆ ＡＧＯ回路９６が動作する。なおＩ
ＦＡＧＣデイフィートスイッチ６を閉じると映像中間周
波信号とｖＣＯ回路８３の出力信号とを比較して両信号
の周波数差と位相差に対応した誤差信号８１１が出力さ
れるため、誤差信号８１１を利用してＡＦＴ回路９５で
チェーナ回路７の局部発成回路７３を制御する信号を作
成して局部発振回路７３に加えている。従ってＡＦＴ回
路９５では周波数の比較を行っていないため、ＡＦＴ同
調コイルは使用しない。
２に加えられ、ＶＣＯ回路８３の出力信号にエリ検波さ
れる。映像検波回路９２の出力信号は映像増幅回路９４
により増幅されて映像信号処理回路９の出力端子４から
出力されるが、映像信号処理回路の入力端子３から人力
される映像中間周波信号の信号レベルが変動しても出力
端子４から出力される映像信号の信号レベルが一定とな
るようＫ Ｉ Ｆ ＡＧＯ回路９６が動作する。なおＩ
ＦＡＧＣデイフィートスイッチ６を閉じると映像中間周
波信号とｖＣＯ回路８３の出力信号とを比較して両信号
の周波数差と位相差に対応した誤差信号８１１が出力さ
れるため、誤差信号８１１を利用してＡＦＴ回路９５で
チェーナ回路７の局部発成回路７３を制御する信号を作
成して局部発振回路７３に加えている。従ってＡＦＴ回
路９５では周波数の比較を行っていないため、ＡＦＴ同
調コイルは使用しない。
この事は部品点数が少なくでき、かつ映像信号処理回路
９をＩＣ化する際には端子を削減出来るという大きなメ
リットがあるが、ＰＬＬ回路８の同調を調整する時にＡ
ＦＴ回路９５が動作したままだと局部発振回路７３の発
振周波数が固定されていないためはＰＬＬ回路８の同調
を調整すれば局部発振回路７３０発撮周波数も変化して
しまうため調整しにくいという欠点がある。
９をＩＣ化する際には端子を削減出来るという大きなメ
リットがあるが、ＰＬＬ回路８の同調を調整する時にＡ
ＦＴ回路９５が動作したままだと局部発振回路７３の発
振周波数が固定されていないためはＰＬＬ回路８の同調
を調整すれば局部発振回路７３０発撮周波数も変化して
しまうため調整しにくいという欠点がある。
本発明の目的は上述した欠点を除去し、ＩＦＡＧＣディ
フィ・−トスイッテと連動して動作するＡＦＴデイフィ
ーｔ・スイッチ回路により、同調コイル全使用し、たい
人ＦＴ回路＝２ Ｐ Ｎ−、Ｌ回路の同調調整時に断と
じつる映像受信回路を提供することにある。
フィ・−トスイッテと連動して動作するＡＦＴデイフィ
ーｔ・スイッチ回路により、同調コイル全使用し、たい
人ＦＴ回路＝２ Ｐ Ｎ−、Ｌ回路の同調調整時に断と
じつる映像受信回路を提供することにある。
〔課題全解決するための手段〕
本発明の映像受信回路は、位相同期回路を利用して映像
検波を行う映像受信回路に訃いて、Ｉ）Ｌ Ｌ回路の有
する位相比較回路の出力（（対応して外付同調コイルを
利用しないＡＦＴ回路の制御を行なうとともにＰＬＬ回
路の同調調整時には前記ＡＦＴ回路の動作全停止する手
段金偏えて構成される。
検波を行う映像受信回路に訃いて、Ｉ）Ｌ Ｌ回路の有
する位相比較回路の出力（（対応して外付同調コイルを
利用しないＡＦＴ回路の制御を行なうとともにＰＬＬ回
路の同調調整時には前記ＡＦＴ回路の動作全停止する手
段金偏えて構成される。
次に本発明について図面全参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のデイフィートスイッチ回路５．１０とＡ
ＦＴ回路９５の部分全詳細に示す回路図】２はＡＦＴ回
路９５の入力端子、１３はＡＦＴ回路９５の出力端子％
１４はＩＦＡＧＣフィルタ端子である。
２図は第１図のデイフィートスイッチ回路５．１０とＡ
ＦＴ回路９５の部分全詳細に示す回路図】２はＡＦＴ回
路９５の入力端子、１３はＡＦＴ回路９５の出力端子％
１４はＩＦＡＧＣフィルタ端子である。
第２図のＩＦＡＧＣ７イルタ端子１４ｄＥＩＦＡＧｃデ
イフィートスイッチ６により接地さねている場合はＡＦ
Ｔデイフィートスイッチ１ｏのトランジスタｑ及びもは
オフ状態となっているため、位相比較回路出力端子１１
から入力される信号はＡＦＴ回路入力端子１２には出力
されない。又、ＩＦＡＧＣフィルタ端子１４が接地され
ていない時にはＡＦＴデイフィートスイッチ回路１ｏの
トランジスタＱ１及びもは定電圧源ｖ１がバイアス電源
となりこれらトランジスタをオン状態とするため位相比
較回路出力端子１１から入力される信号はＡＦＴ回路９
５入力端子１２に出力される。ＡＦＴ回路９５ｉｉＡＦ
Ｔ回路の一般的な回路であり、トランジスタＱ、ｓ ＋
Ｑ４１ Ｑ５ ＋ Ｑ６． Ｑ？１ Ｑ８１ Ｑ９１
ＱＩＯ、抵抗Ｒ１，Ｒｚ ｌ Ｒｅ ＋Ｒ４，Ｒｓ、
Ｒ６，Ｒ？、 Ｒ８，Ｒｓ、 Ｒｔｏ 、定電圧源■
２、及び定電流源ＩＩにより構成されている。
イフィートスイッチ６により接地さねている場合はＡＦ
Ｔデイフィートスイッチ１ｏのトランジスタｑ及びもは
オフ状態となっているため、位相比較回路出力端子１１
から入力される信号はＡＦＴ回路入力端子１２には出力
されない。又、ＩＦＡＧＣフィルタ端子１４が接地され
ていない時にはＡＦＴデイフィートスイッチ回路１ｏの
トランジスタＱ１及びもは定電圧源ｖ１がバイアス電源
となりこれらトランジスタをオン状態とするため位相比
較回路出力端子１１から入力される信号はＡＦＴ回路９
５入力端子１２に出力される。ＡＦＴ回路９５ｉｉＡＦ
Ｔ回路の一般的な回路であり、トランジスタＱ、ｓ ＋
Ｑ４１ Ｑ５ ＋ Ｑ６． Ｑ？１ Ｑ８１ Ｑ９１
ＱＩＯ、抵抗Ｒ１，Ｒｚ ｌ Ｒｅ ＋Ｒ４，Ｒｓ、
Ｒ６，Ｒ？、 Ｒ８，Ｒｓ、 Ｒｔｏ 、定電圧源■
２、及び定電流源ＩＩにより構成されている。
ＡＦＴ回路９５において、ＡＦＴ回路９５入力端子１２
に信号が入力されないときはトランジスタＱｓ、Ｑ４の
ベース電位が等しくなるため、ＡＦＴ回路９５はバラン
ス状態にあり、ＡＦＴ回路９５出力席子１３の端子電圧
に山と山で分Ｎ１１された定電圧となる。
に信号が入力されないときはトランジスタＱｓ、Ｑ４の
ベース電位が等しくなるため、ＡＦＴ回路９５はバラン
ス状態にあり、ＡＦＴ回路９５出力席子１３の端子電圧
に山と山で分Ｎ１１された定電圧となる。
一方、ＡＦＴ回路９５入力端子１２に信号が入力される
と、トランジスタものベース電圧が変化する。ここで、
トランジスタもとへは差動増幅回路を構成しているので
トランジスタものベース電位トランジスタへのベース電
位差に応じてトランジスタへ及び抵抗Ｒ４を流れる電流
と、トランジスタも及び抵抗島を流れる電流が変化する
。ここでトランジスタＱｓ、 Ｑγ及び抵抗Ｒ，，Ｒｓ
はカレントミラー回路を構成しているｔ二め、トランジ
スタＱ５ヲ流れる電流とトランジスタＱ７を流れる電流
とは一定の比になる。
と、トランジスタものベース電圧が変化する。ここで、
トランジスタもとへは差動増幅回路を構成しているので
トランジスタものベース電位トランジスタへのベース電
位差に応じてトランジスタへ及び抵抗Ｒ４を流れる電流
と、トランジスタも及び抵抗島を流れる電流が変化する
。ここでトランジスタＱｓ、 Ｑγ及び抵抗Ｒ，，Ｒｓ
はカレントミラー回路を構成しているｔ二め、トランジ
スタＱ５ヲ流れる電流とトランジスタＱ７を流れる電流
とは一定の比になる。
又、トランジスタへ、Ｑｓ及び抵抗Ｒ，，，Ｒ４もカレ
ントミラー回路全構成しているため、トランジスタＱ８
を流れる電流とトランジスタらを流れる電流とは一定の
比になる。ここで、トランジスタＱｓ＋Ｑｓ 、 Ｑ？
、 Ｑａは特性の等しいトランジスタであり、又抵抗Ｒ
１，＆及びＲ３，Ｒ４は各々抵抗値の等しい抵抗である
ため、トランジスタＱｓ’ｒ流れる電流とトランジスタ
Ｑ：Ｉヲ流れる電流との比と、ト２ンジスタモ？：流れ
る電流とトランジスタらを流れる電流との比は等しくな
る。
ントミラー回路全構成しているため、トランジスタＱ８
を流れる電流とトランジスタらを流れる電流とは一定の
比になる。ここで、トランジスタＱｓ＋Ｑｓ 、 Ｑ？
、 Ｑａは特性の等しいトランジスタであり、又抵抗Ｒ
１，＆及びＲ３，Ｒ４は各々抵抗値の等しい抵抗である
ため、トランジスタＱｓ’ｒ流れる電流とトランジスタ
Ｑ：Ｉヲ流れる電流との比と、ト２ンジスタモ？：流れ
る電流とトランジスタらを流れる電流との比は等しくな
る。
一方トランジスタＱ７ ｋ流れる電流とトランジスタＱ
９を流れる電流は等しくなる。ここでトランジスタＱ１
． ＱＩＧ及び抵抗Ｒｓ、 Ｒｅはカレントミラー回路
全構成しており、しかもトランジスタＱｓ、Ｑｔｏは等
件の等しいトランジスタであり、抵抗Ｒｓ、 Ｒｅけ抵
抗値の等しい抵抗であるため、トランジスタＱ９を流れ
る電流とトランジスタＱｔｏ全流れるＮ訛は等しくなる
うこのためトランジスタＱｓｋ流れる電流とトランジス
タＱ＋ｏｔ流れる電流とトランジスタＱＩＯ金流れる電
流は一般に等しくなり１【す、トランジスタＱ１１を流
れる′ｆｔ流とトランジスタＱ＋ｏを流れる電流との差
電流が抵抗Ｒ７もしくは島を流れる。このためＡＦＴ回
路９５出力端子１３から出力される電圧は、ＡＦＴ回路
９５入力端子１２がら入力てれる信号に対応した電圧に
なる。なおコンデンサＣ１はＡＦＴ回路出力端子ｌＯに
出力される電圧に含まれる交流会を平滑している。
９を流れる電流は等しくなる。ここでトランジスタＱ１
． ＱＩＧ及び抵抗Ｒｓ、 Ｒｅはカレントミラー回路
全構成しており、しかもトランジスタＱｓ、Ｑｔｏは等
件の等しいトランジスタであり、抵抗Ｒｓ、 Ｒｅけ抵
抗値の等しい抵抗であるため、トランジスタＱ９を流れ
る電流とトランジスタＱｔｏ全流れるＮ訛は等しくなる
うこのためトランジスタＱｓｋ流れる電流とトランジス
タＱ＋ｏｔ流れる電流とトランジスタＱＩＯ金流れる電
流は一般に等しくなり１【す、トランジスタＱ１１を流
れる′ｆｔ流とトランジスタＱ＋ｏを流れる電流との差
電流が抵抗Ｒ７もしくは島を流れる。このためＡＦＴ回
路９５出力端子１３から出力される電圧は、ＡＦＴ回路
９５入力端子１２がら入力てれる信号に対応した電圧に
なる。なおコンデンサＣ１はＡＦＴ回路出力端子ｌＯに
出力される電圧に含まれる交流会を平滑している。
このようにして、ＩＦＡＧＣデイフィートスイッチ６と
連動して動作するＡＦＴデイフィートスイッチ回路１０
によってＡＦＴ回路９５の動作をＰＬＬ回路８の同調調
整時に断とすることができる。
連動して動作するＡＦＴデイフィートスイッチ回路１０
によってＡＦＴ回路９５の動作をＰＬＬ回路８の同調調
整時に断とすることができる。
以上説明してきたように本発明は、ＩＦＡＧＣデイフィ
ートスイッチの動作と連動して動作するＡＦＴデイフィ
ートスイッチを位相比較回路とＡＦＴ回路との間に設け
ることにより、わずかな素子を追加するだけで従来例の
欠点を解決出来きこれをＩＣ化する場合においても端子
数を増やすことなく実現小米るという効果がある。
ートスイッチの動作と連動して動作するＡＦＴデイフィ
ートスイッチを位相比較回路とＡＦＴ回路との間に設け
ることにより、わずかな素子を追加するだけで従来例の
欠点を解決出来きこれをＩＣ化する場合においても端子
数を増やすことなく実現小米るという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の実施例のＡＦＴデイフィートスイッチ１
０と入ＦＴ回路９５０部分を詳細に示す回路図、第３図
は従来の映像受信回路のブロック図である。 ■・・・・・・チューナ回路入力端子、２・・・・・・
チューナ回路串力端子、３・・・・・・映像信号処理回
路入力端子、４・・・・・・映像信号処理回路入力端子
、５・・・・・（ＦＡＧＣフィルタコンデンサ、６・・
・・・・ＩＦＡＧＣティフィートスイッチ、７・・・・
・・チューナ回路、８・・・・・・ＰＬＬ回路、９・・
・・・・映像信号処理回路、１０・・・・・・ＡＦＴデ
イフィートスイッチ回路、１１・・・・・・位相比較回
路出力端子、１２・・・・・・Ａ Ｆ Ｔ回路入力端子
、１３・・・・・・ＡＦＴ回路出力端子、１４・・・・
・・ＩＦＡＧＣフィルタ端子、１５・・・・・・アンテ
ナ、７１・・・・・・高周波増幅回路、７２・・・・・
・混合回路、７３・・・・・・局部発振回路、８１・・
・・・・位相比較回路、８２・・・・・・低域フィルタ
、８３・・・・・・７００回路、９１・・・・・・映像
中間周波数増幅回路、９２・・・・・・映像検波回路、
９３・・・・・・移相回路、９４・・・・・・映ｇ！！
増幅回路、９５・・・・・・ＡＦＴ回路、９６・・・・
・・ＩＦＡＧＣ回路、Ｑ、＋−Ｑｔｏ・・・・・・トラ
ンジスタ、Ｒ１〜ＲＩｏ・・・・・・抵抗ｓｃ１・・・
・・・コンデンサ、Ｖ、、Ｖ、・・・・・・定電圧源、
１１・・・・・・定電流源。 代理人 弁理士 内 原 晋 ガ１ 面 い、 Ｖｚ −−−−一定を１冴、 １、−−−−−−一定・記〕先源、 ｆｉＺ 回
２図は第１図の実施例のＡＦＴデイフィートスイッチ１
０と入ＦＴ回路９５０部分を詳細に示す回路図、第３図
は従来の映像受信回路のブロック図である。 ■・・・・・・チューナ回路入力端子、２・・・・・・
チューナ回路串力端子、３・・・・・・映像信号処理回
路入力端子、４・・・・・・映像信号処理回路入力端子
、５・・・・・（ＦＡＧＣフィルタコンデンサ、６・・
・・・・ＩＦＡＧＣティフィートスイッチ、７・・・・
・・チューナ回路、８・・・・・・ＰＬＬ回路、９・・
・・・・映像信号処理回路、１０・・・・・・ＡＦＴデ
イフィートスイッチ回路、１１・・・・・・位相比較回
路出力端子、１２・・・・・・Ａ Ｆ Ｔ回路入力端子
、１３・・・・・・ＡＦＴ回路出力端子、１４・・・・
・・ＩＦＡＧＣフィルタ端子、１５・・・・・・アンテ
ナ、７１・・・・・・高周波増幅回路、７２・・・・・
・混合回路、７３・・・・・・局部発振回路、８１・・
・・・・位相比較回路、８２・・・・・・低域フィルタ
、８３・・・・・・７００回路、９１・・・・・・映像
中間周波数増幅回路、９２・・・・・・映像検波回路、
９３・・・・・・移相回路、９４・・・・・・映ｇ！！
増幅回路、９５・・・・・・ＡＦＴ回路、９６・・・・
・・ＩＦＡＧＣ回路、Ｑ、＋−Ｑｔｏ・・・・・・トラ
ンジスタ、Ｒ１〜ＲＩｏ・・・・・・抵抗ｓｃ１・・・
・・・コンデンサ、Ｖ、、Ｖ、・・・・・・定電圧源、
１１・・・・・・定電流源。 代理人 弁理士 内 原 晋 ガ１ 面 い、 Ｖｚ −−−−一定を１冴、 １、−−−−−−一定・記〕先源、 ｆｉＺ 回
Claims (1)
- 位相同期回路（以下ＰＬＬ回路と略称する）を利用して
映像検波を行う映像受信回路において、ＰＬＬ回路の有
する位相比較回路の出力に対応して外付同調コイルを利
用しないＡＦＴ回路の制御を行なうとともにＰＬＬ回路
の同調調整時には前記ＡＦＴ回路の動作を停止する手段
を備えて成ることを特徴とする映像受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14396688A JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14396688A JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311778A true JPH01311778A (ja) | 1989-12-15 |
| JP2624300B2 JP2624300B2 (ja) | 1997-06-25 |
Family
ID=15351196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14396688A Expired - Lifetime JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624300B2 (ja) |
-
1988
- 1988-06-10 JP JP14396688A patent/JP2624300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624300B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188349B2 (ja) | 遅延ロック・ループ | |
| US20010030562A1 (en) | Methods and circuits for correcting a duty-cycle of a signal by delaying the signal and generating an output signal responsive to state transitions of the signal and the delayed version of the signal | |
| JPH0879068A (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| JPS627728B2 (ja) | ||
| US5515012A (en) | Very low noise, wide frequency range phase lock loop | |
| US7327179B2 (en) | Pulse generator, optical disk writer and tuner | |
| WO1996037043A1 (en) | Low noise, low voltage phase lock loop | |
| JP2006101164A (ja) | 自動周波数調整システム | |
| JPH01311778A (ja) | 映像受信回路 | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| JPH03145211A (ja) | Ａｆｔ機能付周波数シンセサイザー受信装置の制御方法 | |
| US5654674A (en) | Oscillator control circuit with phase detection feedback | |
| US3454882A (en) | Radio receiver using plural variable gain stages | |
| KR100310901B1 (ko) | 듀티사이클제어수단을가진고속차동cmos사인파수신기 | |
| JP3276718B2 (ja) | マイクロコンピュータ | |
| JP2693775B2 (ja) | 映像受信回路 | |
| KR100274164B1 (ko) | 디지털 위성방송 수신용 튜너 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JP4154923B2 (ja) | 変調回路 | |
| JPS5879325A (ja) | チユ−ナおよびその調整方法 | |
| JPH09266453A (ja) | チューナ回路 | |
| JP2001044829A (ja) | 位相同期回路 | |
| JPH08205047A (ja) | 自動周波数調整回路 | |
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| JP2002027342A (ja) | 映像中間周波処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |