JP2624300B2 - 映像受信回路 - Google Patents
映像受信回路Info
- Publication number
- JP2624300B2 JP2624300B2 JP14396688A JP14396688A JP2624300B2 JP 2624300 B2 JP2624300 B2 JP 2624300B2 JP 14396688 A JP14396688 A JP 14396688A JP 14396688 A JP14396688 A JP 14396688A JP 2624300 B2 JP2624300 B2 JP 2624300B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- aft
- video
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像受信回路に関し、特にPLL回路を利用し
て映像検波を行う映像受信回路に関する。
て映像検波を行う映像受信回路に関する。
従来、PLL回路による映像検波方式を映像検波回路に
使用したテレビジョン受像機は、第３図に示す構成をと
っていた。第３図において１はチューナ回路７の入力端
子、２はチューナ回路７の出力端子、３は映像信号処理
回路９の入力端子、４は映像信号処理回路９の出力端
子、５はIFAGCフィルタコンデンサ、６はIFAGC回路の動
作を制御するスイッチ回路としてのIFAGCディフィート
スイッチ、11はTV放送受信用のアンテナであり、７はチ
ューナ回路、８はPLL回路、９は映像信号処理回路であ
る。
使用したテレビジョン受像機は、第３図に示す構成をと
っていた。第３図において１はチューナ回路７の入力端
子、２はチューナ回路７の出力端子、３は映像信号処理
回路９の入力端子、４は映像信号処理回路９の出力端
子、５はIFAGCフィルタコンデンサ、６はIFAGC回路の動
作を制御するスイッチ回路としてのIFAGCディフィート
スイッチ、11はTV放送受信用のアンテナであり、７はチ
ューナ回路、８はPLL回路、９は映像信号処理回路であ
る。
第３図において、テレビジョン放送受信用のアンテナ
15により受信されたテレビジョン信号は入力端子１から
チューナ回路７に入力され、高周波増幅回路71により増
幅されて混合回路72により局部発振回路73の局発出力信
号731と混合される。ここで局発出力信号731は、高周波
増幅回路71の出力信号よりも一定周波数（日本では58.7
5MHz,以下固有周波数と呼ぶ）だけ高い周波数を持つ振
幅一定の信号であるので、混合回路72の出力する映像中
間周波信号701の周波数はアンテナ11入力の周波数に関
係なく一定になる。但し、局発出力信号731は周囲温度
変化や経時変化等により周波数が変動するので、映像中
間周波数も変化してしまう。このため、映像信号処理回
路９のAFT回路95により映像中間周波数の変動を検出
し、変動の程度に応じた電圧を局部発振回路73に加えて
映像中間周波数が一定になるようにしている。
15により受信されたテレビジョン信号は入力端子１から
チューナ回路７に入力され、高周波増幅回路71により増
幅されて混合回路72により局部発振回路73の局発出力信
号731と混合される。ここで局発出力信号731は、高周波
増幅回路71の出力信号よりも一定周波数（日本では58.7
5MHz,以下固有周波数と呼ぶ）だけ高い周波数を持つ振
幅一定の信号であるので、混合回路72の出力する映像中
間周波信号701の周波数はアンテナ11入力の周波数に関
係なく一定になる。但し、局発出力信号731は周囲温度
変化や経時変化等により周波数が変動するので、映像中
間周波数も変化してしまう。このため、映像信号処理回
路９のAFT回路95により映像中間周波数の変動を検出
し、変動の程度に応じた電圧を局部発振回路73に加えて
映像中間周波数が一定になるようにしている。
チューナ回路７の出力端子２から出力された映像中間
周波信号701は、入力端子３から映像信号処理回路９に
加えられ、映像中間周波数増幅回路91で増幅され、映像
中間周波増幅回路91の出力信号はPLL回路８の位相比較
回路81に加えられる。
周波信号701は、入力端子３から映像信号処理回路９に
加えられ、映像中間周波数増幅回路91で増幅され、映像
中間周波増幅回路91の出力信号はPLL回路８の位相比較
回路81に加えられる。
PLL回路８は、位相比較回路81,低域フィルタ82,電圧
制御発振回路（以下VCO回路と略称する）により構成さ
れ、位相比較回路81にVCO回路83の出力信号以外に信号
が加えられていないときは、VCO回路83はある一定の周
波数（以下フリーラン周波数と称する）で発振してい
る。位相比較回路81にある周波数を持つ信号が入力され
ると、位相比較回路81により入力信号の周波数及び位相
とVCO回路83の出力信号の周波数及び位相が比較され
て、両信号の周波数差と位相差に対応する誤差信号811
が位相比較回路81から出力される。
制御発振回路（以下VCO回路と略称する）により構成さ
れ、位相比較回路81にVCO回路83の出力信号以外に信号
が加えられていないときは、VCO回路83はある一定の周
波数（以下フリーラン周波数と称する）で発振してい
る。位相比較回路81にある周波数を持つ信号が入力され
ると、位相比較回路81により入力信号の周波数及び位相
とVCO回路83の出力信号の周波数及び位相が比較され
て、両信号の周波数差と位相差に対応する誤差信号811
が位相比較回路81から出力される。
位相比較回路より出力された誤差信号811は低域フィ
ルタ82で平滑されてからVCO回路83に加えられ、位相比
較回路81の入力信号との周波数差と位相差を少なくする
方向にVCO回路83を制御する。この結果、位相比較回路8
1の入力信号の周波数とVCO回路83のフリーラン周波数と
が十分近接した場合には、VCO回路83の出力信号は最終
的には位相比較回路81の入力信号と周波数が等しくかつ
振幅の一定した信号になり、いわゆるPLL回路がロック
状態となる。
ルタ82で平滑されてからVCO回路83に加えられ、位相比
較回路81の入力信号との周波数差と位相差を少なくする
方向にVCO回路83を制御する。この結果、位相比較回路8
1の入力信号の周波数とVCO回路83のフリーラン周波数と
が十分近接した場合には、VCO回路83の出力信号は最終
的には位相比較回路81の入力信号と周波数が等しくかつ
振幅の一定した信号になり、いわゆるPLL回路がロック
状態となる。
第３図において、位相比較回路81への入力信号は、映
像中間周波信号を映像中間周波増幅回路91で増幅したも
のなので、PLL回路８がロックした状態ではVCO回路83の
出力信号は映像中間周波数と同一周波数で振幅の一定し
た信号になる。
像中間周波信号を映像中間周波増幅回路91で増幅したも
のなので、PLL回路８がロックした状態ではVCO回路83の
出力信号は映像中間周波数と同一周波数で振幅の一定し
た信号になる。
次に映像検波回路92により映像中間周波信号を検波す
るには、映像中間周波信号の他に映像中間周波信号と同
一周波数でかつ位相が180度ずれた振幅一定の信号が必
要であるが、PLL回路８がロックしている状態では位相
比較回路の入力信号とVCO回路の出力信号との位相差は9
0度なので、VCO回路83の出力信号を移相回路93に加えて
映像中間周波信号との位相差を180度にしてから映像検
波回路92に加えている。
るには、映像中間周波信号の他に映像中間周波信号と同
一周波数でかつ位相が180度ずれた振幅一定の信号が必
要であるが、PLL回路８がロックしている状態では位相
比較回路の入力信号とVCO回路の出力信号との位相差は9
0度なので、VCO回路83の出力信号を移相回路93に加えて
映像中間周波信号との位相差を180度にしてから映像検
波回路92に加えている。
映像中間周波増幅回路91の出力信号は映像検波回路92
に加えられ、VCO回路83の出力信号により検波される。
映像検波回路92の出力信号は映像増幅回路94により増幅
されて映像信号処理回路９の出力端子４から出力される
が、映像信号処理回路の入力端子３から入力される映像
中間周波信号の信号レベルが変動しても出力端子４から
出力される映像信号の信号レベルが一定となるようにIF
AGC回路96が動作する。なおIFAGCディフィートスイッチ
６を閉じるとIFAGC回路96の動作が停止する。
に加えられ、VCO回路83の出力信号により検波される。
映像検波回路92の出力信号は映像増幅回路94により増幅
されて映像信号処理回路９の出力端子４から出力される
が、映像信号処理回路の入力端子３から入力される映像
中間周波信号の信号レベルが変動しても出力端子４から
出力される映像信号の信号レベルが一定となるようにIF
AGC回路96が動作する。なおIFAGCディフィートスイッチ
６を閉じるとIFAGC回路96の動作が停止する。
このIFAGCディフィートスイッチ６は、PLL回路の初期
調整を行う時に使用されるもので、IFAGC96の動作が停
止すると、映像中間周波増幅回路91の動作も停止し、位
相比較回路81にはVCO回路83の出力だけが入力される。
この状態でVCO回路83はフリーラン周波数が出力され
る。初期調整時には、このフリーラン周波数と映像中間
周波数が一致するよう調整する必要があり、これを同調
調整と称している。
調整を行う時に使用されるもので、IFAGC96の動作が停
止すると、映像中間周波増幅回路91の動作も停止し、位
相比較回路81にはVCO回路83の出力だけが入力される。
この状態でVCO回路83はフリーラン周波数が出力され
る。初期調整時には、このフリーラン周波数と映像中間
周波数が一致するよう調整する必要があり、これを同調
調整と称している。
ここで、PLL回路８の位相比較回路81では映像中間周
波信号とVCO回路83の出力信号とを比較して両信号の周
波数差と位相差に対応した誤差信号811が出力されるた
め、誤差信号811を利用してAFT回路95でチューナ回路７
の局部発振回路73を制御する信号を作成して局部発振回
路73に加えている。従って、AFT回路95では周波数の比
較を行っておらず、AFT同調コイルを使用しないため、
部品点数を少くすることができ、また映像信号処理回路
９をIC化する際に、その端子数を削減できるという大き
なメリットがある。
波信号とVCO回路83の出力信号とを比較して両信号の周
波数差と位相差に対応した誤差信号811が出力されるた
め、誤差信号811を利用してAFT回路95でチューナ回路７
の局部発振回路73を制御する信号を作成して局部発振回
路73に加えている。従って、AFT回路95では周波数の比
較を行っておらず、AFT同調コイルを使用しないため、
部品点数を少くすることができ、また映像信号処理回路
９をIC化する際に、その端子数を削減できるという大き
なメリットがある。
しかし、PLL回路８の同調調整時に、位相比較回路81
の誤差信号811が出力されるに対し、PLL回路８がロック
状態にある時は誤差信号811が出力されない。ここでAFT
回路95は常に動作しているため、AFT回路95の出力電圧
はPLL回路８のロックを調整した時と、PLL回路８がロッ
ク状態にある時とで異なる電圧になる。従って、局部発
振回路73の発振周波数が、PLL回路８の調整時とそのロ
ック時とでは異なり、PLL回路８の調整時の映像中間周
波数がPLL回路８のロック時の周波数からずれてしま
う。そのためPLL回路８の同調調整時にその誤差信号に
よる局部発振回路73の発振周波数のずれを見込んでその
調整を行なう必要があり、PLL回路８の同調調整がしに
くいという欠点があった。PLL回路８の同調を調整する
時にAFT回路95が動作したままだと局部発振回路73の発
振周波数が固定されていないためはPLL回路８の同調を
調整すれば局部発振回路73の発振周波数も変化してしま
うため調整しにくいという欠点がある。
の誤差信号811が出力されるに対し、PLL回路８がロック
状態にある時は誤差信号811が出力されない。ここでAFT
回路95は常に動作しているため、AFT回路95の出力電圧
はPLL回路８のロックを調整した時と、PLL回路８がロッ
ク状態にある時とで異なる電圧になる。従って、局部発
振回路73の発振周波数が、PLL回路８の調整時とそのロ
ック時とでは異なり、PLL回路８の調整時の映像中間周
波数がPLL回路８のロック時の周波数からずれてしま
う。そのためPLL回路８の同調調整時にその誤差信号に
よる局部発振回路73の発振周波数のずれを見込んでその
調整を行なう必要があり、PLL回路８の同調調整がしに
くいという欠点があった。PLL回路８の同調を調整する
時にAFT回路95が動作したままだと局部発振回路73の発
振周波数が固定されていないためはPLL回路８の同調を
調整すれば局部発振回路73の発振周波数も変化してしま
うため調整しにくいという欠点がある。
本発明の目的は上述した欠点を除去し、IFAGCディフ
ィートスイッチと連動して動作するAFTディフィートス
イッチ回路により、同調コイルを使用しないAFT回路をP
LL回路の同調調整時に断としうる映像受信回路を提供す
ることにある。
ィートスイッチと連動して動作するAFTディフィートス
イッチ回路により、同調コイルを使用しないAFT回路をP
LL回路の同調調整時に断としうる映像受信回路を提供す
ることにある。
本発明の構成は、電圧制御発振回路と、この電圧制御
発振回路の出力信号と入力信号との位相比較をする位相
比較回路とを含むPLL回路を用いて映像検波を行う映像
受信回路において、前記位相比較回路が、この位相比較
回路の出力に対応して外付け同調コイルを利用せずにAF
T回路の制御を行うと共に、前記PLL回路の初期調整時に
前記AFT回路の動作を停止させるスイッチ手段を備え、
前記初期調整時に前記電圧制御発振回路のフリーラン周
波数が映像中間周波数と合うよう調整できるようにした
ことを特徴とする。
発振回路の出力信号と入力信号との位相比較をする位相
比較回路とを含むPLL回路を用いて映像検波を行う映像
受信回路において、前記位相比較回路が、この位相比較
回路の出力に対応して外付け同調コイルを利用せずにAF
T回路の制御を行うと共に、前記PLL回路の初期調整時に
前記AFT回路の動作を停止させるスイッチ手段を備え、
前記初期調整時に前記電圧制御発振回路のフリーラン周
波数が映像中間周波数と合うよう調整できるようにした
ことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図、
第２図は第１図のディフィートスイッチ回路10とAFT回
路95の部分を詳細に示す回路図である。第１図におい
て、10はAFTディフィートスイッチ回路、11は位相比較
回路81の出力端子12はAFT回路95の入力端子、13はAFT回
路95の出力端子、14はIFAGCフィルタ端子である。
第２図は第１図のディフィートスイッチ回路10とAFT回
路95の部分を詳細に示す回路図である。第１図におい
て、10はAFTディフィートスイッチ回路、11は位相比較
回路81の出力端子12はAFT回路95の入力端子、13はAFT回
路95の出力端子、14はIFAGCフィルタ端子である。
第２図のIFAGCフィルタ端子14がIFAGCディフィートス
イッチ６により接地されている場合はAFTディフィート
スイッチ10のトランジスタQ1及びQ2はオフ状態となって
いるため、位相比較回路出力端子11から入力される信号
はAFT回路入力端子12には出力されない。又、IFAGCフィ
ルタ端子14が接地されていない時にはAFTディフィート
スイッチ回路10のトランジスタQ1及びQ2は定電圧源V1が
バイアス電源となりこれらトランジスタをオン状態とす
るため位相比較回路出力端子11から入力される信号はAF
T回路95入力端子12に出力される。AFT回路95はAFT回路
の一般的な回路であり、トランジスタQ3，Q4，Q5，Q6，
Q7，Q8，Q9，Q10．抵抗R1，R2，R3，R4，R5，R6，R7，R
8，R9，R10，定電圧源V2、及び定電流源I1により構成さ
れている。
イッチ６により接地されている場合はAFTディフィート
スイッチ10のトランジスタQ1及びQ2はオフ状態となって
いるため、位相比較回路出力端子11から入力される信号
はAFT回路入力端子12には出力されない。又、IFAGCフィ
ルタ端子14が接地されていない時にはAFTディフィート
スイッチ回路10のトランジスタQ1及びQ2は定電圧源V1が
バイアス電源となりこれらトランジスタをオン状態とす
るため位相比較回路出力端子11から入力される信号はAF
T回路95入力端子12に出力される。AFT回路95はAFT回路
の一般的な回路であり、トランジスタQ3，Q4，Q5，Q6，
Q7，Q8，Q9，Q10．抵抗R1，R2，R3，R4，R5，R6，R7，R
8，R9，R10，定電圧源V2、及び定電流源I1により構成さ
れている。
AFT回路95において、AFT回路95の入力端子12に信号が
入力されないときはトランジスタQ3，Q4のベース電位が
等しくなるため、AFT回路95の動作が断となり、AFT回路
95の出力端子13の端子電圧は抵抗R7,R8とで分割された
値となる。そのため局部発振回路73の発振周波数はその
分割電圧に対応する周波数に固定され、誤差信号811の
影響を受けなくなる。
入力されないときはトランジスタQ3，Q4のベース電位が
等しくなるため、AFT回路95の動作が断となり、AFT回路
95の出力端子13の端子電圧は抵抗R7,R8とで分割された
値となる。そのため局部発振回路73の発振周波数はその
分割電圧に対応する周波数に固定され、誤差信号811の
影響を受けなくなる。
一方、AFT回路95入力端子12に信号が入力されると、
トランジスタQ3のベース電圧が変化する。ここで、トラ
ンジスタQ3とQ4は差動増幅回路を構成しているのでトラ
ンジスタQ3のベース電位トランジスタQ4のベース電位差
に応じてトランジスタQ5及び抵抗R1を流れる電流と、ト
ランジスタQ6及び抵抗R2を流れる電流が変化する。ここ
でトランジスタQ5，Q7及び抵抗R1，R3はカレントミラー
回路を構成しているため、トランジスタQ5を流れる電流
とトランジスタQ7を流れる電流とは一定の比になる。
トランジスタQ3のベース電圧が変化する。ここで、トラ
ンジスタQ3とQ4は差動増幅回路を構成しているのでトラ
ンジスタQ3のベース電位トランジスタQ4のベース電位差
に応じてトランジスタQ5及び抵抗R1を流れる電流と、ト
ランジスタQ6及び抵抗R2を流れる電流が変化する。ここ
でトランジスタQ5，Q7及び抵抗R1，R3はカレントミラー
回路を構成しているため、トランジスタQ5を流れる電流
とトランジスタQ7を流れる電流とは一定の比になる。
又、トランジスタQ6，Q8及び抵抗R2，R4もカレントミ
ラー回路を構成しているため、トランジスタQ6を流れる
電流とトランジスタQ8を流れる電流とは一定の比にな
る。ここで、トランジスタQ5，Q6，Q7，Q8は特性の等し
いトランジスタであり、又抵抗R1，R2及びR3，R4は各々
抵抗値の等しい抵抗であるため、トランジスタQ5を流れ
る電流とトランジスタQ7を流れる電流との比と、トラン
ジスタQ6を流れる電流とトランジスタQ8を流れる電流と
の比は等しくなる。
ラー回路を構成しているため、トランジスタQ6を流れる
電流とトランジスタQ8を流れる電流とは一定の比にな
る。ここで、トランジスタQ5，Q6，Q7，Q8は特性の等し
いトランジスタであり、又抵抗R1，R2及びR3，R4は各々
抵抗値の等しい抵抗であるため、トランジスタQ5を流れ
る電流とトランジスタQ7を流れる電流との比と、トラン
ジスタQ6を流れる電流とトランジスタQ8を流れる電流と
の比は等しくなる。
一方トランジスタQ7を流れる電流とトランジスタQ9を
流れる電流は等しくなる。ここでトランジスタQ9，Q10
及び抵抗R5，R6はカレントミラー回路を構成しており、
しかもトランジスタQ9，Q10は等性の等しいトランジス
タであり、抵抗R5，R6は抵抗値の等しい抵抗であるた
め、トランジスタQ9を流れる電流とトランジスタQ10を
流れる電流は等しくなる。このためトランジスタQ8を流
れる電流とトランジスタQ10を流れる電流とトランジス
タQ10を流れる電流は一般に等しくなくなり、トランジ
スタQ8を流れる電流とトランジスタQ10を流れる電流と
の差電流が抵抗R7もしくはR8を流れる。このためAFT回
路95出力端子13から出力される電圧は、AFT回路95入力
端子12から入力される信号に対応した電圧になる。なお
コンデンサC1はAFT回路出力端子10に出力される電圧に
含まれる交流分を平滑している。
流れる電流は等しくなる。ここでトランジスタQ9，Q10
及び抵抗R5，R6はカレントミラー回路を構成しており、
しかもトランジスタQ9，Q10は等性の等しいトランジス
タであり、抵抗R5，R6は抵抗値の等しい抵抗であるた
め、トランジスタQ9を流れる電流とトランジスタQ10を
流れる電流は等しくなる。このためトランジスタQ8を流
れる電流とトランジスタQ10を流れる電流とトランジス
タQ10を流れる電流は一般に等しくなくなり、トランジ
スタQ8を流れる電流とトランジスタQ10を流れる電流と
の差電流が抵抗R7もしくはR8を流れる。このためAFT回
路95出力端子13から出力される電圧は、AFT回路95入力
端子12から入力される信号に対応した電圧になる。なお
コンデンサC1はAFT回路出力端子10に出力される電圧に
含まれる交流分を平滑している。
このようにして、IFAGCディフィートスイッチ６と連
動して動作するAFTディフィートスイッチ回路10によっ
てAFT回路95の動作を断とすることができる。このAFT回
路95の動作を断とした状態で、PLL回路８の同調を調整
することにより、誤差信号811による局部発振回路73の
発振周波数のずれをなくすことができ、PLL回路８の同
調調整を極めて容易にすることができる。
動して動作するAFTディフィートスイッチ回路10によっ
てAFT回路95の動作を断とすることができる。このAFT回
路95の動作を断とした状態で、PLL回路８の同調を調整
することにより、誤差信号811による局部発振回路73の
発振周波数のずれをなくすことができ、PLL回路８の同
調調整を極めて容易にすることができる。
以上説明してきたように本発明は、IFAGCディフィー
トスイッチの動作と連動して動作するAFTディフィート
スイッチを位相比較回路とAFT回路との間に設けること
により、わずかな素子を追加するだけで従来例の欠点を
解決出来きこれをIC化する場合においても端子数を増や
すことなく実現出来るという効果がある。
トスイッチの動作と連動して動作するAFTディフィート
スイッチを位相比較回路とAFT回路との間に設けること
により、わずかな素子を追加するだけで従来例の欠点を
解決出来きこれをIC化する場合においても端子数を増や
すことなく実現出来るという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の実施例のAFTディフィートスイッチ10とA
FT回路95の部分を詳細に示す回路図、第３図は従来の映
像受信回路のブロック図である。 １……チューナ回路入力端子、２……チューナ回路出力
端子、３……映像信号処理回路入力端子、４……映像信
号処理回路出力端子、５……IFAGCフィルタコンデン
サ、６……IFAGCディフィートスイッチ、７……チュー
ナ回路、８……PLL回路、９……映像信号処理回路、10
……AFTディフィートスイッチ回路、11……位相比較回
路出力端子、12……AFT回路入力端子、13……AFT回路出
力端子、14……IFAGCフィルタ端子、15……アンテナ、7
1……高周波増幅回路、72……混合回路、73……局部発
振回路、81……位相比較回路、82……低域フィルタ、83
……VCO回路、91……映像中間周波数増幅回路、92……
映像検波回路、93……移相回路、94……映像増幅回路、
95……AFT回路、96……IFAGC回路、Q1〜Q10……トラン
ジスタ、R1〜R10……抵抗、C1……コンデンサ、V1，V2
……定電圧源、I1……定電流源。
２図は第１図の実施例のAFTディフィートスイッチ10とA
FT回路95の部分を詳細に示す回路図、第３図は従来の映
像受信回路のブロック図である。 １……チューナ回路入力端子、２……チューナ回路出力
端子、３……映像信号処理回路入力端子、４……映像信
号処理回路出力端子、５……IFAGCフィルタコンデン
サ、６……IFAGCディフィートスイッチ、７……チュー
ナ回路、８……PLL回路、９……映像信号処理回路、10
……AFTディフィートスイッチ回路、11……位相比較回
路出力端子、12……AFT回路入力端子、13……AFT回路出
力端子、14……IFAGCフィルタ端子、15……アンテナ、7
1……高周波増幅回路、72……混合回路、73……局部発
振回路、81……位相比較回路、82……低域フィルタ、83
……VCO回路、91……映像中間周波数増幅回路、92……
映像検波回路、93……移相回路、94……映像増幅回路、
95……AFT回路、96……IFAGC回路、Q1〜Q10……トラン
ジスタ、R1〜R10……抵抗、C1……コンデンサ、V1，V2
……定電圧源、I1……定電流源。
Claims (1)
- 【請求項１】電圧制御発振回路と、この電圧制御発振回
路の出力信号と入力信号との位相比較をする位相比較回
路とを含む位相同期回路（以下PLL回路という）を用い
て映像検波を行う映像受信回路において、前記位相比較
回路が、この位相比較回路の出力に対応して外付け同調
コイルを利用せずにAFT回路の制御を行うと共に、前記P
LL回路の初期調整時に前記AFT回路の動作を停止させる
スイッチ手段を備え、前記初期調整時に前記電圧制御発
振回路のフリーラン周波数が映像中間周波数と合うよう
調整できるようにしたことを特徴とする映像受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14396688A JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14396688A JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311778A JPH01311778A (ja) | 1989-12-15 |
| JP2624300B2 true JP2624300B2 (ja) | 1997-06-25 |
Family
ID=15351196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14396688A Expired - Lifetime JP2624300B2 (ja) | 1988-06-10 | 1988-06-10 | 映像受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624300B2 (ja) |
-
1988
- 1988-06-10 JP JP14396688A patent/JP2624300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01311778A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090231044A1 (en) | Voltage controlled oscillator having temperature detecting circuit | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US4937537A (en) | Circuit arrangement for compensating for the thermal drift of a phase detector | |
| US5909644A (en) | AM radio receiver | |
| JP2624300B2 (ja) | 映像受信回路 | |
| US20070146553A1 (en) | Receiving circuit, receiving apparatus, and receiving method | |
| US5874862A (en) | Phase-locked loops having two amplifiers for driving a vco | |
| US6650196B2 (en) | Multi-frequency band controlled oscillator | |
| US5836000A (en) | Phase locked loop having automatic free running frequency adjustment | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| KR100218524B1 (ko) | 필터 자동조정 시스템 | |
| JPH0349473Y2 (ja) | ||
| JP4462729B2 (ja) | 映像中間周波処理装置 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JP2003209469A (ja) | 発振器、位相同期回路、同調装置 | |
| KR100520135B1 (ko) | 등가가변저항기회로 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH08205047A (ja) | 自動周波数調整回路 | |
| JP2000031745A (ja) | Ａｍ検波装置 | |
| KR100213233B1 (ko) | 필터 주파수 조정장치 | |
| JP2727749B2 (ja) | ローパスフィルタ切替回路 | |
| JPH05115048A (ja) | チユーナー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080411 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090411 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |