JPH01307991A - バブルメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数のバブルメモリをパラレル駆動制御してデータ転送
を行うバブルメモリ装置に関し、ブートループアクセス
時の消費電力および発熱を減少することを目的とし、 複数のバブルメモリおよび該複数のバブルメモリのそれ
ぞれに接続された複数の周辺回路を有するバブルメモリ
部と、前記複数のバブルメモリを外部記憶手段に記憶さ
れたバブルメモリの冗長ループデータに基づいてパラレ
ル駆動制御するコントロール部と、前記バブルメモリ部
のページアドレスを検出するためにブートループをアク
セスする時、前記複数の周辺回路のうち必要最小限の回
路だけをセレクトするセレクト制御手段とを具備するよ
うに構成する。

〔産業上の利用分野〕

本発明はバブルメモリ装置に関し、特に、複数のバブル
メモリをパラレル駆動制御してデータ転送を行うバブル
メモリ装置に関する。

〔従来の技術〕

近年、情報処理装置の高速化および大容量化の要求に伴
って、複数のバブルメモリをパラレル駆動制御してデー
タ転送を行うバブルメモリ装置が提案されている。

第３図は従来のバブルメモリ装置の一例を示すブロック
回路図であり、バブルメモリ部１０３の構成を示すもの
である。同図に示されるように、バブルメモリ部１０３
は、複数のバブルメモリ１１０．１２０゜１３０．１４
０　、および、これら複数のバブルメモリ１１０゜１２
０、１３０．１４０のそれぞれに接続された複数の周辺
回路１１０ａ、　１２０ａ、　１３０ａ、　１４０ａを
有している。周辺回路１１０ａ、　１２０ａ、　１３０
ａ、　１４０ａは、コントロール部から供給される信号
、具体的に、駆動タイミング信号。

ファンクションタイミング信号、センスタイミング信号
およびセレクト信号により並列的に駆動制御されるよう
になされている。例えば、周辺回路１１０ａは、駆動回
路１１１．ファンクション回路１１２およびセンス回路
１１３を備えている。周辺回路１２０ａ。

１３０ａ、　１４０ａの構成は、周辺回路１１０ａと同
様である。

これらの周辺回路１１０ａ、　１２０ａ、　１３０ａ、
　１４０ａは、コントロール部から供給されるセレクト
信号によりオン・オフ制御され、具体的に、メモリルー
プアクセス時およびブートループアクセス時にオンとさ
れるようになされている。すなわち、メモリループアク
セス時およびブートループアクセス時には、全ての周辺
回路１１０ａ、　１２０ａ、　１３０ａ、　１４０ａが
オン状態となるようになされている。

ところで、ブートループには、バブルメモリ１１０゜１
２０、１３０．１４０におけるページアドレスに対応し
たヘンダーが書込まれている。そして、バブルメモリ部
におけるバブルメモリは、同一のページを維持するよう
にしてバブル転送が行われるため、全てのバブルメモリ
１１０．１２０．１３０．１４０のブートループには、
同一のページアドレス情報（ヘフター）が同期して書込
まれている。ここで、バブルメモ１月１０．１２０．１
３０．１４０の冗長ループデータは、例えば、ＲＯＭ等
の外部記憶回路に記憶され、ホストシステムからのデー
タ転送命令（データ書込み命令およびデータ読出し命令
）によるバブルデバイスのアクセス時に不良ループデー
タが外部記憶回路から読出され、不良ループを除いたマ
イナループだけに所定のデータ転送を行うようになされ
ている。

〔発明が解決しようとする課題〕

上述したように、従来のバブルメモリ装置は、バブルメ
モリのページアドレスを検出するためにブートループを
アクセスする時、全てのバブルメモリの周辺回路１１０
ａ、　１２０ａ、　１３０ａ、　１４０ａに対してセレ
クト信号が供給され、全てのバブルメモリ１１０゜１２
０、１３０．１４０からブートループに書込まれている
ヘッダー情報が読出される。そして、従来のバブルメモ
リ装置は、全てのバブルメモリ１１０．１２０．１３０
゜１４０から続出されたヘッダー情報の内の一つを使用
してバブルメモリ部１０３のページアドレスを検出する
ようになされている。

このように、従来のバブルメモリ装置は、バブルメモリ
アクセス時に、全ての周辺回路１１０ａ、　１２０ａ。

１３０ａ、　１４０ａをオン状態となるように制御して
いるため、ブートループアクセス時における消費電力お
よび発熱が必要以上に大きくなっていた。

本発明は、上述した従来技術が有する課題に鑑み、ブー
トループアクセス時の消費電力および発熱を減少するこ
とを目的とする。

〔課題を解決するための手段〕

第１図は本発明に係るバブルメモリ装置の原理を示すブ
ロック図である。

本発明によれば、複数のバブルメモリ１０，２０，３０
゜４０および該複数のバブルメモ１月０．，２０，３０
．４０のそれぞれに接続された複数の周辺回路１０ａ、
２０ａ、３０ａ。

４０ａを有するバブルメモリ部３と、前記複数のバブル
メモリ１０，２０，３０．４０を外部記憶手段１ａに記
憶されたバブルメモリの冗長ループデータに基づいてパ
ラレル駆動制御するコントロール部１と、前記バブルメ
モリ部３のページアドレスを検出するためにブートルー
プをアクセスする時、前記複数の周辺回路１０ａ、２０
ａ＋３０ａ、４０ａのうち必要最小限の回路だけをセレ
クトするセレクト制御手段２とを具備するバブルメモリ
装置が提供される。

〔作　用〕

上述した構成を有する本発明のバブルメモリ装置によれ
ば、バブルメモリ部３のページアドレスを検出するため
にブートループをアクセスする時、複数の周辺回路１０
ａ、２０ａ、３０ａ、４０ａのうち必要最小限の回路だ
けがセレクトされる。

バブルメモリ部３は、複数のバブルメモリ１０゜２０、
３０．４０および該複数のバブルメモリ１０，２０．３
０゜４０のそれぞれに接続された複数の周辺回路１０ａ
、　２０ａ。

３０ａ　、　４０ａを有している。

コントロール部１は、ホストシステムからの命令に従っ
て、バブルメモリ部３におけるデータの書込みおよび読
出し処理（データ転送）を制御するもので、外部記憶手
段１ａに記憶されたバブルメモリの冗長ループデータに
基づいてバブルメモリ部３内のバブルメモリ１０．２０
．３０．４０をパラレル駆動制御するようになされてい
る。

セレクト制御手段２は、ブートループアクセス時に、コ
ントロール部１から供給されるセレクト信号を制御して
バブルメモリ部３内の周辺回路１０ａ。

２０ａ、３０ａ、４０ａから必要最小限の回路だけをセ
レクトするものである。例えば、セレクト制御手段２は
、ブートループアクセス時に、周辺回路１０ａだけにセ
レクト信号を供給してオン状態とし、バブルメモリ１０
のブートループに書込まれたヘッダー情報を読出してバ
ブルメモリ部３のページアドレスを検出するようになさ
れている。

このように、本発明のバブルメモリ装置は、ブートルー
プアクセス時に、例えば、バブルメモリ１０の周辺回路
１０ａだけにセレクト信号を供給し、オン状態の周辺回
路１０ａによりバブルメモリＩＯのブートループに書込
まれたヘッダー情報を続出してバブルメモリ部３のペー
ジアドレスを検出するために、ブートループアクセス時
の消費電力および発熱をバブルメモリ１００周辺回路１
０ａだけに減少することができる。

〔実施例〕

以下、図面を参照して本発明に係るバブルメモリ装置を
説明する。

第２図は本発明のバブルメモリ装置の一実施例を示すブ
ロック回路図である。同図に示されるように、バブルメ
モリ部３は、複数のバブルメモリ１０．２０．３０．４
０　、および、これら複数のバブルメモ１月０．２０．
３０．４０のそれぞれに接続された複数の周辺回路１０
ａ、　２０ａ、　３０ａ、　４０ａを有している。周辺
回路１０ａ、２０ａ、３０ａ、４０ａは、コントロール
部から供給される信号、例えば、駆動タイミング信号、
ファンクションタイミング信萼、センスタイミング信号
およびセレクト信号により並列的に駆動制御されるよう
になされている。ここで、周辺回路１０ａは、駆動回路
１１．ファンクション回路１２およびセンス回路１３を
備えており、周辺回路２０ａ、３０ａ、４０ａも周辺回
路１０ａと同様な回路を備えている。

周辺回路１０ａ、　２０ａ、　３０ａ、　４０ａの各駆
動回路ｔｒ、２ｔ。

３１．４１　、ファンクシロン回路１２．２２．３２．
４２およびセンス回路１３．２３，３３．４３には、コ
ントロール部１から出力される駆動タイミング信号、フ
ァンクションタイミング信号およびセンスタイミング信
号の各タイミング信号が供給されている。コントロール
部１から出力されるセレクト信号は、周辺回路１０ａの
駆動回路の駆動回路１１．ファンクション回路１２およ
びセンス回路１３には直接供給され、また、周辺回路２
０ａ、３０ａ、４０ａの各駆動回路２１．３１．４１、
ファンクション回路２２．３２．４２およびセンス回路
２３゜３３．４３には、セレクト信号制御回路２を介し
て供給されるようになされている。

セレクト信号制御回路２は、メモリループのアクセスと
ブートループのアクセスとを切替えるアクセス切替え信
号によりセレクト信号の制御を行うようになされている
。すなわち、セレクト信号制御回路２は、メモリループ
アクセス時において、周辺回路１０ａおよび２０ａ、３
０ａ、４０ａの全ての回路に対してセレクト信号を供給
し、また、ブートループアクセス時において、周辺回路
１０ａの回路にだけセレクト信号を供給するようになさ
れている。

具体的に、ブートループアクセス時において、周辺回路
２０ａ、３０ａ、４０ａの各駆動回路２１．３１．４１
、ファンクション回路２２．３２．４２およびセンス回
路２３．３３゜４３は、セレクト信号が供給されないの
でオフ状態となっている。そして、ブートループアクセ
ス時において、必要とされるバブルメモリ部３のページ
アドレスは、セレクト信号が供給されてオン状態となっ
ている周辺回路１０ａ（駆動回路１１．ファンクション
回路１２およびセンス回路１３）によりバブルメモリ１
０のマイナループに書込まれたヘッダー情報を読出して
検出されることになる。

このように、本実施例のバブルメモリ装置は、ブートル
ープアクセス時に、最小限の回路、例えば、１番のバブ
ルメモリ１０に接続された周辺回路１０ａだけをオン状
態とすることによりブートループアクセス時における消
費電力および発熱をバブルメモリ１０の周辺回路１０ａ
だけに抑えることができる。ここで、メモリループアク
セス時には、バブルメモリ１０，２０，３０．４０に接
続された全ての周辺回路１０ａ、　２０ａ、　３０ａ、
　４０ａをオン状態としてデータ転送を行うのはもちろ
んである。

上記の実施例において、各バブルメモリ１０，２０゜３
０、４０の冗長ループデータは、例えば、ＲＯＭ等の外
部記憶回路に記憶されていて、データ転送時には、コン
トロール部１が外部記憶回路に記憶されたバブルメモリ
の冗長ループデータに基づいてバブルメモリ部３内のバ
ブルメモリ１０，２０．３０．４０をパラレル駆動制御
するようになっている。

〔発明の効果〕

以上、詳述したように、本発明に係るバブルメモリ装置
は、バブルメモリ部のページアドレスを検出するブート
ループアクセス時において、複数の周辺回路のうち必要
最小限の回路だけをセレクトすることによって、ブート
ループアクセス時の消費電力および発熱を減少すること
ができる。

【図面の簡単な説明】

第１図は本発明に係るバブルメモリ装置の原理を示すブ
ロック図、 第２図は本発明のバブルメモリ装置の一実施例を示すブ
ロック回路図、 第３図は従来のバブルメモリ装置の一例を示すブロック
回路図である。 〔符号の説明〕 ｌ・・・コントロール部、 １ａ・・・外部記憶手段、 ２・・・セレクト制御手段（セレクト信号制御回路）３
・・・バブルメモリ部、 １０、２０．３０．４０・・・バブルメモリ、１０ａ、
２０ａ、３０ａ、４０ａ　・・・周辺回路、１１．２１
．３１．４１・・・駆動回路、１２．２２．３２．４２
・・・ファンクション回路、１３．２３．３３．４３・
・・センス回路。

Claims (1)

1. 【特許請求の範囲】 １、複数のバブルメモリ（１０、２０、３０、４０）お
   よび該複数のバブルメモリのそれぞれに接続された複数
   の周辺回路（１０ａ、２０ａ、３０ａ、４０ａ）を有す
   るバブルメモリ部（３）と、 前記複数のバブルメモリを外部記憶手段（１ａ）に記憶
   されたバブルメモリの冗長ループデータに基づいてパラ
   レル駆動制御するコントロール部（１）と、 前記バブルメモリ部のページアドレスを検出するために
   ブートループをアクセスする時、前記複数の周辺回路の
   うち必要最小限の回路だけをセレクトするセレクト制御
   手段（２）とを具備するバブルメモリ装置。 ２、前記セレクト制御手段は、メモリループのアクセス
   とブートループのアクセスとを切替えるアクセス切替え
   信号により前記必要最小限の回路をセレクトするように
   なっている。 ３、前記セレクト制御手段は、ブートループアクセス時
   に１つのバブルメモリに対応した１組の周辺回路だけに
   セレクト信号を供給してセレクトするようになっている
   特許請求の範囲第１項に記載の装置。