JPH01307812A - 系統電圧安定化設備における制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は系統の電圧変動抑制及びフリッカ抑制のために
オープン制御のＱ検出（７に！圧フリッカ）制御と、フ
ィードバック制御のＶ検出（ＡＶＲ）制御を組み合わせ
た無効電力補償装置（以下ＳｖＣ装置という）と、分路
リアクトルを併設した系統電圧安定設備において、分路
リアクトル開閉時においてＳＶＣの制御を応答の速い制
御系を優先させてシャントリアクトル又はシャントコン
デンサの人。

切時の電圧変動を高速抑制できる前記系統電圧安定化設
備における制御装置に関するものである。

［従来の技術と問題点］ 第３図に従来のＱ検出による制御とＶ検出による制御を
組み合わせたＳＶＣ装置と分路リアクトルを併用した系
統電圧安定設備をブロック図で示す。

図において１は電源、２は電源インピーダンス、３は電
圧変動対策の対象となる系統母線、４は電圧変動の原因
となる変動負荷、５は変動負荷の電流を検出するＣＴ、
８は系統電圧を検出するＰＴｌｌＯはＳＶＣ装置本体を
示し、１１のりアクドル（特に高インピーダンス変圧器
を使用）と１２の逆並列接続サイリスクスイッチより構
成されている。

２０は系統電圧を段階的に制御するための分路リアクト
ル（シャントリアクトル）で、２１のりアクドル開閉用
ＣＢ、２２のシャントリアクトル本体より構成される。

この場合シャントリアクトル２２は複数筒設備される。

（又タップ切換器等も並設されている。） ３０はＳＶＣのＱ検出制御回路で、３１はＱ検出器、３
２は積分器を用いたベースＱ検出器で、３１のＱ信号と
合成されＱ信号の変動分のみ検出される。

３３はＱ信号のリミッタ回路で、このリミッタ回路３３
によってＳＶＣ制御のＱｊｔｌ制御と後述のＶ制御の比
率を変えることができる。

３４はＶ検出制御回路で、３５のＶ検出器、３６のリミ
ッタ回路より構成され、その出力は３７で示す信号加算
器にＩＪ　ミッタ回路３３の出力とともに入力する。

Ｑ信号、■信号は信号加算器３７で合成され、３８の比
較およびパルス発生回路に送られ、ｓＶＣ本体１θのリ
アクトル電流を調整するサイリスクスイッチ１２の点弧
パルス位置を決定し、サイリスタスイッチ１２の点弧極
に送られる。

３９はシャントリアクトルの入、切を選択する検出器、
４０はシャントリアクトル用ＣＢ２１の入、切指令回路
である。

第４図は上記設備においてＶ検出によるｓＶｃ制御とシ
ャントリアクトルの入、切による動作波形を示す。

■のＳＶＣ無しの系統電圧に示すように、一般的に系統
電圧はゆっくりした変動に変動負荷による早い変動が重
畳している。ｓＶｃ本体の最大容量は■に示すとおりで
ある。■制御はフィードバック制御となることから応答
スピードは早くできないが変動負荷以外の電圧変動を含
めて抑制することができる。

ＳｖＣ容量で一杯に系統電圧を補償しても抑制できない
場合、■、■に示すようにンヤントリアクトル２２（第
３図）を投入して系統の電圧抑制を行う。

第５図は上記設備においてＶ検出およびＱ検出によるＳ
ｖＣ制御とシャントリアクトルの入、切による動作波形
を示す。

Ｑ制御はオープンループ制御で応答が早く、■の早い変
動を抑制する。ＳｖＣ本体の容量を■に示すように設定
すると、■で示すように動作し、目標電圧値よりある程
度の上昇にもかかわらず早い変動を抑制することができ
、更に系統電圧が上昇したときは■に示すようにシャン
トリアクトルを投入して系統の電圧抑制を行う。

しかし、第４図、第５図の■に示すように、シャントリ
アクトル投入（又は切も同じ）時の電圧変動は抑制でき
ない欠点がある。

［問題を解決するための手段］ 以上説明のように、ＳＶＣを備えこれを■検出およびＱ
検出により制御し、併せ前記ｓＶｃ本体の最大容量によ
る系統電圧の抑制可能領域より系統電圧が上昇、又は降
下したときは、シャントリアクトルの入、切により前記
系統電圧の抑制可能領域にもどして系統電圧制御する構
成において、本発明は／ヤントリアクトル入、切の際生
じる電圧変動を伸側する目的でなされたもので、ンヤン
トリアクトル入、切の際、応動速度の早い系の制御信号
を優先させ、系統の過渡電圧変動を高速に抑制できるよ
うに構成したものである。なお、前記シャントリアクト
ル設備にかえ、シャントコンデンサ設備を用いることも
できる。この場合、シャントコンデンサの投入により系
統電圧は上昇し、開放により系統電圧は降下する。

以下、第１図に示す実施例および第２図に示す第１図実
施例動作図により本発明を説明する。第３図と同一部分
は同一符合で示す。

電源インピーダンス２を備える電源１に接続された対策
対象系統母線３の変動負荷４に対し、リアクトル、又は
高インピーダンス変圧５＋１逆並列接続サイリスクスイ
ッチ＋２を接続したｓｖｃ　ｘ置本体！０が系統母線３
に接続され、またシャン）　ＩＪアクトル本体２２がシ
ャントリアクトル用ＣＢ２１を介して系統母線３に接続
され、ンヤントリアクトル設備２０を構成する。

系統母線１に系統電圧検出ＰＴ６が接続され、ＳｖＣ本
体１０の通電回路にＣＴが結合され、その出力は電源１
側の通電電流を検出するＣＴよりの出力ともに、差動的
に負荷電流検出用ＣＴ５に入力してその２次側に負荷電
流を検出し、前記ＰＴ８およびＣＴ５の出力信号はＱ（
無効電力）検出器３１に入力し、Ｑ信号はそのまま、お
よびベースのＱ検出回路３２を通って減算され、Ｑの変
動分のみがＱ　ＩＪ　ミッタ回路３３に入力する。

また、ＰＴ６よりの出力はＶ（電圧）検出回路３５に入
力し、その出力信号はＶリミッタ回路３６に入力する。

両ＩＪ　ミッタ回路３３．３１ｉの出力は信号加算器３
７に入力し、その出力信号は比較およびパルス発生回路
３８に入力してサイリスクスイッチ１２に対する点弧信
号を決定してパルスを発生する。

ここまでは従来の第３図に示す構成とかわるところはな
い。

一方、前記ＰＴ８よりの出力信号はシャントリアクトル
開閉選択回路３９に入力した後、その出力はタイマー４
３に入力して、シャントリアクトル用ＣＢ２１の側御回
路に入力するが、前記選択回路３９よりの出力信号はリ
ミッタバンド切換回路４１に入力し、その出力信号はＱ
リミッタ回路３３およびＶリミッタ回路３５に入力する
。

このリミッタバンド切換回路４１はシャントリアクトル
２１の没入（又は幼時）、Ｑ制御のみにするためにリミ
ッタの値を変えるための切換信号の出力回路である。

また、リミッタバンド切換回路４１は内部に時限回路を
設けており、Ｑ信号のベースＱ除去回路が十分安定する
程度の時間（数十秒〜数分で安定する）、継続出力され
る。

前記切換回路４Ｉよりの信号によるリミッタの切換えは
、Ｑリミッタ回路３３を解除、すなわち全てＱ制御でＳ
ＶＣ本体ｌＯが動作するようにすることと、■制御信号
、Ｑ制御信号をそれぞれ制御配分できるようにしである
。

また前記タイマー４３は、リミッタバンド切換回路４１
によりリミッタ切換中にシャントリアクトル２１が入、
切しないように、シャントリアクトル２１の開閉を遅延
させるタイマーである。

第２図■、■、■はＩＪ　ミッタバンド切換指令（４１
の出力）、シャントリアクトル投入指令（４０の出力）
、シャンドルリアクトルの投入を時間的に示している。

■のＩＪ　ミッタバンド切換指令によりＳｖＣ本体１０
は応答の早いＱ制御のみで、ＳＶＣ本体全容量を使用で
きるため、シャントリアクトルによる電圧変動を瞬時に
抑制することができる。第２図■はこの状態を示してい
る。

シャントリアクトル投入（又は切）後、直ちに、Ｑ制御
、及びＶ制御を元にもどすとＳＶＣが電圧変動を起して
しまうため、ベースのＱ検出回路３２が安定する程度の
時限をもたせて元の制御にもどすようにすることによっ
てシャントリアクトル開閉時の電圧変動を極めてゆるや
かに抑えることが可能となる。第２図■はリミッタバン
ド切換指令信号の保持時間を示している。

なお、本発明においてはシャントリアクトルの開閉指令
をＳＶＣ制御回路内部で検出しているが、外部から演算
信号などシャント開閉信号を入力してＱ制御信号動作に
切換えることも可能である。

［発明の効果コ ＱおよびＶ制御によるＳｖＣ装置にシャントリアクトル
を併設した設備において、Ｑ制御の応答時間Ｔｑが数１
０ｍ５であるのに対し、■制御の応答時間Ｔｖは数１０
０ｍ５であって、１桁の応答速度差がある。

本発明はこのように両者に応答速度差があることをシャ
ントリアクトルの入、幼時に、それまで通常所定の比率
でＱ、Ｖ両制御を含む制御に共用されているＳｖＣ装置
本体全容量を、−時期応答速度の早いＱ制御のみに専用
してシャント開閉による系統電圧の変動を瞬時に抑制す
ることができ、従来のこの挿装置を極めて良好な運転状
態に置くことができ、安定した系統電圧の制御を可能と
するものである。

【図面の簡単な説明】

第１図は、本発明の実施例をブロック図で示す。 第２図は、第１図実施例の動作波形図を示す。 第３図は、従来の系統電圧安定化設備をブロック図で示
す。 第４図は、第３図設備における電圧検出制御のみの際の
動作波形を示す。 第５図は、第３図設備における電圧検出制御子Ｑ検出制
御の際の動作波形を示す。 １・・・電源、２・・・電源インピーダンス、３・・・
系統母線、４・・・変動負荷、１０・・・ＳＶＣ装置本
体、２０・・・ンヤントリアクトル設備、３０・・・Ｑ
検出制御回路、３１・・・Ｑ検出器、３２・・・ベース
のＱ検出回路、３３・・・Ｑリミッタ回路、３４・・・
Ｖ検出用制御回路、３５・・・Ｖ（電圧検出回路）、３
６・・・リミッタ回路、３９・・・ンヤントリアクトル
開閉選択回路、４０・・・シャントリアクトル開閉を旨
今回路、４１・・・ＩＪ　ミッタバンド切換回路、４３
・・・タイマー。 算３　口 悌４　凶 ６シイント名どに橢ピ〉（４０の初）　　　　　　　　
　　　　　　　　　　−一一一一一ト１−一一一一一一
一−ｅ　　　　　Ｏ０■　　　　・　リ

Claims (1)

【特許請求の範囲】
1. （１）系統電圧安定化に用いられる無効電力補償装置に
   シャントリアクトル、又はコンデンサを併設した設備に
   おいて、通常は変動負荷の無効電力Ｑ信号および系統電
   圧Ｖ信号の２つの信号の和に基づいて前記無効電力補償
   装置の通電制御をするための変動Ｑ信号の検出回路に接
   続されたＱリミッタ回路および系統電圧Ｖ信号の検出回
   路に接続されたＶリミッタ回路に対し、シャントリアク
   トル、又はシャントコンデンサの入、又は切の際、前記
   シャントリアクトル、又はシャントコンデンサの切、又
   は入に対する切、又は入信号に先立って前記応答速度の
   早い系のリミッタ回路に信号を送り、該リミッタ回路に
   つながる系の制御信号を優先させて前記無効電力補償装
   置を制御し、前記シャントリアクトル、又はシャントコ
   ンデンサの入、切における系統の過渡電圧変動を高速で
   抑制することを特徴とする系統電圧安定化設備における
   制御装置。