JPH07212979A - フリッカ対策装置の制御装置 - Google Patents
フリッカ対策装置の制御装置Info
- Publication number
- JPH07212979A JPH07212979A JP6001454A JP145494A JPH07212979A JP H07212979 A JPH07212979 A JP H07212979A JP 6001454 A JP6001454 A JP 6001454A JP 145494 A JP145494 A JP 145494A JP H07212979 A JPH07212979 A JP H07212979A
- Authority
- JP
- Japan
- Prior art keywords
- reactive power
- pass filter
- svc
- low
- flicker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/10—Flexible AC transmission systems [FACTS]
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 負荷の瞬時無効電力Ｑinの急変動成分（ΔＱ
＝Ｑin−Ｑref）〔但し、Ｑrefは、ゆっくりと変動する
成分〕を無効電力補償装置によって補償し、系統のフリ
ッカを抑制するフリッカ対策装置において、上記ゆっく
りと変動する成分をベース無効電力変動分Ｑrefとして
検出するローパスフィルタが、アーク炉等のように大き
な急変動を繰返す負荷に対して応答遅れして発生する検
出誤差±ΔＶεを急速に修正して、フリッカ改善率の向
上及び設備効率化を図る。 【構成】 Ｑrefを検出するローパスフィルタ１３に、
放電の時定数と充電の時定数を、夫々小さくする時定数
可変調整回路を設け、検出したΔＱが、ＳＶＣの制御範
囲から外れたとき、外れた方向に応じてローパスフィル
タ１３の充電又は放電の時定数を切換え、ローパスフィ
ルタ１３の出力をベース無効電力Ｑの変動に高速追従さ
せる。
＝Ｑin−Ｑref）〔但し、Ｑrefは、ゆっくりと変動する
成分〕を無効電力補償装置によって補償し、系統のフリ
ッカを抑制するフリッカ対策装置において、上記ゆっく
りと変動する成分をベース無効電力変動分Ｑrefとして
検出するローパスフィルタが、アーク炉等のように大き
な急変動を繰返す負荷に対して応答遅れして発生する検
出誤差±ΔＶεを急速に修正して、フリッカ改善率の向
上及び設備効率化を図る。 【構成】 Ｑrefを検出するローパスフィルタ１３に、
放電の時定数と充電の時定数を、夫々小さくする時定数
可変調整回路を設け、検出したΔＱが、ＳＶＣの制御範
囲から外れたとき、外れた方向に応じてローパスフィル
タ１３の充電又は放電の時定数を切換え、ローパスフィ
ルタ１３の出力をベース無効電力Ｑの変動に高速追従さ
せる。
Description
【０００１】
【産業上の利用分野】この発明は、フリッカ対策装置と
して系統に設置され、負荷の無効電力Ｑinの急変動成分
（ΔＱ＝Ｑin−Ｑref）〔但し、Ｑrefは、ゆっくりと変
動する成分〕のみを補償する無効電力補償装置（以下、
ＳＶＣという。）の制御方式に関し、特に、上記ゆっく
りと変動する成分をベース無効電力変動分Ｑrefとして
検出するローパスフィルタが、アーク炉等のように大き
な急変動を繰返す負荷に対して応答遅れして発生する検
出誤差を、常時修正する方式を提供して、フリッカ改善
率の向上を図ることを目的とする。
して系統に設置され、負荷の無効電力Ｑinの急変動成分
（ΔＱ＝Ｑin−Ｑref）〔但し、Ｑrefは、ゆっくりと変
動する成分〕のみを補償する無効電力補償装置（以下、
ＳＶＣという。）の制御方式に関し、特に、上記ゆっく
りと変動する成分をベース無効電力変動分Ｑrefとして
検出するローパスフィルタが、アーク炉等のように大き
な急変動を繰返す負荷に対して応答遅れして発生する検
出誤差を、常時修正する方式を提供して、フリッカ改善
率の向上を図ることを目的とする。
【０００２】
【従来の技術】一般にアーク炉負荷変動における無効電
力変動は、急峻に変動する部分（ΔＱ）とアーク炉の運
転状態などによりゆっくりと変動する部分の合成であ
り、前者がフリッカを誘発する。
力変動は、急峻に変動する部分（ΔＱ）とアーク炉の運
転状態などによりゆっくりと変動する部分の合成であ
り、前者がフリッカを誘発する。
【０００３】したがって、アーク炉等が発生するフリッ
カ（ΔＶ10）の抑制対策として系統に設置されるＳＶＣ
は、フリッカの原因となる負荷の急変動（ΔＱ）に対し
てのみ補償（ΔＱSVC）を行ない、ゆっくりとした変動
には応答しないように制御され（ΔＱ−ΔＱSVC＝
０）、設備容量の有効利用を図っている。
カ（ΔＶ10）の抑制対策として系統に設置されるＳＶＣ
は、フリッカの原因となる負荷の急変動（ΔＱ）に対し
てのみ補償（ΔＱSVC）を行ない、ゆっくりとした変動
には応答しないように制御され（ΔＱ−ΔＱSVC＝
０）、設備容量の有効利用を図っている。
【０００４】この従来の制御方式として図４に示す特公
昭５４−３４１３６号公報は、２台の無効電力検出器１
1，１2を用意し、一方で負荷の急変動成分を含むトータ
ル瞬時無効電力（Ｑin）を検出し、他方でゆっくりとし
たベース無効電力変動（Ｑre f）を検出し、両者を引算
して負荷の無効電力の急変動分（ΔＱ＝Ｑin−Ｑref）
を検出し、この急変動分ΔＱに補償容量ＱSVCの約１／
２の固定バイアスを加算して、ＳＶＣの制御入力信号Ｖ
Cとしている。なお、図４において、２は系統母線、３
はアーク炉負荷、４はコンデンサ５とともにＳＶＣを構
成するサイリスタ制御リアクトル（以下ＴＣＲとい
う。）、６は加算器、７はＶCを点弧位相角βに変換す
る関数発生器、８は点弧パルス発生器である。
昭５４−３４１３６号公報は、２台の無効電力検出器１
1，１2を用意し、一方で負荷の急変動成分を含むトータ
ル瞬時無効電力（Ｑin）を検出し、他方でゆっくりとし
たベース無効電力変動（Ｑre f）を検出し、両者を引算
して負荷の無効電力の急変動分（ΔＱ＝Ｑin−Ｑref）
を検出し、この急変動分ΔＱに補償容量ＱSVCの約１／
２の固定バイアスを加算して、ＳＶＣの制御入力信号Ｖ
Cとしている。なお、図４において、２は系統母線、３
はアーク炉負荷、４はコンデンサ５とともにＳＶＣを構
成するサイリスタ制御リアクトル（以下ＴＣＲとい
う。）、６は加算器、７はＶCを点弧位相角βに変換す
る関数発生器、８は点弧パルス発生器である。
【０００５】
【発明が解決しようとする課題】上記制御を行なうため
のベース無効電力変動Ｑrefは、トータル瞬時無効電力
Ｑinをローパスフィルタ（ＬＰＦ）に通すことによって
得ている。
のベース無効電力変動Ｑrefは、トータル瞬時無効電力
Ｑinをローパスフィルタ（ＬＰＦ）に通すことによって
得ている。
【０００６】しかし、ローパスフィルタは、その特性
上、時定数が大きいので、アーク炉負荷のようにベース
無効電力Ｑが瞬時に大きく変動し、繰り返す場合は、そ
の検出値Ｑrefは、これに追従できず、図３に示すよう
に時間遅れによる制御誤差〔ΔＱε＝Ｑin(t)−〔Ｑref
(t)±ΔＱε(t)〕を生じる。
上、時定数が大きいので、アーク炉負荷のようにベース
無効電力Ｑが瞬時に大きく変動し、繰り返す場合は、そ
の検出値Ｑrefは、これに追従できず、図３に示すよう
に時間遅れによる制御誤差〔ΔＱε＝Ｑin(t)−〔Ｑref
(t)±ΔＱε(t)〕を生じる。
【０００７】この変動の直後は、検出値ΔＱは制御誤差
ΔＱεが加わり、ＳＶＣの補償範囲から外れる（図３の
黒塗り部分）。このときＳＶＣは、ΔＱが増加側に外れ
ると進相方向の補償容量が不足して、その制御出力は０
となり、ΔＱが減少方向に外れると遅相方向の補償容量
が不足して、その制御出力は最大値（１ＰＵ）となる。
このとき、ＳＶＣの補償出力は飽和した固定状態となっ
て、ΔＱの変化に応動しなくなり、フリッカ抑制作用が
全く失われる。
ΔＱεが加わり、ＳＶＣの補償範囲から外れる（図３の
黒塗り部分）。このときＳＶＣは、ΔＱが増加側に外れ
ると進相方向の補償容量が不足して、その制御出力は０
となり、ΔＱが減少方向に外れると遅相方向の補償容量
が不足して、その制御出力は最大値（１ＰＵ）となる。
このとき、ＳＶＣの補償出力は飽和した固定状態となっ
て、ΔＱの変化に応動しなくなり、フリッカ抑制作用が
全く失われる。
【０００８】そこで、この発明は、上記Ｑref検出用の
ローパスフィルタの応答遅れによって、急変動分の検出
値ΔＱがＳＶＣの動作範囲から外れたときは、ローパス
フィルタの時定数を小さくして、Ｑrefをベース無効電
力Ｑに高速に追従させ、上記補償不能状態から速やかに
回復させることを目的とする。
ローパスフィルタの応答遅れによって、急変動分の検出
値ΔＱがＳＶＣの動作範囲から外れたときは、ローパス
フィルタの時定数を小さくして、Ｑrefをベース無効電
力Ｑに高速に追従させ、上記補償不能状態から速やかに
回復させることを目的とする。
【０００９】
【課題を解決するための手段】この発明が提供するフリ
ッカ対策装置の制御装置は、負荷の瞬時無効電力Ｑinの
検出器と、瞬時無効電力Ｑinからゆっくりとした変動分
をベース無効電力Ｑrefとして取出すローパスフィルタ
と、急変動成分ΔＱ＝Ｑin−Ｑrefを制御信号ＶCとし、
系統に供給する無効電力を増減制御してフリッカを抑制
する無効電力補償装置を備えたフリッカ対策装置におい
て、
ッカ対策装置の制御装置は、負荷の瞬時無効電力Ｑinの
検出器と、瞬時無効電力Ｑinからゆっくりとした変動分
をベース無効電力Ｑrefとして取出すローパスフィルタ
と、急変動成分ΔＱ＝Ｑin−Ｑrefを制御信号ＶCとし、
系統に供給する無効電力を増減制御してフリッカを抑制
する無効電力補償装置を備えたフリッカ対策装置におい
て、
【００１０】制御応答時定数を可変できるように構成さ
れた上記ローパスフィルタと、
れた上記ローパスフィルタと、
【００１１】上記急変動成分ΔＱを、無効電力補償装置
の補償量範囲と比較し、この範囲から外れた状態が所定
サイクル続いたとき、上記ローパスフィルタの制御応答
時定数を小さくして、上記ローパスフィルタの出力Ｑ
refをゆっくりとした変動分の真の値に急速に追従させ
る時定数可変調整回路とを具備したことを特徴とする。
の補償量範囲と比較し、この範囲から外れた状態が所定
サイクル続いたとき、上記ローパスフィルタの制御応答
時定数を小さくして、上記ローパスフィルタの出力Ｑ
refをゆっくりとした変動分の真の値に急速に追従させ
る時定数可変調整回路とを具備したことを特徴とする。
【００１２】
【作用】上記構成において、時定数可変調整回路は、上
記急変動成分ΔＱを無効電力補償装置の制御範囲の上限
値及び下限値（＋ＱH，−ＱL）と比較し、この範囲から
外れた状態を所定サイクル期間の継続により確認しなが
ら検出し、その外れた方向に応じて、ローパスフィルタ
の放電又は充電の時定数を小さくする。これによって、
ローパスフィルタの出力Ｑrefをゆっくりとした変動分
の真の値に急速に追従させ、ΔＱをＳＶＣの制御範囲内
に戻す。これによって、ΔＱにてＳＶＣを飽和させるこ
となく制御し、設備容量を有効利用しながらフリッカ改
善率を向上できる。
記急変動成分ΔＱを無効電力補償装置の制御範囲の上限
値及び下限値（＋ＱH，−ＱL）と比較し、この範囲から
外れた状態を所定サイクル期間の継続により確認しなが
ら検出し、その外れた方向に応じて、ローパスフィルタ
の放電又は充電の時定数を小さくする。これによって、
ローパスフィルタの出力Ｑrefをゆっくりとした変動分
の真の値に急速に追従させ、ΔＱをＳＶＣの制御範囲内
に戻す。これによって、ΔＱにてＳＶＣを飽和させるこ
となく制御し、設備容量を有効利用しながらフリッカ改
善率を向上できる。
【００１３】
【実施例】図１は、この発明の一実施例を示すもので、
変電所電源ＥSから電源側インピ−ダンスＸSを通して給
電される系統母線２に、フリッカの発生原因となるアー
ク炉等の負荷３が接続され、このフリッカを抑制するた
めにＳＶＣを設置した電力系統を表している。
変電所電源ＥSから電源側インピ−ダンスＸSを通して給
電される系統母線２に、フリッカの発生原因となるアー
ク炉等の負荷３が接続され、このフリッカを抑制するた
めにＳＶＣを設置した電力系統を表している。
【００１４】ＳＶＣは、位相制御によりリアクトルＸ
TCRの電流ＩTCRを増減するＴＣＲと、高調波を吸収しな
がら系統に一定の進相電力を供給するフィルタ（ＦＬ）
とを組み合わせたもので、負荷の無効電力Ｑinの急変動
成分ΔＱによる電圧変動（フリッカ）を打ち消すように
系統に供給する無効電力ΔＱTCR（ΔＱSVC）を増減し
て、電圧変動（Ｖ10）を抑制する。このＳＶＣの位相制
御回路は、以下のように構成される。
TCRの電流ＩTCRを増減するＴＣＲと、高調波を吸収しな
がら系統に一定の進相電力を供給するフィルタ（ＦＬ）
とを組み合わせたもので、負荷の無効電力Ｑinの急変動
成分ΔＱによる電圧変動（フリッカ）を打ち消すように
系統に供給する無効電力ΔＱTCR（ΔＱSVC）を増減し
て、電圧変動（Ｖ10）を抑制する。このＳＶＣの位相制
御回路は、以下のように構成される。
【００１５】１０はＱin検出器で、電圧変成器ＰＴで取
り出した系統電圧ＶLと電流変成器ＣＴで取り出した負
荷電流ＩLから、負荷の瞬時無効電力Ｑinを検出する。
図示例のＱin検出器１０は、乗算器１１とバンドリジェ
クトフィルタ（以下ＢＲＦという）１２から構成され
る。
り出した系統電圧ＶLと電流変成器ＣＴで取り出した負
荷電流ＩLから、負荷の瞬時無効電力Ｑinを検出する。
図示例のＱin検出器１０は、乗算器１１とバンドリジェ
クトフィルタ（以下ＢＲＦという）１２から構成され
る。
【数１】
【００１６】瞬時無効電力Ｑinを表す第１項と、ＡＣ成
分の第２項の和となる。そこで、ＢＲＦ１２を通しＡＣ
成分の第２項を除去し、Ｑin＝ＶL・ＩL・ｓｉｎθを求
めている。
分の第２項の和となる。そこで、ＢＲＦ１２を通しＡＣ
成分の第２項を除去し、Ｑin＝ＶL・ＩL・ｓｉｎθを求
めている。
【００１７】１３は伝達関数〔−１／（１＋ＳＴ1）〕
を持ち、瞬時無効電力Ｑinから、ゆっくりとした変動成
分をベース無効電力変動Ｑrefとして検出するローパス
フィルタで、充電の時定数と放電の時定数を、夫々１／
１０程度に小さくするスイッチＳＷ1，ＳＷ2を備える。
を持ち、瞬時無効電力Ｑinから、ゆっくりとした変動成
分をベース無効電力変動Ｑrefとして検出するローパス
フィルタで、充電の時定数と放電の時定数を、夫々１／
１０程度に小さくするスイッチＳＷ1，ＳＷ2を備える。
【００１８】１４は加算器で、瞬時無効電力Ｑinに、反
転出力される上記ベース無効電力変動（−Ｑref）を加
算し、その差分を取出す。１５はこの差分から急変動成
分ΔＱを出力するΔＱ検出器である。
転出力される上記ベース無効電力変動（−Ｑref）を加
算し、その差分を取出す。１５はこの差分から急変動成
分ΔＱを出力するΔＱ検出器である。
【００１９】１６は上記ローパスフィルタ１３とともに
Ｑref修正回路Ａを構成する時定数可変調整回路で、上
記ΔＱを、上限値＋ＱH及び下限値−ＱLと比較し、ΔＱ
がＳＶＣの制御範囲から外れている状態が数サイクル程
度継続したとき、その外れた方向に応じて上記スイッチ
ＳＷ1、ＳＷ2を選択・投入する。
Ｑref修正回路Ａを構成する時定数可変調整回路で、上
記ΔＱを、上限値＋ＱH及び下限値−ＱLと比較し、ΔＱ
がＳＶＣの制御範囲から外れている状態が数サイクル程
度継続したとき、その外れた方向に応じて上記スイッチ
ＳＷ1、ＳＷ2を選択・投入する。
【００２０】１７は５０％シフト回路で、ＴＣＲが、そ
の最大出力ＱTCRの約１／２を中心として増減制御され
るように、ΔＱにバイアス電圧を加える。この回路は、
図４に示したような固定バイアス方式とすることもでき
るが、図示例では、制御信号ＶCを、加算器１９で０.５
ＱTCRに相当する基準値１８と比較し、その差分を伝達
関数〔−Ｋi／（１＋ＳＴi）〕で表される比例積分回路
２０を通して得た出力を、加算器２１及び集合器２２に
よってフィードバックし、制御信号ＶCをゆっくりした
応答速度で基準値１８に収斂させている。
の最大出力ＱTCRの約１／２を中心として増減制御され
るように、ΔＱにバイアス電圧を加える。この回路は、
図４に示したような固定バイアス方式とすることもでき
るが、図示例では、制御信号ＶCを、加算器１９で０.５
ＱTCRに相当する基準値１８と比較し、その差分を伝達
関数〔−Ｋi／（１＋ＳＴi）〕で表される比例積分回路
２０を通して得た出力を、加算器２１及び集合器２２に
よってフィードバックし、制御信号ＶCをゆっくりした
応答速度で基準値１８に収斂させている。
【００２１】これによって、ＴＣＲを常に１／２出力の
状態に向けさせ、補償の待機容量を増減いずれの方向に
も余裕を持たせようとする。したがって、負荷の急変動
成分の検出値ΔＱがＳＶＣの制御範囲（０〜１ＰＵ）を
外れるような場合でも、上記比例積分回路１９の応答で
きる変化であれば、ＳＶＣは飽和することなく、フリッ
カの抑制を行うことがきる。
状態に向けさせ、補償の待機容量を増減いずれの方向に
も余裕を持たせようとする。したがって、負荷の急変動
成分の検出値ΔＱがＳＶＣの制御範囲（０〜１ＰＵ）を
外れるような場合でも、上記比例積分回路１９の応答で
きる変化であれば、ＳＶＣは飽和することなく、フリッ
カの抑制を行うことがきる。
【００２２】２３はファンクション回路（図４の関数発
生器７と同等）で、制御信号ＶCを、上記補償出力ΔＱ
TCRに対応するＳＶＣの点弧位相角βに変換して出力す
る。
生器７と同等）で、制御信号ＶCを、上記補償出力ΔＱ
TCRに対応するＳＶＣの点弧位相角βに変換して出力す
る。
【００２３】２４はパルス発生器で、ＰＬＬ回路２５が
出力するノコギリ波状の電源同期信号ＶPLLと位相角β
に変換された制御信号ＶCと比較し、ＴＣＲのゲートパ
ルスを発生する。
出力するノコギリ波状の電源同期信号ＶPLLと位相角β
に変換された制御信号ＶCと比較し、ＴＣＲのゲートパ
ルスを発生する。
【００２４】上記ＳＶＣは、図１中に示された制御タイ
ミング図のように動作する。負荷の無効電力の急変動分
（ΔＱ）から作成された制御信号ＶCは、商用周波数電
圧ＶLの各半波期間毎に、ノコギリ波状の電源同期信号
ＶPLLと比較され、その交差タイミングで、ゲートパル
スＧ1，Ｇ2を発生させる。ＴＣＲは、このタイミングで
導通し、ＴＣＲ電流ＩTCRが位相制御される。すなわ
ち、ΔＱが増加すると、制御信号ＶC及び点弧位相角β
も増加して、点弧タイミングは遅くなり、ＴＣＲ電流Ｉ
TCRは減少し、ＳＶＣの補償無効電力ΔＱSVC（＝ΔＱ
TCR）は減少する。また、ΔＱが減少するとβは小さく
なりΔＱSVCは増加する。これによって、ΔＱ＋ΔＱSVC
を一定に保ち、ΔＱによる電圧フリッカ（Ｖ10）を抑制
する。次に、この発明の特徴とするＱref修正回路Ａの
具体例を図２に示し、以下説明する。Ｑref修正回路Ａ
は、ローパスフィルタ１３及び時定数可変調整回路１６
から構成される。
ミング図のように動作する。負荷の無効電力の急変動分
（ΔＱ）から作成された制御信号ＶCは、商用周波数電
圧ＶLの各半波期間毎に、ノコギリ波状の電源同期信号
ＶPLLと比較され、その交差タイミングで、ゲートパル
スＧ1，Ｇ2を発生させる。ＴＣＲは、このタイミングで
導通し、ＴＣＲ電流ＩTCRが位相制御される。すなわ
ち、ΔＱが増加すると、制御信号ＶC及び点弧位相角β
も増加して、点弧タイミングは遅くなり、ＴＣＲ電流Ｉ
TCRは減少し、ＳＶＣの補償無効電力ΔＱSVC（＝ΔＱ
TCR）は減少する。また、ΔＱが減少するとβは小さく
なりΔＱSVCは増加する。これによって、ΔＱ＋ΔＱSVC
を一定に保ち、ΔＱによる電圧フリッカ（Ｖ10）を抑制
する。次に、この発明の特徴とするＱref修正回路Ａの
具体例を図２に示し、以下説明する。Ｑref修正回路Ａ
は、ローパスフィルタ１３及び時定数可変調整回路１６
から構成される。
【００２５】ローパスフィルタ１３は、オペアンプ２６
より構成した積分回路の構成を持ち、入力抵抗をＲ1、
帰還回路を抵抗Ｒ1′とコンデンサＣ1の並列回路とした
基本構成に、一時的に時定数を小さくして応答を速める
付加回路２５を設けたものである。
より構成した積分回路の構成を持ち、入力抵抗をＲ1、
帰還回路を抵抗Ｒ1′とコンデンサＣ1の並列回路とした
基本構成に、一時的に時定数を小さくして応答を速める
付加回路２５を設けたものである。
【００２６】この付加回路２７は、スイッチングトラン
ジスタＳＷ1の導通によって上記入力抵抗Ｒ1に並列接続
される抵抗Ｒ2と、スイッチングトランジスタＳＷ2の導
通によって上記帰還回路に並列接続される抵抗Ｒ2′か
ら構成される。
ジスタＳＷ1の導通によって上記入力抵抗Ｒ1に並列接続
される抵抗Ｒ2と、スイッチングトランジスタＳＷ2の導
通によって上記帰還回路に並列接続される抵抗Ｒ2′か
ら構成される。
【００２７】このローパスフィルタ１３は、付加回路２
７の並列抵抗Ｒ2，Ｒ2′が接続されない基本構成におい
て、出力の立ち上がりの時定数はτu＝Ｃ1・Ｒ1、立ち
下がりの時定数はτd＝Ｃ1・Ｒ1′となり、Ｒ1＝Ｒ1′
とすればτu＝τdとなる。応答を速めるために接続され
る抵抗Ｒ2，Ｒ2′はＲ1，Ｒ1′より小さくする。例えば
１０Ｒ1＝１０Ｒ1′＝Ｒ2＝Ｒ2′とすれば、スイッチン
グトランジスタＳＷ1の導通時に、出力の立ち上がりの
時定数はτ1≒Ｃ1・Ｒ2となり、スイッチングトランジ
スタＳＷ2の導通時に、出力の立ち下がりの時定数はτ2
≒Ｃ1・Ｒ2′となり、夫々、基本回路のみの場合の１／
１０程度になる。これにより、出力の増加方向と減少方
向の応答速度（コンデンサＣ1の充電速度と放電速度）
の夫々を、スイッチングトランジスタＳＷ1，ＳＷ2の自
動的な選択・投入により、一時的に高速化できる。
７の並列抵抗Ｒ2，Ｒ2′が接続されない基本構成におい
て、出力の立ち上がりの時定数はτu＝Ｃ1・Ｒ1、立ち
下がりの時定数はτd＝Ｃ1・Ｒ1′となり、Ｒ1＝Ｒ1′
とすればτu＝τdとなる。応答を速めるために接続され
る抵抗Ｒ2，Ｒ2′はＲ1，Ｒ1′より小さくする。例えば
１０Ｒ1＝１０Ｒ1′＝Ｒ2＝Ｒ2′とすれば、スイッチン
グトランジスタＳＷ1の導通時に、出力の立ち上がりの
時定数はτ1≒Ｃ1・Ｒ2となり、スイッチングトランジ
スタＳＷ2の導通時に、出力の立ち下がりの時定数はτ2
≒Ｃ1・Ｒ2′となり、夫々、基本回路のみの場合の１／
１０程度になる。これにより、出力の増加方向と減少方
向の応答速度（コンデンサＣ1の充電速度と放電速度）
の夫々を、スイッチングトランジスタＳＷ1，ＳＷ2の自
動的な選択・投入により、一時的に高速化できる。
【００２８】時定数可変調整回路１６は、ΔＱ検出器１
５の出力するΔＱを、上限比較器２８及び下限比較器２
９で、上限基準値ＱH及び下限基準値ＱLと比較し、各基
準値を超えた大きさを、比例積分回路３０，３１を通し
て、上記スイッチングトランジスタＳＷ1，ＳＷ2のベー
スに与える。
５の出力するΔＱを、上限比較器２８及び下限比較器２
９で、上限基準値ＱH及び下限基準値ＱLと比較し、各基
準値を超えた大きさを、比例積分回路３０，３１を通し
て、上記スイッチングトランジスタＳＷ1，ＳＷ2のベー
スに与える。
【００２９】すなわち、上限比較器２８はΔＱが＋ＱH
を上回った場合のみ（ΔＱ−ＱH）を出力し、下限比較
器２９はΔＱがＱLを下回った場合のみ｜ΔＱ−ＱL｜を
出力する。これらの出力に対するスイッチングトランジ
スタＳＷ1，ＳＷ2のＯＮ・ＯＦＦ応答は、比例積分回路
３０，３１の伝達関数Ｋ1／（１＋ＳＴ1）によって決め
ることができ、例えば、Ｔ1を数１０ｍ秒にすれば、商
用周波の数サイクル程度の応答速度が得られる。
を上回った場合のみ（ΔＱ−ＱH）を出力し、下限比較
器２９はΔＱがＱLを下回った場合のみ｜ΔＱ−ＱL｜を
出力する。これらの出力に対するスイッチングトランジ
スタＳＷ1，ＳＷ2のＯＮ・ＯＦＦ応答は、比例積分回路
３０，３１の伝達関数Ｋ1／（１＋ＳＴ1）によって決め
ることができ、例えば、Ｔ1を数１０ｍ秒にすれば、商
用周波の数サイクル程度の応答速度が得られる。
【００３０】このＱref修正回路Ａによる制御概念は、
図３のようになる。本発明の構成を持たない場合、ゆっ
くりとした変動成分を取出すローパスフィルタは、時定
数が大きいままであるので、負荷のベース無効電力Ｑの
急激な変化に対して、その検出値Ｑrefは遅れて追従
し、検出誤差±ΔＱε(t)が生じる。そのため、補償の
中心点がずれ、図中黒塗り部分に示すような残留フリッ
カが発生する。
図３のようになる。本発明の構成を持たない場合、ゆっ
くりとした変動成分を取出すローパスフィルタは、時定
数が大きいままであるので、負荷のベース無効電力Ｑの
急激な変化に対して、その検出値Ｑrefは遅れて追従
し、検出誤差±ΔＱε(t)が生じる。そのため、補償の
中心点がずれ、図中黒塗り部分に示すような残留フリッ
カが発生する。
【００３１】しかし、このように残留フリッカが発生す
るような状態になると、時定数可変調整回路１６におい
て、ΔＱがＳＶＣの補償囲（０〜１ＰＵ）を超えたこと
を検出し、スイッチングトランジスタＳＷ1，ＳＷ2を導
通させ、ローパスフィルタ１３の出力をベース無効電力
Ｑに急速に追従させる。
るような状態になると、時定数可変調整回路１６におい
て、ΔＱがＳＶＣの補償囲（０〜１ＰＵ）を超えたこと
を検出し、スイッチングトランジスタＳＷ1，ＳＷ2を導
通させ、ローパスフィルタ１３の出力をベース無効電力
Ｑに急速に追従させる。
【００３２】すなわち、ベース無効電力Ｑが急激に増加
して、Ｑrefが誤差（−ΔＱε）を持ち、ΔＱがＳＶＣ
の補償範囲を進相側に超え、ＳＶＣが飽和する状態（Ｑ
SVC＝０ＰＵ）になると、上限比較器２８がΔＱ＞ＱHを
検出して、比例積分回路３０を通し、商用周波の数サイ
クル期間後に、スイッチングトランジスタＳＷ1を導通
させる。これによって、ローパスフィルタの立ち上がり
の時定数τ1≒Ｃ1・Ｒ2は、それ以前の基本構成の時定
数τu＝Ｃ1・Ｒ1の１／１０程度になり、Ｑre fは真のベ
ース無効電力Ｑに急速に追従し、Ｑrefの誤差（−ΔＱ
ε）を解消する。したがって、ＳＶＣのフリッカ補償能
力が回復する。この後、比例積分回路２８の出力がなく
なると、スイッチングトランジスタＳＷ1は非導通にな
り、ローパスフィルタは通常の動作に復帰する。
して、Ｑrefが誤差（−ΔＱε）を持ち、ΔＱがＳＶＣ
の補償範囲を進相側に超え、ＳＶＣが飽和する状態（Ｑ
SVC＝０ＰＵ）になると、上限比較器２８がΔＱ＞ＱHを
検出して、比例積分回路３０を通し、商用周波の数サイ
クル期間後に、スイッチングトランジスタＳＷ1を導通
させる。これによって、ローパスフィルタの立ち上がり
の時定数τ1≒Ｃ1・Ｒ2は、それ以前の基本構成の時定
数τu＝Ｃ1・Ｒ1の１／１０程度になり、Ｑre fは真のベ
ース無効電力Ｑに急速に追従し、Ｑrefの誤差（−ΔＱ
ε）を解消する。したがって、ＳＶＣのフリッカ補償能
力が回復する。この後、比例積分回路２８の出力がなく
なると、スイッチングトランジスタＳＷ1は非導通にな
り、ローパスフィルタは通常の動作に復帰する。
【００３３】次に、ベース無効電力Ｑが急激に減少し
て、ΔＱがＳＶＣの補償範囲を遅相側に超え、ＳＶＣが
飽和する状態（ＱSVC＝１ＰＵ）になった場合は、下限
比較器２９、比例積分回路３１が動作し、前記同様にス
イッチングトランジスタＳＷ2を導通させ、ローパスフ
ィルタの立ち下がりの時定数τ2≒Ｃ1・Ｒ2′を、それ
以前の時定数τd＝Ｃ1・Ｒ2′の１／１０程度にし、Ｑ
refを真のベース無効電力Ｑに急速に追従させる。上記
Ｑref修正回路Ａの修正動作によって、ＳＶＣを補償容
量内で飽和させることなく制御し、フリッカ改善率を改
善できる。
て、ΔＱがＳＶＣの補償範囲を遅相側に超え、ＳＶＣが
飽和する状態（ＱSVC＝１ＰＵ）になった場合は、下限
比較器２９、比例積分回路３１が動作し、前記同様にス
イッチングトランジスタＳＷ2を導通させ、ローパスフ
ィルタの立ち下がりの時定数τ2≒Ｃ1・Ｒ2′を、それ
以前の時定数τd＝Ｃ1・Ｒ2′の１／１０程度にし、Ｑ
refを真のベース無効電力Ｑに急速に追従させる。上記
Ｑref修正回路Ａの修正動作によって、ＳＶＣを補償容
量内で飽和させることなく制御し、フリッカ改善率を改
善できる。
【００３４】
【発明の効果】この発明は、負荷の無効電力のフリッカ
成分の検出値ΔＱが、ＳＶＣの制御範囲（定格）を進相
側及び遅相側に超える毎に、これを修正する方向にロー
パスフィルタ１３の応答速度を速める。
成分の検出値ΔＱが、ＳＶＣの制御範囲（定格）を進相
側及び遅相側に超える毎に、これを修正する方向にロー
パスフィルタ１３の応答速度を速める。
【００３５】これによって、大きく急変する負荷変動に
対するローパスフィルタの応答遅れを急速に解消し、Δ
ＱをＳＶＣの制御範囲内に収め、フリッカ改善率を向上
できる。
対するローパスフィルタの応答遅れを急速に解消し、Δ
ＱをＳＶＣの制御範囲内に収め、フリッカ改善率を向上
できる。
【００３６】また、上記Ｑrefの修正によって、Ｑrefの
検出誤差±Δεの発生を防止できるので、この誤差分を
考慮して補償容量を大きめに決める必要がなくなり、設
備容量を従来より低減でき、効率の高い経済的な設備と
することができる。
検出誤差±Δεの発生を防止できるので、この誤差分を
考慮して補償容量を大きめに決める必要がなくなり、設
備容量を従来より低減でき、効率の高い経済的な設備と
することができる。
【図１】この発明の一実施例を示すフリッカ対策装置の
制御回路図
制御回路図
【図２】図１のＱref修正回路の具体的構成例を示すブ
ロック図
ロック図
【図３】図２のＱref修正回路を用いた場合のＱref制御
概念を示す波形図
概念を示す波形図
【図４】従来のフリッカ対策装置の制御回路図
２ 系統母線 ３ 変動負荷 １０ Ｑin検出器 １３ ローパスフィルタ １６ 時定数可変調整回路 １７ ５０％シフト回路 ＳＶＣ 無効電力補償装置 Ａ Ｑref修正回路 Ｑin 瞬時無効電力 ＶC 制御信号
Claims (1)
- 【請求項１】 負荷の瞬時無効電力Ｑinの検出器と、瞬
時無効電力Ｑinからゆっくりとした変動分をベース無効
電力Ｑrefとして取出すローパスフィルタと、急変動成
分ΔＱ＝Ｑin−Ｑrefを制御信号ＶCとし、系統に供給す
る無効電力を増減制御してフリッカを抑制する無効電力
補償装置を備えたフリッカ対策装置において、 制御応答時定数を可変できるように構成された上記ロー
パスフィルタと、 上記急変動成分ΔＱを、無効電力補償装置の制御範囲と
比較し、この範囲から外れた状態が所定サイクル続いた
とき、上記ローパスフィルタの制御応答時定数を小さく
して、上記ローパスフィルタの出力Ｑrefをゆっくりと
した変動分の真の値に急速に追従させる時定数可変調整
回路とを具備したことを特徴とするフリッカ対策装置の
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001454A JPH07212979A (ja) | 1994-01-12 | 1994-01-12 | フリッカ対策装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001454A JPH07212979A (ja) | 1994-01-12 | 1994-01-12 | フリッカ対策装置の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212979A true JPH07212979A (ja) | 1995-08-11 |
Family
ID=11501903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001454A Withdrawn JPH07212979A (ja) | 1994-01-12 | 1994-01-12 | フリッカ対策装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212979A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008165499A (ja) * | 2006-12-28 | 2008-07-17 | Toshiba Corp | 無効電力補償装置および方法 |
| JP2008193827A (ja) * | 2007-02-06 | 2008-08-21 | Omron Corp | 単独運転検出方法、分散型電源の単独運転検出用制御装置、単独運転検出装置および分散型電源 |
| CN102801172A (zh) * | 2012-08-09 | 2012-11-28 | 上海信元瑞电气有限公司 | 一种静止无功发生器的三环控制算法 |
-
1994
- 1994-01-12 JP JP6001454A patent/JPH07212979A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008165499A (ja) * | 2006-12-28 | 2008-07-17 | Toshiba Corp | 無効電力補償装置および方法 |
| JP2008193827A (ja) * | 2007-02-06 | 2008-08-21 | Omron Corp | 単独運転検出方法、分散型電源の単独運転検出用制御装置、単独運転検出装置および分散型電源 |
| CN102801172A (zh) * | 2012-08-09 | 2012-11-28 | 上海信元瑞电气有限公司 | 一种静止无功发生器的三环控制算法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8483885B2 (en) | System stabilizing device | |
| US5489838A (en) | Method and apparatus for generating a synchronizing signal for a controlled series compensator | |
| US4472674A (en) | Method of static reactive power compensation | |
| US8457804B2 (en) | System stabilizing device | |
| JPH07212979A (ja) | フリッカ対策装置の制御装置 | |
| JP2008165499A (ja) | 無効電力補償装置および方法 | |
| JP2003348755A (ja) | 配電系統の三相不平衡抑制方法 | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JP3801946B2 (ja) | 電圧フリッカ補償方法および装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPH0432621B2 (ja) | ||
| JPH03222016A (ja) | 無効電力補償装置の制御方式 | |
| JPS633325B2 (ja) | ||
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JP2585402B2 (ja) | 無効電力補償装置 | |
| JP2581459Y2 (ja) | 電圧変動抑制装置の制御方式 | |
| JPS61156320A (ja) | 静止形無効電力補償装置 | |
| JPH0741609U (ja) | フリッカ対策装置の制御装置 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH07212976A (ja) | 電圧変動対策装置の制御装置 | |
| JPH0736138B2 (ja) | 無効電力補償装置 | |
| JPH0310126B2 (ja) | ||
| JP3319111B2 (ja) | 静止形無効電力補償装置 | |
| JPH05289762A (ja) | 分数調波抑制用ｓｖｃ制御装置 | |
| JPH02189610A (ja) | 静止形無効電力補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |