JPH01303884A - 水平ａｆｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、人力された複合ビデオ信号の水Ｎ［乙周波数
に同期したクロックを発生する水７口Ａ　Ｆ　Ｃ（Ａｕ
ＬｏｍａＬＩｃ　Ｐｒｅｑｕｅｎｃｙ　Ｃｏｎｔｒｏｌ
）回路に関する。

（従来の技術） 近年、デジタル技術の進歩により、映像信号の処理をデ
ジタル化して行なうようにしたデジタルテレビジョン受
像機が盛んに開発されている。

映像信号をデジタル化すると、例えばインターレース信
号をノンインターレース信号に変換する等、画像メモリ
を用いた各種の機能を容易に実現することができる。

第３図は、従来のデジタルテレビジョン受１’Ｒｔａに
おける水平ＡＦＣ回路の構成の一例を示す図である。

この回路において、まず複合ビデオ信号１１は映像信号
処理回路１２によりＹ／Ｃ分離等の処理を受は映像信号
１３となる。そしてＡ／Ｄ変換回路１４によりデジタル
映像信号１５に変換され、画像メモリ１６に導かれる。

画像メモリ１６はフィールドメモリあるいはラインメモ
リから構成され、タイミング信号１７およびラインロッ
ククロック１８により、人力のインターレースのデジタ
ル映像信号１５を倍の水平周波数をもつノンインターレ
ースのデジタル映像信号１つに変換する。このデジタル
映像信号１つは、Ｄ／Ａ変換回路２０によりノンインタ
ーレースのアナログ映像信号２１に変換される。

一方、複合ビデオ信号１１は、同期分離回路２２にも入
力されて同期信号が分離され、ｍ　Ｂ同期信号２３とな
る。位相比較回路２４は、この複合同期信号２３と水平
リファし・ンス信号２５との位）１１比較を行ない、コ
ンデンサ２６、抵抗２７およびコンデンサ２８で構成さ
れるループフィルタＬＦを制御する。ループフィルタＬ
Ｆの出力信号である■ＣＯ制御信号３０には基準電圧源
２９が接続され、無信号時にＶＣＯ制御信号３０が大き
く中心よりはずれることを防いでいる。ＶＣＯ（電圧制
御発振器）３１は、■ＣＯ制御信号３０により制御され
２１倍（ｎは整数）の水平周波数（ｆＨ）のラインロッ
ククロック１８を出力する。２０分周カウンタ３２は、
ラインロッククロック１８を２ｎ分周し、周波数ｆＨの
前述の水平リファレンス信号２５を出力する。

以上述べた位相比較器、ループフィルタ、ｖＣＯ１２ｎ
分周カウンタが水平ＡＦＣループを構成しており、水平
リファレンス信号２５が複合同期信号２３の水平同期信
号に対し位相同期するよう制御する。

２０分周カウンタ出力３３は、メモリ制御タイミング回
路３４および水平ＡＰＣ回路３５に導かれる。メモリ制
御タイミング回路３４は、画像メモリ１６を制御するタ
イミング信号１７を発生する。水平ＡＰＣ回路３５は、
水平フライバック信号ＨＦＢ５６の位相が２ｎ分周カウ
ンタ出力３３に対し所定の位相となるよう２ｆＨの水平
ドライブパルス（２ｆＨＤ）３７の位相を制御しつつ出
力する。

第４図は前記回路における各信号の波形を示す図である
。

同図において（ａ）は入力される複合ビデオ信号１１、
（ｂ）は同期分離された複合同期信号２３を示している
。そしてノンインターレースのアナログ映像信号２１は
（ｃ）に示すように水平周波数が人力信号の倍になって
いる。また水手リファレンス信号２５は、（ｄ）に示す
ようにｍ　７％同期信号（ｂ）のンンク期間に立上がる
ように制御されている。

また（ｅ）はＶＣＯ制御信号３０を示しており、ここで
はＤＣレベルが基準電圧源２９の電圧値と一致するよう
調整されている。この基準電圧源２９は、入力信号が無
信号の場合にもＶＣＯ制御信号３０を中心電圧に保つよ
うに制御する。このためＶＣＯ制御電圧が大きくずれる
ことはなく、無信号から切換えて信号が入力された場合
にも直ぐに引込むことができる。

（発明が解決しようとする課題） しかしながら、ＶＣＯの中心周波数が温度、電源電圧の
変動により変化した場合、あるいは水平周波数が基準周
波数からずれた信号が人力された場合には、■ＣＯ制御
電圧の平均値が変化し、（ｆ）に示したように基準電圧
に引戻されることにより傾きを生じる。このためライン
ロッククロック１８の周波数は、人力信号の１水平期間
に２度振られるノンインターレースの映像信号の１度目
と２度目で異なることになる。

したがって、ノンインターレースのアナログ映像信号２
１は１ラインごとに水平方向のずれが生じ、画質が大き
く劣化してしまう。

また、２ｆＨの周波数で振る水平ドライブ信号３７もラ
インロッククロック１８を分周している２０分周カウン
タからタイミングをつくるため、１度目と２度目で周期
が異なり、１ラインごとにずれが生じる。

このように従来の水平ＡＦＣ回路では、周囲条件の変化
あるいは水平周波数のずれた信号の人力によりＶＣＯ制
御電圧に傾きを生じるため、例えばノンインターレース
のために水平周波数を倍に変換すると、ラインのずれが
生じて画質が大きく劣化してしまうという問題があった
。

本発明はこのような事情により成されたもので、水平Ａ
ＦＣ回路において、倍速変換された画像信号においても
ラインのずれが生じないようにすることを目的としてい
る。

［発明の構成コ （課題を解決するための手段） 本発明の水平ＡＦＣ回路は前記目的を実現するために、
複合同期信号と水平リファレンス信号との位ト■差を検
出する位相比較手段と、この位相比較手段の出力に時定
数を与えるループフィルタと、前記水平リファレンス信
号のエツジにより前記複合同期信号をラッチするラッチ
手段と、このラッチ手段の出力を人力する低域通過手段
と、この低域通過手段の出力が所定レベルを越えたとき
に出力をハイインピーダンス状態とし他の場合は基準電
圧を出力する基準電圧発生手段と、前記ループフィルタ
の出力および前記基準電圧発生手段の出力に従ってｎ倍
（ｎは正整数）の水平周波数のクロックを発生する発振
手段と、この発振手段のクロック出力を２ｎ分の１に分
周し前記水平リファレンス信号として前記位相比較手段
に導く分周手段とを備えている。

（作　用） 本発明の水平ＡＦＣ回路は、位相引込み状態で、基弗電
圧源が発振周波数の制御信号から切離されるので、周囲
条件の変動や入力信号の水平周波数ずれによってもクロ
ック出力は一定の発振となり、水平周波数が倍速に変換
された画像に対してもラインずれが生じない。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例の構成を示す図である。

同図において、５１は複合ビデオ信号、５２は複合ビデ
オ信号５１にＹ／Ｃ分離等の処理を施してインターレー
スの映像信号５３を得る映像信号処理回路、５４は映像
信号５３をデジタル映像信号５５に変換するＡ／Ｄ変換
回路、５６はフィールドメモリあるいはラインメモリか
ら構成された画像メモリ、５７および５８は画像メモリ
５６のタイミング信号およびラインロッククロック、５
９はノンインターレースの映像信号、６０は映像信号５
９をアナログの映像信号６１に変換するＤ／Ａ変換回路
である。

また６２は複合ビデオ信号５１から複合同期信号６３を
得る同期分離回路、６４は複合同期信号６３と水平リフ
ァレンス信号６５との位相比較を行なう位相比較回路、
ＬＦはコンデンサ６６、アナログスイッチ６７、抵抗６
８およびコンデンサ６９から構成されるループフィルタ
、７０は水平リファレンス信号６５の立上がりエツジで
複合同期信号６３をラッチするラッチ回路、７１はラッ
チ７０の反転出カフ１である。

さらにＬＰＦは抵抗７２とコンデンサ７３で構成される
ローパスフィルタ、７４は基帛電圧源、７５は電圧制御
発振回路（ＶＣＯ）　、７６はラインロッククロック５
８を２ｎ分周し、周波数ｆＨの水平リファレンス信号６
５を出力する２０分周カウンタ、７７は２ｎ分周カウン
タ７６の出力信号、７８は画像メモリ５６を制御するタ
イミング信号５７を発生するタイミング制御回路、７９
は水平フライバック信号ＨＦＢ８０の位相が２ｎ分周カ
ウンタ７６の出力信号７７に対して所定の位相となるよ
う、２ｆＨの水平ドライブパルス（２ｆＨＤ）８１の位
相を制御しつつ出力する水平Ａ２０回路である。

まず、複合ビデオ信号５１は映像信号処理■１路５２に
よりＹ／Ｃ分離等の処理が施され、映像信号５３となる
。この映像信号５３はＡ／Ｄｉ換回路５４によりデジタ
ル映像信号５５に変換され、画像メモリ５６に導かれる
。画像メモリ５５はタイミング信号５７およびラインロ
ッククロック５８により、インターレースのデジタル映
像信号５５を水平周波数が倍のノンインターレースのデ
ジタル映像信号５９に変換する。そしてデジタル映像信
号５９はＤ／Ａ変換器６０によりノンインターレースの
アナログ映像信号６１に変換される。

一方、同期分離回路６２が腹合ビデオ信号５１から複合
同期信号６３を得、位相比較回路６４がこの複合同明信
号６３と水平リファレンス信号６５との位相比較を行な
い、ループフィルタＬＦを制御する。ループフィルタＬ
Ｆは水平ＡＦＣループの収束に時定数を与えるものであ
り、アナログスイッチ６７によって複合同期信号６３の
シンク期間における位相比較時の過渡状態がフィルタ出
力に現れないようスイッチングをしている。

そしてラッチ７０が水平リファレンス信号６５の立上が
りエツジで複合同期信号６３をラッチし、ラッチ７０の
反転出カフ１がローパスフィルタＬＰＦにより１ａ均化
される。さらにローパスフィルタＬＰＦの出力信号７３
は基僧電圧源７４に導かれる。基準電圧源７４はＶＣＯ
７５の基準となる中心電圧を与えるものであるが、ロー
パスフィルタＬＰＦの出力が所定のレベル以上になると
出力をハイインピーダンス状態に切換える。

ＶＣＯ７５はループフィルタＬＦの出力信号により周波
数が制御され、２ｎ倍のｆＨのラインロッククロック５
８を発生する。２ｎ分周カウンタ７６はラインロックク
ロック５８を２ｎ分周し、周波数ｆＨの水平リファレン
ス信号６５を出力する。

そして本実施例では位相比較回路６４、ループフィルタ
ＬＦＳＶＣＯ７５，２ｎ分周カウンタ７６が水平ＡＦＣ
ループを構成しており、水平リファレンス信号６５が複
合同期信号６３の水平同期信号に対して位相同期するよ
う制御する。

また２０分周カウンタ７６の出力信号７７は、メモリ制
御タイミング回路７８および水平ＡＰＣ回路７９に導か
れる。するとメモリ制御タイミング回路７８が画像メモ
リ５６を制御するタイミング信号５７を発生し、水平Ａ
ＰＣ回路７９は水平フライバック信号ＨＦＢ８０の位相
が２ｎ分周カウンタ７６の出力信号７７に対して所定の
位相となるよう、２ｆＨの水平ドライブパルス（２ｆＨ
Ｄ）８１の位相を制御しつつ出力する。

第２図は本実施例回路の各信号の波形を示す図である。

同図において（ａ）は入力される複合ビデオ信号５１、
（ｂ）は同期分離された複合同期信号６３を示している
。そしてノンインターレースのアナログ映像信号６１は
（Ｃ）に示したように、水・［周波数が人力信号に対し
２倍の周波数となっている。水平リファレンス信号６５
は（ｄ）に示したように、位相を引込んだ状態では複合
同期信号（ｂ）のシンク期間に立上がるように制御され
ている。

したがって位トロ引込み状態では、ラッチ７０の反転出
カフ１はＨｌレベルの状態となり、ローパスフィルタ７
２を通して基準電圧源７４をハイインピーダンス状態に
する。

さらに第２図（ｅ）は位相比較器６４の出力信号、（ｆ
）はアナログスイッチ６７を通った後のＶＣＯ制御信号
を示している。

すなわち本実施例の水平ＡＦＣ回路では、アナログスイ
ッチ６７により位相比較期間の電圧変化もＶＣＯ制御信
号には伝わらないようになっており、（ｆ）に示したＶ
ＣＯ制御信号は、基準？Ｕ電圧源４がハイインピーダン
ス状態に切離されているため、ｉｔｆ源電圧電圧動や周
囲条件の変化、また水Ｗ周波数のずれたビデオ信号の入
力があっても傾きが生じることがない。

したがって、１水平期間に２度振られるノンインターレ
ースの映像信号の１度目と２度目でラインロッククロッ
ク５８の周波数が異なることがなく、第２図（ｇ）に示
す２ｆＨの水平ドライブ信号８１にも１ラインごとのず
れがなくなる。

さらに無信号状態や位相を引込んでない状態ではラッチ
の反転出カフ１がＬＯレベルとなることが多く、基準電
圧源７４の出力は■ＣＯ制御信号とつながることになり
、初期状態の引込みも問題ない。

［発明の効果］ 以上説明したように本発明によれば、位Ｆ［＋引込み状
態で基準電圧源が発振周波数の制御信号から切離される
ので、周囲条件の変動や入力信号の水平周波数ずれによ
ってもクロック出力は一定の発振となり、倍速変換され
た画像信号においてもうインのずれが生じない。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図は同
実施例における各信号の波形を示す図、第３図は従来の
水平ＡＦＣ回路の回路構成を示す図、第４図は同従来例
回路における各信号の波形を示す図である。 ５１・・・映像信号処理回路、５４・・・Ａ／Ｄ変換回
路、５６・・・画像メモリ、６０・・・Ｄ／Ａ変換回路
、６２・・・同期分離回路、６４・・・位相比較回路、
７０・・・ラッチ回路、７４・・・基準電圧源、７５・
・・ＶＣＯ。 ７６・・・２ｎ分周カウンタ、７８・・・タイミング制
御回路、７９・・・ＡＰＣ回路。 出願人　　　　　株式会社　東芝 代理人　弁理士　須　山　佐　− 莞１図 鵬２図 第３図

Claims (1)

【特許請求の範囲】
1. （１）複合同期信号と水平リファレンス信号との位相差
   を検出する位相比較手段と、この位相比較手段の出力に
   時定数を与えるループフィルタと、前記水平リファレン
   ス信号のエッジにより前記複合同期信号をラッチするラ
   ッチ手段と、このラッチ手段の出力を入力する低域通過
   手段と、この低域通過手段の出力が所定レベルを越えた
   ときに出力をハイインピーダンス状態とし他の場合は基
   準電圧を出力する基準電圧発生手段と、前記ループフィ
   ルタの出力および前記基準電圧発生手段の出力に従って
   ｎ倍（ｎは正整数）の水平周波数のクロックを発生する
   発振手段と、この発振手段のクロック出力を２ｎ分の１
   に分周し前記水平リファレンス信号として前記位相比較
   手段に導く分周手段とを具備してなることを特徴とする
   水平ＡＦＣ回路。