JPH01303660A - 再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回転ヘッドを用いたディジタルオーディオテー
プレコーダ等に用いて好適な再生装置に関するものであ
る。

〔発明の概要〕

本発明は、アドレスが記録されたテープを巻取りリール
により巻取りながら再生を行うに際して、再生された上
記アドレスと基準アドレスとの差の信号に応じて上記巻
取りリールの回転を制御すると共に、上記巻取りリール
のテープを径による回転の変化を上記差の信号に基づい
て補正するようにしたことにより、キャプスタンを用い
ることなく、テープの速度制御を行うようにしたもので
あ〔従来の技術〕 回転ヘッド型の記録再生装置として、例えばＲ−ＤＡＴ
方式と呼ばれる回転ヘッド型のディジタルオーディオテ
ープレコーダが知られている。

このような記録再生装置では、通常は、磁気テープを一
定速度で移送するのに、キャプスタン及びピンチローラ
が用いられており、このキャプスタンを駆動するモータ
に速度サーボ及びトラッキングサーボをかけるようにし
ている。上記Ｒ−ＤＡＴ方式によるテープレコーダのフ
ォーマントにおいては、テープに形成される斜めのトラ
ンクにＡＦＴ信号と呼ばれるトラッキングサーボを行う
ための信号を記録するようにしている。そしてドラムに
設けられた２つの回転ヘッドＡ、Ｂから得られる再生信
号に含まれるＡ　Ｆ　Ｔ−信号に基づいてトラッキング
エラーを検出し、このエラー信号に基づいてキャプスタ
ンモータの速度、即ちテープ速度を制御することにより
、トラッキングをとるようにしている。

このようにＡＦＴ信号を用いてトラッキングサーボを行
う方法は、ヘッドＡ、Ｂのドラムに対する取付は高さ及
び角度割り等の取付は精度に高精度を要求されると共に
、ドラムモータとキャプスタンモータとを共用すること
ができない等の理由により、コストが高くなると云う難
点がある。

そこでこれらの難点を解消するために、例えば特願昭６
２−１７９７０号公報により　ノートラッキング方式と
称されるテープ速度の制御方法が提案されている。この
ノートラッキング方式は、テープに記録されているフレ
ームアドレスを利用する方法であり、再生フレームアド
レスと基準フレームアドレスとを比較し、その差に応じ
て、キャプスタンモータを制御するようにしたものであ
る。

〔発明が解決しようとする課題〕

従来の記録再生装置は、ノートラッキング方式を用いた
ものであっても、用いないものであっても、キャプスタ
ン、ピンチローラ、キャプスタンモータ等の駆動機構が
設けられており、このため多くの部品を必要とし、従っ
て構成が複雑となり、小型化の妨げになると共に、コス
トアップの原因ともなっていた。

〔課題を解決するための手段〕

本発明においては、アドレスが記録されているテープを
巻取りリールにより巻取りながら再生を行う再生装置に
おいて、再生された上記アドレスと基準アドレスとの差
の信号に応じた第１の制御信号と、上記巻取りリールの
テープ巻径による回転の変化を補正するための上記差の
信号に基づいて作られる第２の制御信号とから成る第３
の制御信号により、上記巻取りリールの回転を制御する
ことにより、上記テープ速度を制御するようにしている
。

〔作用〕

巻取りリールに対してノートラッキング方式による制御
が行われ、これによってキャプスタン駆動機構を省略す
ることができる。

〔実施例〕

以下、本発明をＲ−ＤＡＴ方式テープレコーダに適用し
た場合について説明する。

第２図はテープフォーマットを示すもので、磁気テープ
１には第１の回転磁気ヘッドＡ（以下単にヘッドＡと云
う）によって記録されるトラック２Ａと、第２の回転磁
気ヘッド（以下単にヘッドＢと云う）によって記録され
るトラック２Ｂとが、このテープ１の長手方向に対して
斜めに交互に形成される。ヘッドＡ、、Ｂは互いにアジ
マス角の異なるものが略１８０°の間隔を以ってドラム
に設けられている。そしてヘッドＡ、Ｂが１回転する間
に、各々略１／２回転でトラック２Ａ、２Ｂが形成され
る。

１本のトラック２Ａ　（２Ｂ）は１セグメントと称され
、１９６個のデータブロックに分割されている。そのう
ち両端部の３４個のブロック部分が夫々補助データ領域
となり、中央部の１２８ブロツクがＰＣＭ領域となって
いる。上記補助データ領域はさらに幾つかの区間に分割
されており、各区間には例えばサブコード、ＰＬＬラン
・イン信号等の所定の信号が記録されており、また無信
号区間も設けられている。また上記区間の一つには、ト
ラッキングサーボ用のパイロット信号となるＡＦＴ信号
が記録されている。

またＰＣＭ領域には、オーディオ信号をＰＣＭ化した信
号が他の所定のデータと共に記録されている。このＰ　
ＣＭ　領域は１２８個のデータブロックから成り、その
１ブロツクは第３図のように構成されている。

第３図において、１ブロツクは２８８ビツトで構成され
、その先頭に８ビツト（１シンボル）のブロック同期信
号が付加され、次のＷ３部に８ビツトのＰＣＭ−ＩＤが
付加され・る。このＰＣＭ−ＩＤの次のＷ２部に、ブロ
ックアドレスが付加される。このＰＣＭ１Ｄ及びブロッ
クアドレスの２シンボル（Ｗ４部及びＷ２部）に関して
、単純パリティのエラー検出符丁化フ処理が行われ、８
ビツトのパリティがブロックアドレスの次に付加される
。ブロックアドレスは、第４図に示すように、最上位ビ
ット（ＭＳＢ）を除く７ビツトにより構成され、上記最
上位ビットが“０”とされることにより、ＰＣＭブロッ
クであることが示される。この７ビツトのブロックアド
レスは（００）〜（７Ｆ）　　（１６進表示）、即ち「
０」〜ｒ１２７」と順次変化する。またブロックアドレ
スの下位３ビツトが（０００）（０１０）（１００）（
１１０）の各ＥＶＥＮブロックに記録されるＰＣＭ−Ｉ
Ｄが定められている。またブロックアドレスの下位３ビ
ツトが（００１）＜０１１）（１０１）　　（ｌ　ｔ　
１）の各ＯＤＤブロックアドレスは、ＰＣＭ−１０のオ
プショナルコードが記録可能とされている。

上記ＰＣＭ−ＩＤ中には、夫々２ビツトの１０１−ＩＤ
８と４ビツトのフレームアドレスとが含まれる。ＩＤＩ
〜ＩＤ７は、夫々識別情報が定義されている。この識別
情報としては、例えばオーディオ用か他の用途かの識別
、プログラムスタート、プリエンファシスのオン／オフ
、プリエンファシスの特性、サンプリング周波数の識別
等である。

上記フレームアドレスは４ビツトで構成されている、ト
ラック２Ａと２Ｂとに同一のフレームアドレスが与えら
れている。即ち、ヘッドＡ、Ｂの１回転で形成されるト
ラック２Ａ、２Ｂは同一のフレームアドレスを有してい
る。このフレームアドレスはＥＶＥＮブロックアドレス
のＰＣＭ−ＩＤ区間（Ｗ＋部）に「０」〜「Ｆ」の繰り
返しコードとして記録される。

第１図は上記フォーマットを有するＲ　７Ｄ　Ａ、Ｔ方
式テープレコーダに本発明を適用した実施例を示す。

第１図において、供給リール２から繰り出されたテープ
１はドラム３の周面に略°９０°巻付けられた後、矢印
ａ方向に走行されて巻取りリール４に巻取られる。この
巻取りリール４はリールモータ１２により回転される。

ドラム３にはアジマス角の異なるヘッドＡ、Ｂが略１８
０゛間隔で設けられている。尚、このテープ駆動系では
キャプスタン及びピンチローラ等は省略されている。

再生時には、ヘッドＡ、Ｂは記録時の例えば２０００ｒ
ｐｍから例えば２倍（２倍以上でもよい）の４００Ｏｒ
ｐｍで回転される。このヘッドＡ、　Ｂから交互に得ら
れる再生信号は再生アンプ５．６を通じてスイッチ７の
接点ａ、ｂに加えられる。

スイッチ７はスイッチングパルスＳＷＰにより切点ａ、
ｂを交互に切換えられる。このスイッチ７から得られる
再生信号は、再生処理回路８に送られて所定の信号処理
が行われると共に、再生フレームアドレス検出回路９に
供給されることにより、再生フレームアドレスＰＡＤが
抽出される。この再生フレームアドレスＰＡＤは、テー
プ速度に応じた時間間隔を以って順次に得られ、減算回
路１０に供給される。一方、基準フレームアドレス発生
器１１より「０」〜ｒＦＪが繰り返される基準フレーム
アドレスＲＡＤが得られ、これが減算回路１０に供給さ
れて、上記再生フレームアドレスＰＡＤから減算される
ことにより、減算値Ｎ１が得られる。

従って、この減算値Ｎ、はテープ速度を反映した値（エ
ラー）となっている。本実施例においては、この減算値
Ｎ、に応じてＰＷＭ（パルス幅変調）化を行うことによ
り、テープ速度制御信号を形成するようにしている。

このために先ず加算回路１３において上記減算値Ｎ１に
、「０」〜ｒＦＪの中央値である１０００Ｂ＝＋８の値
を加算する。ＰＷＭ回路１４は、この加算値Ｎ２に応じ
たデユーティ比を有するパルスヲ形成し、このパルスは
ローパスフィルタ１５及び利得制御回路１６を通じて第
１の制御信号Ｓ１として加算器１７に加えられる。

一方、上記減算値Ｎ１はビット変換回路１８により４−
８ビツトに拡張された後、加減算回路１９に加えられる
。この加減算回路１９の出力値はラッチ回路２０により
、例えばＩＨｚのラッチパルスＬＰによりラッチされ、
このラッチされた値はビット変換回路２２に加えられる
と共に、加減算回路１９に戻されて、上記８ビツトに拡
張された減算値Ｎ、に加算（又は減算）される。従って
、この加減算回路１９とラッチ回路２０とにより、減算
値を積分するエラー積分回路２１が構成されている。ビ
ット変換回路２２に加えられたランチ回路２０からのエ
ラー積分値は８−４ビツトに縮小された後、ＰＷＭ回路
２３に供給される。ＰＷＭ回路２３は、上記エラー積分
値に応じたデユーティ比を有するパルスを形成し、この
パルスはローパスフィルタ２４及び利得制御回路２５を
通じて第２の制御信号Ｓ２として加算回路１７に加えら
れる。加算回路１７から得られる第１及び第２の制御信
号を合成した第３の制御信号がスイッチ２６及び加算回
路２７を介してリールモータ１２に加えられることによ
り、このリールモータ１２の回転位相が制御される。リ
ールモータ１２は、テープ１の巻始めと巻終りとでテー
プの巻径が異なるため、その回転速度は２倍以上変化す
る。従って、テープ速度を一定に制御するためには、再
生フレームアドレスＰＡＤと基準フレームアドレスＲＡ
Ｄとの差（減算値Ｎ、）に応じて得られる第１の制御信
号Ｓ、により制御する外に、テープ巻径に応じてリール
モータ１２の速度を制御する必要がある。即ち、テープ
巻径に拘らず減算値Ｎ。

が「０」〜ｒＦＪの略中央値を保持するようにバイアス
調整する必要がある。このために本実施例においては、
第１の制御信号ＳＩを得る第１の制御ループ（位相ルー
プ）と上記バイアス調整を行う第２の制御信号Ｓ２を得
る第２の制御ループ（バイアスループ）とを設けている
。即ち、上記第２の制御ループにより粗調整を行い、上
記第１の制御ループによりＵＮ整を行うようにしている
。

また、本実施例では、上記第１及び第２の制ｊＢループ
から得られる位相制御信号Ｓ、による制御が、テープの
巻始めの最高速度と巻終りの最低速度との間のロックレ
ンジをはずれたときには、リールモータ１２を速度サー
ボに切換えるようにしている。このために、リールモー
タ１２の速度を検出するＦＧ２８、このＦＧ２８から得
られる速度検出信号に基づいて速度制御信号Ｓ４を作る
速度サーボ回路２９及びこの速度制御信号Ｓ４を加算器
２７を介してリールモータ１２に加えるスイッチ３０と
から成る速度制御ループ３１が設けられている。上記速
度サーボ回路２９からは、上記ロックレンジをはずれた
ときにその検出信号Ｓ５が得られ、この検出信号Ｓ、に
よりスイッチ３０がＯＮとなって速度制御ループ３１が
制御されると共に、上記検出信号Ｓ、がインバータ３２
を介してスイッチ２６をＯＦＦすることにより、制御信
号Ｓ、による位相制御を解除するようにしている。従っ
て、速度制御ループ３１が動作するのは、リールモータ
１２の立上り時や暴走時のみとなる。

〔発明の効果〕

本発明によれば、リールモータに対してノートラッキン
グサーボをかけることにより、テープ速度を制御してい
るので、従来用いられていたキャプスタン、ピンチロー
ラ、キャプスタンモータ等の機構を省略することができ
、構成の簡略化、小型化及びコストダウン等をはかるこ
とができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明を適用し得るテープフォーマットを示す図、第３図
は上記テープフォーマットにおけるＰＣＭデータブロッ
クフォーマットを示す図、第４図は上記ＰＣＭデータフ
ォーマットにおけるＷｌ、Ｗ２のフォーマットを示す図
である。 なお図面に用いた符号において、 １・−・・・・・−・−−−−−−−一−磁気テープ４
−・−・・・・・・−・−・−・巻取りリール９−−−
−−−−−−−−−−−−・−再生フレームアドレス検
出回路１０・・−・−・・−・・・−減算回路１１−−
−−−−−−−−−・−基準フレームアドレス発生回路
１２−−−−−−−−−−−−−−〜リールモータ１４
−−−−−−−−−−−−−−−　Ｐ　Ｗ　Ｍ回路１７
・−・−・−・−加算回路 ２１−・−−−−一−−−−＝エラー積分回路２３−・
−・・・−−一−−・・ＰＷＭ回路である。

Claims (1)

【特許請求の範囲】
1. アドレスが記録されているテープを巻取りリールにより
   巻取りながら再生を行うようにした再生装置において、
   再生された上記アドレスと基準アドレスとの差の信号に
   応じた第１の制御信号と、上記巻取りリールのテープ巻
   径による回転の変化を補正するための上記差の信号に基
   づいて作られる第２の制御信号とから成る第３の制御信
   号により、上記巻取りリールの回転を制御することによ
   り、上記テープ速度を制御するようにしたことを特徴と
   する再生装置。