JPH01298994A

JPH01298994A - ステッピング・モータ駆動装置

Info

Publication number: JPH01298994A
Application number: JP12811788A
Authority: JP
Inventors: Satoshi Miyamoto; 宮本　悟司
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1988-05-25
Filing date: 1988-05-25
Publication date: 1989-12-01
Anticipated expiration: 2011-12-11
Also published as: JP2562349B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ステッピング・モータ駆動方式に関し、高速スイッチン
グおよび低発熱のステッピング・モータ駆動方式を提供
することを目的とし、ステッピング・モータの巻線と、
ステッピング・モータの巻線の一端に接続されたスイッ
チ手段と、スイッチ手段に接続された電流検出用抵抗と
、基準電源と、一方の入力端子に電流検出用抵抗に生ず
る電圧が印加され他方の入力端子に基準電源の電圧が印
加される比較器と、比較器の出力が所定レベルであり且
つ励磁信号が所定レベルの場合にスイッチ手段をオンす
る駆動手段と、比較器の出力が所定レベルになったとき
に比較器の一方の入力端子の電圧を基準電源の電圧を越
えている状態に保持する保持手段と、比較器の一方の入
力端子に接続されると共に外部クロックが所定レベルに
なった時にオンするトランジスタとを具備することを構
成要件としている。また、保持手段の代わりに保持用コ
ンデンサを使用することをも構成要件としている。

〔産業上の利用分野〕

本発明は、ステッピング・モータ駆動方式の改良に関す
るものである。

〔従来の技術〕

第６図は従来のステッピング・モータ駆動方式を示すブ
ロック図である。同図において、Ｑ、とＱ２はトランジ
スタ、ｑＭＰは比較器、■、は電源、Ｖ　ｒｎｆは基準
電源、Ｍはステッピング・モータの巻線、Ｒ，ないしＲ
１は抵抗、Ｒ５も抵抗、Ｄｔ　とＤ２はダイオード、Ｎ
はＮＡＮＤ回路、Ｇはゲートをそれぞれ示している。

第６図の動作を説明する。比較器ＣＭＰが高レベルを出
力している状態の下で励磁信号が高レベルになると、Ｎ
ＡＮＤ回路Ｎ回路−ベルを出力し、トランジスタＱ１と
Ｑ２がオンし、巻線Ｍに電流１１が流れる。電流ｉ、が
流れると、抵抗Ｒ３の両端電圧は上昇する。抵抗Ｒ８の
両端電圧は比較器ＣＭＰの一側入力端子に入力され、基
準電源の電圧Ｖ　ｒａｔは比較器ＣＭＰの＋側入力端子
に入力される。比較器ＣＭＰは一例入力電圧が＋側入力
電圧を越えると、低レベル信号を出力する。比較器ＣＭ
Ｐが低レベルを出力すると、ＮＡＮＤ回路Ｎ回路−ベル
を出力し、トランジスタＱ、はオフする。トランジスタ
Ｑ、がオフすると、電流１２がダイオードＤ２、巻線Ｍ
、トランジスタＱ２および抵抗Ｒｓを通って流れる。ト
ランジスタＱ。

とＱ２の両方がオフすると、電流ｉ、がダイオードＤＩ
、巻線ＭおよびダイオードＤ１を通って流れる。

〔発明が解決しようとする課題〕

上述のように、ステッピング・モータ巻線電流を定電流
化する方式として、従来は巻線の電源側とＧＮＤ側に２
個のトランジスタを配置し、電源側のトランジスタＱ、
をコントロールすることにより行っていた。従来方式に
おいては、トランジスタを２個必要とし、安価な回路構
成とするためにトランジスタＱ１にはダーリントン・ト
ランジスタを使用するのが一般的であり、その場合には
高速スイッチングは困難であり、高速スイッチングを行
わせたとしても発熱が大きいと言う欠点を有している。

また、高速スイッチングおよび低発熱を実現するには回
路構成が複雑で高価なものとなった。

本発明は、この点に鑑みて創作されたものであって、比
較的に簡単な回路構成によって高速スイッチングおよび
低発熱のステッピング・モータ駆動方式を実現すること
を目的としている。

〔課題を解決するための手段〕

本、発明の請求項（１）項記載のステッピング・モータ
駆動方式は、第１図（ａ）に示すように、ステッピング
・モータの巻線１と、ステッピング・モータの巻線１の
一端に接続されたスイッチ手段２と、スイッチ手段２に
接続された電流検出用抵抗３と、基準電源４と、一方の
入力端子に電流検出用抵抗３に生ずる電圧が印加され他
方の入力端子に基準電源４の電圧が印加されると共に一
方の入力端子の電圧が他方の入力端子の電圧を越えた場
合には所定レベルの信号を出力しそうでない場合には他
の所定レベルの信号を出力する比較器５と、比較器５の
出力が所定レベルであり且つ励磁信号が所定レベルの場
合にスイッチ手段２をオンする駆動手段６と、比較器５
の出力が所定レベルになったときに比較器５の一方の入
力端子の電圧を基準電源＋；Ｕの電圧を越えている状態
に保持する保持手段７と、比較器５の一方の入力端子に
接続されると共に外部クロックが所定レベルになった時
にオンするトランジスタ８とを具備している。

本発明の請求項（２）記載のステッピング・モータ駆動
方式は、第１図（ｂ）に示すように、保持手段７の代わ
りに保持用コンデンサ９を使用している。

〔実施例〕

第２図は本発明の第１実施例のブロック図である。同図
において、Ｑ、はＰＮＰ形のトランジスタ、Ｇ２はＮＰ
Ｎ形のトランジスタ、ＣＭＰは比較器、■、は電源、Ｖ
　、、ｌｌｆは基準電源、■、は補助電源、Ｍはステッ
ピング・モータの巻線、Ｒ。

ないしＲ８は抵抗、Ｒ５も抵抗、Ｄ、ないしＤ３はダイ
オード、ＡはＡＮＤ回路、Ｇ、は反転回路、Ｇ２はオー
プン・コレクタのゲートをそれぞれ示している。

第２図の実施例の動作について説明する。ｊｉＪ］　磁
信号が高レベルになると、反転回路ＧＩの出力は低レベ
ルになり、トランジスタＱ、はオンする。

また、励磁信号が高レベルになった時点では比較回路Ｃ
ＭＰは高レベルを出力しているので、励磁信号が高レベ
ルになると、トランジスタＱ２もオンする。トランジス
タＱ、　とＧ２がオンすると、電流ｉＩがトランジスタ
Ｑ、とＧ２及び抵抗Ｒ８を通って流れる。抵抗Ｒ５の両
端電圧は抵抗Ｒ７およびダイオードＤ３を介して比較器
ＣＭＰの一側入力端子に入力される。■１は比較器ＣＭ
Ｐの一側入力端子の電圧を表している。比較器ＣＭＰＯ
＋側入力端手入力端子電圧Ｖ　ｒ　ａ　ｆが入力される
。

■１がＶ　ｒａｆを越えると比較器ＣＭＰの出力■２は
低レベルになる。比較器ＣＭＰの出力■２が低レベルに
なると、ＡＮＤＮ０回路用力は低レベルになり、トラン
ジスタＱ２はオフし、トランジスタＱ３がオンする。ト
ランジスタＱ２がオフすると、電流１２が巻線Ｍ、ダイ
オードＤ１及びトランジスタＱ１を通って流れる。トラ
ンジスタＱ３がオンすると、比較器ＣＭＰの一側入力電
圧■１は■１となる。比較器ＣＭＰの一側入力端子には
、トランジスタＱ４のコレクタが接続され、トランジス
タＱ４のベースにはクロックが印加されている。クロッ
クが高レベルになると、トランジスタＱ４はオンし、■
１は低レベルになり、比較器ＣＭＰの出力■２は高レベ
ルになり、トランジスタＱ２が再びオンする。トランジ
スタＱ、とＧ２が両方ともオフすると、電流ｉ、がダイ
オードＤ２、巻線ＭおよびダイオードＤ＋を通って流れ
る。

第３図は第１実施例における各部の電圧及び電流波形を
示す図である。励磁信号が高レベルになると、巻線Ｍを
流れる電流１１は増加し始め、抵抗Ｒｓを流れる電流ｉ
、も増加する。比較器ＣＭＰの一側入力電圧Ｖ１がＶ　
ｒａｆを越えると、比較器ＣＭＰの出力■２は低レベル
になる。比較器ＣＭＰの出力■２が低レベルになると、
トランジスタＱ２はオフし、トランジスタＱ３はオンす
る。

トランジスタＱ２がオフすると電流１１はＯになり、ま
た、トランジスタＱ３がオンすると比較器ＣＭＰの一例
入力電圧■１は■Ｅになる。クロックが高レベルになる
と、トランジスタＱ４がオンし、■、は０になり、比較
器ＣＭＰの出力Ｖ２は高レベルになり、これによりトラ
ンジスタＱ２はオンする。

第４図は本発明の第２実施例のブロック図である。なお
、第２図と同一符号は同一物を表してぃる。

第４図の第２実施例は、第２図の第１実施例からトラン
ジスタＱ　＋　、反転回路ＧＩ、抵抗Ｒ，とＲ２および
ダイオードＤ２を除去したものである。

第２実施例の動作は第１実施例の動作と略ぼ同じである
ので、第２実施例の説明は省略する。

第５図は第４図の一点鎖線で囲まれた部分の他の実施例
を示す図である。同図において、Ｃはコンデンサを示し
ている。第５図の実施例では、第４図のトランジスタＱ
！、補助電源ＶＷ、ゲートＧ２、抵抗Ｒ４、抵抗Ｒ２抵
抗Ｒ８で構成される保持手段の代わりに、コンデンサＣ
が使用されている。

第５図の動作について説明する。コンデンサＣは比較器
ＣＭＰの一側入力端子に接続されている。

コンデンサＣは、抵抗Ｒ８の両端電圧を保持している。

−個入力電圧ｖ１がＶ、。、を越えると、比較器ＣＭＰ
の出力ｖ２は低レベルになり、トランジスタＱ２はオフ
するが、コンデンサＣにより一側入力電圧Ｖ、はその状
態を保持する。クロックが高レベルになると、トランジ
スタＱ４はオンする。これにより、コンデンサＣの電荷
は放電され、−個入力電圧■、は低下し、比較器ＣＭＰ
の出力■２は高レベルになり、トランジスタＱｚがオン
する。

〔発明の効果〕

従来方式においては、トランジスタを２個必要とし、安
価な回路構成とするためにＱ、にはダーリントン・トラ
ンジスタを使用するのが一般的であり、その場合には高
速スイッチングは困難であり、高速スイッチングを行わ
せたとしても発熱が大きいと言う欠点を有している。ま
た、高速スイッチング及び低発熱を実現するには回路構
成が複雑で高価なものとなった。

本発明においては、１個のトランジスタで構成すること
も可能になり、高速・低発熱回路が安価に実現できる。

更に、必然的に定電流化するためのチョッピング周波数
が外部クロックと同期するため、他動式定電流チョッパ
回路となり、それによる低騒音化のメリットも得られる
。従って、本発明により高速・低損失かつ騒音の少ない
駆動回路を安価に実現することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の第１実施例
のブロック図、第３図は第２図の第１実施例における各
部の電圧および電流波形を示す図、第４図は本発明の第
２実施例のブロック図、第５図は第４図の一点鎖線で囲
まれた部分の他の実施例を示す図、第６図は従来のステ
ッピング・モータ駆動方式のブロック図である。Ｑｌ・・・ＰＮＰ形のトランジスタ、Ｇ２・・・ＮＰＮ
形のトランジスタ、ＣＭＰ・・・比較器、■、・・・電
源、Ｖ　ｒｅｆ・・・基準電源、■え・・・補助電源、
Ｍ・・・ステッピング・モータの巻線、Ｒ５ないしＲ８
・・・抵抗、Ｒ８・・・抵抗、ＤｌないしＤ３・・・ダ
イオード、Ａ・・・ＡＮＤ回路、Ｇ、・・・反転回路、
Ｇ２・・・オーブン・コレクタのゲート、Ｃ・・・コン
デンサ。第１　図本発明の？ｉｌ実施実施金部の電圧−Ｂよバ゛を光りＵ秒本発明の３２＊施例第４図本発明の第３焚施坐第５図

Claims

【特許請求の範囲】

（１）　ステッピング・モータの巻線（１）と、ステッ
ピング・モータの巻線（１）の一端に接続されたスイッ
チ手段（２）と、スイッチ手段（２）に接続された電流検出用抵抗（３）
と、基準電源（４）と、一方の入力端子に電流検出用抵抗（３）に生ずる電圧が
印加され、他方の入力端子に基準電源（４）の電圧が印
加されると共に、一方の入力端子の電圧が他方の入力端
子の電圧を越えた場合には所定レベルの信号を出力し、
そうでない場合には他の所定レベルの信号を出力する比
較器（５）と、比較器（５）の出力が所定レベルであり且つ励磁信号が
所定レベルの場合にスイッチ手段（２）をオンする駆動
手段（６）と、比較器（５）の出力が所定レベルになったときに比較器
（５）の一方の入力端子の電圧を基準電源（４）の電圧
を越えている状態に保持する保持手段（７）と、比較器
（５）の一方の入力端子に接続されると共に、外部クロ
ックが所定レベルになった時にオンするトランジスタ（
８）とを具備することを特徴とするステッピング・モータ駆動
方式。
（２）　ステッピング・モータの巻線（１）と、ステッ
ピング・モータの巻線（１）の一端に接続されたスイッ
チ手段（２）と、スイッチ手段（２）に接続された電流検出用抵抗（３）
と、基準電源（４）と、一方の入力端子に電流検出用抵抗（３）に生ずる電圧が
印加され、他方の入力端子に基準電源（４）の電圧が印
加されると共に、一方の入力端子の電圧が他方の入力端
子の電圧を越えた場合には所定レベルの信号を出力し、
そうでない場合には他の所定レベルの信号を出力する比
較器（５）と、比較器（５）の出力が所定レベルであり且つ励磁信号が
所定レベルの場合にスイッチ手段（２）をオンする駆動
手段（６）と、比較器（５）の一方の入力端子に接続された保持用コン
デンサ（９）と、比較器（５）の一方の入力端子に接続されると共に、外
部クロックが所定レベルになった時にオンするトランジ
スタ（８）とを具備することを特徴とするステッピング・モータ駆動
方式。