JPH01298460A - 情報処理システムおよびプロセツサ - Google Patents
情報処理システムおよびプロセツサInfo
- Publication number
- JPH01298460A JPH01298460A JP63128362A JP12836288A JPH01298460A JP H01298460 A JPH01298460 A JP H01298460A JP 63128362 A JP63128362 A JP 63128362A JP 12836288 A JP12836288 A JP 12836288A JP H01298460 A JPH01298460 A JP H01298460A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- processor
- main processor
- instructions
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims 12
- 238000012545 processing Methods 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 4
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機システムにおいて主プロセツサの演算
操作能力を補うために複数個のコプロセッサを設けて制
御することに係り、特にプロセッサの基本素子の集積技
術の進歩で、コプロセッサ操作用演算命令を主プロセツ
サ内においてもインプリメントし実行させるのに好適な
コプロセッサ識別子の割当て制御方式に関する。
操作能力を補うために複数個のコプロセッサを設けて制
御することに係り、特にプロセッサの基本素子の集積技
術の進歩で、コプロセッサ操作用演算命令を主プロセツ
サ内においてもインプリメントし実行させるのに好適な
コプロセッサ識別子の割当て制御方式に関する。
従来は、集積度の関係で主プロセツサにオンチップ化で
きない機能に対して性能不足を補う意味でコプロセッサ
が外付けされている６例えば、表示技術の進歩で画面表
示するグラフィックスの座標変換計算などに強力な浮動
小数点演算機能が要求される。しかも各座標成分ごとに
独立に計算が可能なことから、２個以上の：４ｔｊＪ小
数点演算用コプロセッサの使用が効果を発揮する。また
、最近注目をあびるようになった人工知能処理も、その
処理の特異性から現在の汎用マイクロプロセッサでは対
応しきれないために、専用のコプロセッサを外付けする
ことは意味がある。これらの例のように、例えば２個の
浮動小数点演算用コプロセッサのように同種、あるいは
例えば１個の浮動小数点演算用コプロセッサと１個の人
工知能処理用コプロセッサのように異種のコプロセッサ
複数個を扱い制御するために、コプロセッサ識別子が設
けられていて、各コプロセッサごとに固有の番号を割当
てることができる。例えば、米モトローラ社の３２ビツ
ト・マイクロプロセッサＭＣ６８０３０（ＭＣ６８０３
０Ｅｎｈａｎｃｅｄ ３２−Ｉ３ｉｔ Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｏｒＵｓｅｒ’ｓ Ｍａｎｕａｌ、 １９８
７の５ｅｃｔｉｏｎ １０ ＣｏｐｒｏｃｅｓｓｏｒＩ
ｎｔｅｒｆａｃｅ Ｄｅｓｃｒｉｐｔｉｏｎに記載され
ている）は。
きない機能に対して性能不足を補う意味でコプロセッサ
が外付けされている６例えば、表示技術の進歩で画面表
示するグラフィックスの座標変換計算などに強力な浮動
小数点演算機能が要求される。しかも各座標成分ごとに
独立に計算が可能なことから、２個以上の：４ｔｊＪ小
数点演算用コプロセッサの使用が効果を発揮する。また
、最近注目をあびるようになった人工知能処理も、その
処理の特異性から現在の汎用マイクロプロセッサでは対
応しきれないために、専用のコプロセッサを外付けする
ことは意味がある。これらの例のように、例えば２個の
浮動小数点演算用コプロセッサのように同種、あるいは
例えば１個の浮動小数点演算用コプロセッサと１個の人
工知能処理用コプロセッサのように異種のコプロセッサ
複数個を扱い制御するために、コプロセッサ識別子が設
けられていて、各コプロセッサごとに固有の番号を割当
てることができる。例えば、米モトローラ社の３２ビツ
ト・マイクロプロセッサＭＣ６８０３０（ＭＣ６８０３
０Ｅｎｈａｎｃｅｄ ３２−Ｉ３ｉｔ Ｍｉｃｒｏｐｒ
ｏｃｅｓｓｏｒＵｓｅｒ’ｓ Ｍａｎｕａｌ、 １９８
７の５ｅｃｔｉｏｎ １０ ＣｏｐｒｏｃｅｓｓｏｒＩ
ｎｔｅｒｆａｃｅ Ｄｅｓｃｒｉｐｔｉｏｎに記載され
ている）は。
コプロセッサを外付し、コプロセッサ操作用演算命令を
扱うために、そして複数個のコプロセッサを制御するた
めに、第２図に示すような命令形式を定義している。ビ
ット位置１２〜１５の特別なコード１１１１によって、
その命令がコプロセッサに関するものであることを示す
。この特別なコードによって、主プロセツサは命令をデ
コードするときに、外付けのコプロセッサで実行する命
令であることを認識でき制御できる。そして、ビット位
置９〜１１の３ビツトでコプロセッサの識別子を定義し
、同種あるいは異種のコプロセッサ複数個を扱うための
コプロセッサ番号を８個まで指定することができる。ビ
ット位置６〜８はコプロセッサ命令のタイプ分は部分で
ある。そして、ビット位置Ｏ〜５は命令タイプに依存し
て定へされるフィールドである。これらのコプロセッサ
操作用演算命令形式に従えば、浮動／Ｊ％数点数点用算
用工知能処理用などのようなさまざまな種類の機能をも
たせた外付けのコプロセッサを設計し、その操作用演算
命令の具体的内容を各機能に応じて自由に定義できる。
扱うために、そして複数個のコプロセッサを制御するた
めに、第２図に示すような命令形式を定義している。ビ
ット位置１２〜１５の特別なコード１１１１によって、
その命令がコプロセッサに関するものであることを示す
。この特別なコードによって、主プロセツサは命令をデ
コードするときに、外付けのコプロセッサで実行する命
令であることを認識でき制御できる。そして、ビット位
置９〜１１の３ビツトでコプロセッサの識別子を定義し
、同種あるいは異種のコプロセッサ複数個を扱うための
コプロセッサ番号を８個まで指定することができる。ビ
ット位置６〜８はコプロセッサ命令のタイプ分は部分で
ある。そして、ビット位置Ｏ〜５は命令タイプに依存し
て定へされるフィールドである。これらのコプロセッサ
操作用演算命令形式に従えば、浮動／Ｊ％数点数点用算
用工知能処理用などのようなさまざまな種類の機能をも
たせた外付けのコプロセッサを設計し、その操作用演算
命令の具体的内容を各機能に応じて自由に定義できる。
そして、同種または異種の最大８個のコプロセッサを混
在させて制御することができる。
在させて制御することができる。
ところが、基本素子の集積度の向上などによってプロセ
ッサの構築技術が進んでいくにしたがって、従来、コプ
ロセッサ中で元来実行すべき補助的な機能であったもの
まで、主プロセツサ内にオンチップ化しインプリメント
できるようになってくる、それらの機能を主プロセツサ
内部で実行する方がコプロセッサ制御に対する通信制御
のための手順として必要なプロトコル制御が不要になり
その分の高速化がはかられるという利点が生きてくる。
ッサの構築技術が進んでいくにしたがって、従来、コプ
ロセッサ中で元来実行すべき補助的な機能であったもの
まで、主プロセツサ内にオンチップ化しインプリメント
できるようになってくる、それらの機能を主プロセツサ
内部で実行する方がコプロセッサ制御に対する通信制御
のための手順として必要なプロトコル制御が不要になり
その分の高速化がはかられるという利点が生きてくる。
そのとき、従来は外付けのコプロセッサを操作するため
に定義されていたコプロセッサ操作用演算命令（もちろ
ん、コプロセッサ番号を含んだものを指している）を使
ってプログラミングされていた命令を、主プロセツサ内
部で実行するのか、それとも主プロセツサ外部のコプロ
セッサで実行するのかの判定を行なうための識別能力が
必要になってくるので問題である。従来のままの識別能
力では、外部のコプロセッサで実行するように書かれた
命令は外部のコプロセッサのみでしが実行できないので
、主プロセツサ内部で実行する場合には新たに特別な命
令を設けないかぎりユーザにとっては制御不可能である
。例えば、コプロセッサ操作用演算命令として浮動小数
点加算（演算名称： ＣＯＰ ＦＡＤＤ）を考え、従
来は外付けのコプロセッサの１つに対して１番を指定し
て使っていたとするにの命令機能と同じことをそのまま
主プロセツサ内部で実行したい場合には、ＣＯＰ Ｆ
ＡＤＤとは異なる新たな別のコードが割当てられた演算
名称ＦＡＤＤを設けてプログラムを変更しなおすか、あ
るいは１番とは異なる、例えば、外部用に使用されてい
ない番号として０番があったならば、０番を内部用とし
て割当てることにして、ＣＯＰ ＦＡＤＤ、コプロセ
ッサ０番と指定変更しなければならない。そうしないと
、ユーザには任意に実行させたいプロセッサを変更する
ための手段を提供することができない。また、プログラ
ミングの移植の観点からは、従来、外部のコプロセッサ
を制御するために書かれて実行されていたプログラムを
、コプロセッサ用演算命令、機能をオンチップ化により
内蔵した主プロセツサで実行するシステムに移行したい
場合にも、何らプログラムの書き換え作業を必要とする
ことなく自動的に内部実行に切り替わることが望ましい
。
に定義されていたコプロセッサ操作用演算命令（もちろ
ん、コプロセッサ番号を含んだものを指している）を使
ってプログラミングされていた命令を、主プロセツサ内
部で実行するのか、それとも主プロセツサ外部のコプロ
セッサで実行するのかの判定を行なうための識別能力が
必要になってくるので問題である。従来のままの識別能
力では、外部のコプロセッサで実行するように書かれた
命令は外部のコプロセッサのみでしが実行できないので
、主プロセツサ内部で実行する場合には新たに特別な命
令を設けないかぎりユーザにとっては制御不可能である
。例えば、コプロセッサ操作用演算命令として浮動小数
点加算（演算名称： ＣＯＰ ＦＡＤＤ）を考え、従
来は外付けのコプロセッサの１つに対して１番を指定し
て使っていたとするにの命令機能と同じことをそのまま
主プロセツサ内部で実行したい場合には、ＣＯＰ Ｆ
ＡＤＤとは異なる新たな別のコードが割当てられた演算
名称ＦＡＤＤを設けてプログラムを変更しなおすか、あ
るいは１番とは異なる、例えば、外部用に使用されてい
ない番号として０番があったならば、０番を内部用とし
て割当てることにして、ＣＯＰ ＦＡＤＤ、コプロセ
ッサ０番と指定変更しなければならない。そうしないと
、ユーザには任意に実行させたいプロセッサを変更する
ための手段を提供することができない。また、プログラ
ミングの移植の観点からは、従来、外部のコプロセッサ
を制御するために書かれて実行されていたプログラムを
、コプロセッサ用演算命令、機能をオンチップ化により
内蔵した主プロセツサで実行するシステムに移行したい
場合にも、何らプログラムの書き換え作業を必要とする
ことなく自動的に内部実行に切り替わることが望ましい
。
すなわち、ユーザの立場からは、ＣＯＰ ＦＡＤＤ、
コプロセッサ１番と書かれた命令でも、変更なしで主プ
ロセツサで実行したいという要求が強いであろう。この
ような要求は外付けのコプロセッサを持たないシステム
でコプロセッサ操作用演算命令を実行したいユーザに多
いであろう。
コプロセッサ１番と書かれた命令でも、変更なしで主プ
ロセツサで実行したいという要求が強いであろう。この
ような要求は外付けのコプロセッサを持たないシステム
でコプロセッサ操作用演算命令を実行したいユーザに多
いであろう。
ところで、従来例としてあげた。米モトローラ社の３２
ビツト・マイクロプロセッサＭＣ６８０３０の例では、
コプロセッサ操作用演算命令形式の定義自体では、主プ
ロセツサ用に０〜７番の中のどれか１つの特定の番号を
自由に割当てることが可能である。しかし・、０〜５番
は、米モトローラ社が米モローラ社の特定のコプロセッ
サを制御するために、現在（浮動小数点コプロセッサＭ
Ｃ６８８８１。
ビツト・マイクロプロセッサＭＣ６８０３０の例では、
コプロセッサ操作用演算命令形式の定義自体では、主プ
ロセツサ用に０〜７番の中のどれか１つの特定の番号を
自由に割当てることが可能である。しかし・、０〜５番
は、米モトローラ社が米モローラ社の特定のコプロセッ
サを制御するために、現在（浮動小数点コプロセッサＭ
Ｃ６８８８１。
ＭＣ６８８８２のために１番）と将来用に予約しており
、ユーザが自由に使えるのは、６番と７番だけである。
、ユーザが自由に使えるのは、６番と７番だけである。
また、コプロセッサ識別子に割当てられるコ作制御のた
めに割当てて固定化している。ＭＣ６８０３０より１つ
前の３２ビツト・マイクロプロセッサＭＣ６８０２０シ
リーズでは、阿Ｃ６８８５１というメモリ管理ユニット
が外付けできたので、その制御のために０番を割当てて
いる。ＭＣ６８０３０では、このメモリ管理機能をオン
チップ化してしまったために、外付けは不要となり、０
番はオンチップ化されたメモリ管理制御に使われるよう
になった。このように、米モトローラ社がとっている従
来外付けのために使用していた命令をそのままオンチッ
プ化時にも使うという考え方は、すでに述べたように移
行が容易なため極めて自然が考え方である。しかし、こ
の方法の欠点は、本来、命令形式の定義自体では自由に
０〜７番の番号をもったコプロセッサが外付は可能であ
るのに、メーカ側がこのうちのいくつかを予約して、制
限してしまうことになり、複数個のコプロセッサを制御
して使用したいユーザ側としては制約を課されてしまう
。例えば、もし、ユーザがＭＣ６８０３０で、コプロセ
ッサ番号１を米モトローラ社が予約しているコプロセッ
サ番号１とは異なる別のコプロセッサのタイプのために
割当てて使用していたならば、上記のような（従来の外
付けの番号０番をそのままオンチップ化時に内部用に固
定するということと、すでにプロセッサ番号０〜５番を
予約しているという）従来どおりの米モトローラ社の思
想からいけば、米モトローラ社が定義している現在のプ
ロセッサ番号１番の機能をオンチップ化したときにも、
そのまま１番をそれらの機能のために使用するであろう
から、このようなユーザは容易にオンチップ化プロセッ
サのシステムへは移行できない。
めに割当てて固定化している。ＭＣ６８０３０より１つ
前の３２ビツト・マイクロプロセッサＭＣ６８０２０シ
リーズでは、阿Ｃ６８８５１というメモリ管理ユニット
が外付けできたので、その制御のために０番を割当てて
いる。ＭＣ６８０３０では、このメモリ管理機能をオン
チップ化してしまったために、外付けは不要となり、０
番はオンチップ化されたメモリ管理制御に使われるよう
になった。このように、米モトローラ社がとっている従
来外付けのために使用していた命令をそのままオンチッ
プ化時にも使うという考え方は、すでに述べたように移
行が容易なため極めて自然が考え方である。しかし、こ
の方法の欠点は、本来、命令形式の定義自体では自由に
０〜７番の番号をもったコプロセッサが外付は可能であ
るのに、メーカ側がこのうちのいくつかを予約して、制
限してしまうことになり、複数個のコプロセッサを制御
して使用したいユーザ側としては制約を課されてしまう
。例えば、もし、ユーザがＭＣ６８０３０で、コプロセ
ッサ番号１を米モトローラ社が予約しているコプロセッ
サ番号１とは異なる別のコプロセッサのタイプのために
割当てて使用していたならば、上記のような（従来の外
付けの番号０番をそのままオンチップ化時に内部用に固
定するということと、すでにプロセッサ番号０〜５番を
予約しているという）従来どおりの米モトローラ社の思
想からいけば、米モトローラ社が定義している現在のプ
ロセッサ番号１番の機能をオンチップ化したときにも、
そのまま１番をそれらの機能のために使用するであろう
から、このようなユーザは容易にオンチップ化プロセッ
サのシステムへは移行できない。
従って、本発明の目的は、同種のあるいは異種のコプロ
セッサ複数個を制御するために従来設けられているコプ
ロセッサ識別子の番号の使用に関して、ユーザに何ら制
限を課すことなく自由に使用できるようにということを
念頭において、コプロセッサ操作用演算命令を主プロセ
ツサ内でも実行する手段を提供することにある。
セッサ複数個を制御するために従来設けられているコプ
ロセッサ識別子の番号の使用に関して、ユーザに何ら制
限を課すことなく自由に使用できるようにということを
念頭において、コプロセッサ操作用演算命令を主プロセ
ツサ内でも実行する手段を提供することにある。
そこで、上記目的は、同種のあるいは異種のコプロセッ
サ複数個を制御するために設けられたコプロセッサ識別
子の番号の１つを主プロセツサ用に任意に割当てる手段
、コプロセッサ操作用演算命令をデコードするときに主
プロセツサ内で判定して制御する手段、および実行する
プロセッサの内と外の区別指定を任意にできる手段を設
けて、主プロセツサ内でもコプロセッサ用演算命令をユ
ーザが使いやすいように自由に実行制御することによっ
て達成される。
サ複数個を制御するために設けられたコプロセッサ識別
子の番号の１つを主プロセツサ用に任意に割当てる手段
、コプロセッサ操作用演算命令をデコードするときに主
プロセツサ内で判定して制御する手段、および実行する
プロセッサの内と外の区別指定を任意にできる手段を設
けて、主プロセツサ内でもコプロセッサ用演算命令をユ
ーザが使いやすいように自由に実行制御することによっ
て達成される。
〔作用〕
上記手段によって、主プロセツサ内にコプロセッサ用演
算命令機能をオンチップ化した場合でも。
算命令機能をオンチップ化した場合でも。
すでにプログラミングされている従来からのコプロセッ
サ用演算命令にユーザは何ら変更を加えることなく、そ
して意識せずにあるいは任意に制御して実行できる。
サ用演算命令にユーザは何ら変更を加えることなく、そ
して意識せずにあるいは任意に制御して実行できる。
以下１本発明の一実施例を第１図と第３〜６図により説
明する。第１図は、主プロセツサ１００と複数個のコプ
ロセッサ１５１〜１５７およびメモリ１６０の構成とそ
れらの接続関係を示す。主プロセツサとコプロセッサと
のあいだでハード的にやりとりを行なうために、例えば
、バスに対するアクセスの種類（メモリへのアクセスや
コプロセッサへのアクセスなどの区別）を指示したり、
プロセッサ間の正常受付けや異常受付けなどの応答状態
を示す信号をのせるために制御線１１０が設けられてい
る。主プロセツサはメモリ１６０にＭＭされているコプ
ロセッサ用演算命令コード２００を読出すために、その
アドレス信号をアドレス・バス１３０に乗せ、読出され
たコプロセッサ操作用演算命令コード２００をデータ・
バス１４０を介して命令フェッチ１０１にフェッチする
。そして、命令コード２００の内容を命令デコーダ１０
２によってデコードする。このコード２００は、コプロ
セッサ操作用演算命令コードであることを識別するため
のコード部２１０．複数個の実行するコプロセッサを識
別するための識別子（コプロセッサ１ｄ）２２０．およ
び１例えば浮動小数点演算のような演算内容を具体的に
指示する本コード部２３０からなる。命令デコーダ１０
２およびマイクロＲＯＭ１０３とマイクロ・デコーダ１
０４からなる制御部において、コプロセッサ１５１〜１
５７に命令を実行させるためにコマン。
明する。第１図は、主プロセツサ１００と複数個のコプ
ロセッサ１５１〜１５７およびメモリ１６０の構成とそ
れらの接続関係を示す。主プロセツサとコプロセッサと
のあいだでハード的にやりとりを行なうために、例えば
、バスに対するアクセスの種類（メモリへのアクセスや
コプロセッサへのアクセスなどの区別）を指示したり、
プロセッサ間の正常受付けや異常受付けなどの応答状態
を示す信号をのせるために制御線１１０が設けられてい
る。主プロセツサはメモリ１６０にＭＭされているコプ
ロセッサ用演算命令コード２００を読出すために、その
アドレス信号をアドレス・バス１３０に乗せ、読出され
たコプロセッサ操作用演算命令コード２００をデータ・
バス１４０を介して命令フェッチ１０１にフェッチする
。そして、命令コード２００の内容を命令デコーダ１０
２によってデコードする。このコード２００は、コプロ
セッサ操作用演算命令コードであることを識別するため
のコード部２１０．複数個の実行するコプロセッサを識
別するための識別子（コプロセッサ１ｄ）２２０．およ
び１例えば浮動小数点演算のような演算内容を具体的に
指示する本コード部２３０からなる。命令デコーダ１０
２およびマイクロＲＯＭ１０３とマイクロ・デコーダ１
０４からなる制御部において、コプロセッサ１５１〜１
５７に命令を実行させるためにコマン。
ド形式に組立てなおし、このコマンド・データはメモリ
へではなくコプロセッサへ転送するために制御線１１０
にコプロセッサへの転送できることの信号を出し、デー
タ・バス１４０を介してコマンド・データを送り出す。
へではなくコプロセッサへ転送するために制御線１１０
にコプロセッサへの転送できることの信号を出し、デー
タ・バス１４０を介してコマンド・データを送り出す。
コマンド・データは。
具体的には、コプロセッサの実際の実行には、この時点
で不要になったコード２１０などを削除して、コプロセ
ッサがデコードできるかたちに効率よく圧縮して再配置
される。また、コプロセッサｉｄ線１２０にはコマンド
・データを転送する相手となるコプロセッサの番号が同
時に乗せられろ。
で不要になったコード２１０などを削除して、コプロセ
ッサがデコードできるかたちに効率よく圧縮して再配置
される。また、コプロセッサｉｄ線１２０にはコマンド
・データを転送する相手となるコプロセッサの番号が同
時に乗せられろ。
そして１例えば、コプロセッサ番号１が指定されれば、
コプロセッサ１５１が主プロセツサからコマンド・デー
タをデータ・バス１４０を介して受取り、１５１１にラ
ッチする。そして、コマンド・デコーダ１５１２でコマ
ンドがデコードされ、マイクロＲＯＭ１５１３へのエン
トリ・アドレスが生成される。さらに、このエントリ・
アドレスによって指定されるマイクロＲＯＭ１５１３の
内容がマイクロ・デコーダ１５１４によってデコードさ
れコプロセッサ？寅算ユニット１５１５をマイクロ制御
して、演算実行させ、結果を得る。
コプロセッサ１５１が主プロセツサからコマンド・デー
タをデータ・バス１４０を介して受取り、１５１１にラ
ッチする。そして、コマンド・デコーダ１５１２でコマ
ンドがデコードされ、マイクロＲＯＭ１５１３へのエン
トリ・アドレスが生成される。さらに、このエントリ・
アドレスによって指定されるマイクロＲＯＭ１５１３の
内容がマイクロ・デコーダ１５１４によってデコードさ
れコプロセッサ？寅算ユニット１５１５をマイクロ制御
して、演算実行させ、結果を得る。
さて、このようにコプロセッサ側でコプロセッサ用演算
命令を実行するかわりに、これらの機能を主プロセツサ
にオンチップ化し、主プロセツサ自身の内部にてそれら
を実行できるようにするために、コプロセッサ識別子に
与えられるコプロセッサ番号に対して、主プロセツサ自
身用の番号を割当てる。すなわち１例えば今の場合１番
をあらかじめ新たに設けるコプロセッサ番号割当て機能
（コプロセッサ番号を割当てる具体的実現手段について
は後で説明する）によって登録し、割当てる。そうすれ
ば、従来外付けで使用しているコプロセッサ１番用のプ
ログラムを主プロセツサ内の演算器でそのまま実行でき
る。マイクロ・デコーダ１０４から、演算実行ユニット
１０５への線１２１の制御がコプロセッサｉｄ線１２０
に対応するものである。もし、コプロセッサ番号１を主
プロセツサ用に割当てるということをシステムの中でハ
ードまたはソフト的手段で初期設定として与えておけば
、ユーザが特に特別なコプロセッサ番号の指定を行なわ
ないかぎり、ユーザは従来のプログラムに何の変更も加
えることなくコプロセッサ番号１の操作用演算命令を実
行できる。
命令を実行するかわりに、これらの機能を主プロセツサ
にオンチップ化し、主プロセツサ自身の内部にてそれら
を実行できるようにするために、コプロセッサ識別子に
与えられるコプロセッサ番号に対して、主プロセツサ自
身用の番号を割当てる。すなわち１例えば今の場合１番
をあらかじめ新たに設けるコプロセッサ番号割当て機能
（コプロセッサ番号を割当てる具体的実現手段について
は後で説明する）によって登録し、割当てる。そうすれ
ば、従来外付けで使用しているコプロセッサ１番用のプ
ログラムを主プロセツサ内の演算器でそのまま実行でき
る。マイクロ・デコーダ１０４から、演算実行ユニット
１０５への線１２１の制御がコプロセッサｉｄ線１２０
に対応するものである。もし、コプロセッサ番号１を主
プロセツサ用に割当てるということをシステムの中でハ
ードまたはソフト的手段で初期設定として与えておけば
、ユーザが特に特別なコプロセッサ番号の指定を行なわ
ないかぎり、ユーザは従来のプログラムに何の変更も加
えることなくコプロセッサ番号１の操作用演算命令を実
行できる。
次に、主プロセツサ内部での動作について説明する。第
３図に示すように、主プロセツサがメモリ１６０から命
令をフェッチしく３１０）、命令デコーダ１０２でコプ
ロセッサ用演算命令２００をデコードしく３２０）、ま
ず、指定されたコプロセッサ番号２３０が主プロセツサ
用かを判定する（３３０）。もし、主プロセツサ用なら
ば、主プロセツサ内で実行するための制御を行なう（３
５０）、そうでなければ、外部のコプロセッサに実行さ
せるために、従来通りにその通信制御のための手順を実
行するプロトコル制御を行なう（３４０）。指定された
コプロセッサ番号が主プロセツサ用かを判定して制御す
る具体的手段の例として、命令デコーダ１０２とマイク
ロＲＯＭ１０３で行なう場合を第４図により説明する。
３図に示すように、主プロセツサがメモリ１６０から命
令をフェッチしく３１０）、命令デコーダ１０２でコプ
ロセッサ用演算命令２００をデコードしく３２０）、ま
ず、指定されたコプロセッサ番号２３０が主プロセツサ
用かを判定する（３３０）。もし、主プロセツサ用なら
ば、主プロセツサ内で実行するための制御を行なう（３
５０）、そうでなければ、外部のコプロセッサに実行さ
せるために、従来通りにその通信制御のための手順を実
行するプロトコル制御を行なう（３４０）。指定された
コプロセッサ番号が主プロセツサ用かを判定して制御す
る具体的手段の例として、命令デコーダ１０２とマイク
ロＲＯＭ１０３で行なう場合を第４図により説明する。
コプロセッサ番号は命令デコーダ１０２の４０１にラッ
チされ、各プロセッサ番号が設定されている４１０部で
比較される。一致した番号が、例えば、１番（４１１）
ならば、主プロセツサで実行されるコプロセッサ操作命
令演算用マイクロブ「１グラム４３０が格納されている
マイクロＲＯＭエントリ・アドレス４２１が取り出され
て実行される（手順３５０）。また、２番から７番まで
、あるいは０番ならば、外部コプロセッサで実行するた
めに、プロトコル制御するためのマイクロプログラムが
格納されている部分４３１が取り出されて制御される（
手順３４０）、、ここで、エントリ・アドレス設定部４
２０（４２１〜４２７）は、従来は固定化されているの
で、本発明では、ＥＰＲＯＭ（Ｅｌｓｃｔｒｊ、ｃａｌ
ｌｙ ＰｒｏｇｒａｎＩＩｌａｂｌｅ ＲＵＭ） 、
ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ＋ｍｏｒｙ
）などの電気的に書換え可能な記憶手段で構成して可変
構造に設計するにの設定方法は２通り考えられる。１つ
は、エントリ・アドレス設定部４２０をＥＦＲＯＭでｈ
ｉ成する場合で、デイツプ・スイッチで直接設定するか
、または変更が必要になったときのみプロセッサ番号割
当て命令の発行を介して、いずれも最終的にはハードウ
ェアで電気的に書換える方法である。もう１つは、エン
トリ・アドレス設定部４２０をＲＡＭで構成し、システ
ム側で、あるいはユーザ側で新たに設けたプロセッサ番
号割当て設定命令を発行して必要なときに自由に設定す
る方法である。システム側で設定する場合は、すでに説
明したように従来からのユーザ・プログラムのオンチッ
プ化システムへの移行を容易にするためのものであり、
ユーザ側で設定する場合は、すでに設定されている番号
のものとは異なる番号で使用するということで、さらに
ユーザに使いやすいように自由度をもたせるためである
。
チされ、各プロセッサ番号が設定されている４１０部で
比較される。一致した番号が、例えば、１番（４１１）
ならば、主プロセツサで実行されるコプロセッサ操作命
令演算用マイクロブ「１グラム４３０が格納されている
マイクロＲＯＭエントリ・アドレス４２１が取り出され
て実行される（手順３５０）。また、２番から７番まで
、あるいは０番ならば、外部コプロセッサで実行するた
めに、プロトコル制御するためのマイクロプログラムが
格納されている部分４３１が取り出されて制御される（
手順３４０）、、ここで、エントリ・アドレス設定部４
２０（４２１〜４２７）は、従来は固定化されているの
で、本発明では、ＥＰＲＯＭ（Ｅｌｓｃｔｒｊ、ｃａｌ
ｌｙ ＰｒｏｇｒａｎＩＩｌａｂｌｅ ＲＵＭ） 、
ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ＋ｍｏｒｙ
）などの電気的に書換え可能な記憶手段で構成して可変
構造に設計するにの設定方法は２通り考えられる。１つ
は、エントリ・アドレス設定部４２０をＥＦＲＯＭでｈ
ｉ成する場合で、デイツプ・スイッチで直接設定するか
、または変更が必要になったときのみプロセッサ番号割
当て命令の発行を介して、いずれも最終的にはハードウ
ェアで電気的に書換える方法である。もう１つは、エン
トリ・アドレス設定部４２０をＲＡＭで構成し、システ
ム側で、あるいはユーザ側で新たに設けたプロセッサ番
号割当て設定命令を発行して必要なときに自由に設定す
る方法である。システム側で設定する場合は、すでに説
明したように従来からのユーザ・プログラムのオンチッ
プ化システムへの移行を容易にするためのものであり、
ユーザ側で設定する場合は、すでに設定されている番号
のものとは異なる番号で使用するということで、さらに
ユーザに使いやすいように自由度をもたせるためである
。
今までは、従来のコプロセッサ機能のすべてを主プロセ
ツサ側にオンチップ化する場合について説明してきたが
、次に、その一部分しかオンチップ化できない場合の問
題点と対策について述べる。
ツサ側にオンチップ化する場合について説明してきたが
、次に、その一部分しかオンチップ化できない場合の問
題点と対策について述べる。
まず１問題点は、主プロセツサでインプリメントされな
い命令をどのようにして主プロセツサあるいは外部コプ
ロセッサにて代行実行させるべきかということである。
い命令をどのようにして主プロセツサあるいは外部コプ
ロセッサにて代行実行させるべきかということである。
この場合、インプリメントする命令としない命令とのあ
いだに不連続性が現れる。すなわち、インプリメントし
ている命令からしていない命令へ移り、その命令を外部
コプロセッサで実行する場合には、主プロセツサ内に格
納されているレジスタ・データ値は、外部コプロセッサ
で実行されるレジスタへあらかじめ転送されなければな
らない。あるいはインプリメントしていない命令からし
ている命令へ移る逆の場合も同様である。従って、これ
を解決する方法として３通り程度考えられる。１つの最
も簡単な方法は、レジスタ依存性のある命令は、インプ
リメントするかしないかのどちらか一方に決めてしまう
方法である。２番目の方法は、インプリメントしない命
令は、ソフトウェアでエミュレーションを行なう方法で
ある。こうすると、レジスタの使用に関する不連続性は
現われない。３番目の方法は、不連続状態を監視するビ
ットを設け、不連続に移行するときには、レジスタ間の
データ転送を行なうようにする。この方法では、新たな
問題が発生する。インプリメントしない命令を代行する
外部コプロセッサ自身のなかで、レジスタの使用に関し
て混乱が生じ、これを解決するために多重プロセス処理
手段が主プロセツサに必要である０以上を考えると、実
用的なのは、１番目と２番目の方法であり、２番目の方
法は第５図に示すようにしてインプリメントすることが
できる。コプロセッサ番号をラッチしく４０１）、比較
する部分４１０は、第４図の説明と同じであるが、コプ
ロセッサ操作用演算命令の本コード２３０をラッチし、
デコードする部分５１０は、インプリメントされ定義さ
れているコード部分５２１とインプリメントされていな
くて定義されていないコード部分５２２に分ける。イン
プリメントされている命令の場合は、第４図の説明と同
じようにマイクロ・エントリ・アドレスへのポインタ４
２１がマイクロＲＯＭ１０３の主プロセツサで演算実行
する部分４３０を示す。インプリメントされていない命
令の場合は、ポインタ４２２は、未定義命令にしてソフ
トウェアでエミュレーション実行する処理を行なうマイ
クロプログラム部４３２を示す、その他は第４図の説明
と同じである。第６図には、マイクロプログラムのエン
トリ・アドレスを示す部分４２０に、不連続な移行状態
を監視するビット６００を設けて、その値により処理す
るマイクロプログラムのエントリ・アドレスを変更する
３番目の方法の実施例を示した。連続処理部は、前に実
行されたコプロセッサ命令が同じカテゴリー（インプリ
メントされている命令群とされていない命令群の２つの
カテゴリー）に属していれば、レジスタ間の転送処理が
不要であるため、第４図で説明したとおりの処理へ直接
行く。不連続部はその処理が必要なのであらかじめその
処理を行なう。
いだに不連続性が現れる。すなわち、インプリメントし
ている命令からしていない命令へ移り、その命令を外部
コプロセッサで実行する場合には、主プロセツサ内に格
納されているレジスタ・データ値は、外部コプロセッサ
で実行されるレジスタへあらかじめ転送されなければな
らない。あるいはインプリメントしていない命令からし
ている命令へ移る逆の場合も同様である。従って、これ
を解決する方法として３通り程度考えられる。１つの最
も簡単な方法は、レジスタ依存性のある命令は、インプ
リメントするかしないかのどちらか一方に決めてしまう
方法である。２番目の方法は、インプリメントしない命
令は、ソフトウェアでエミュレーションを行なう方法で
ある。こうすると、レジスタの使用に関する不連続性は
現われない。３番目の方法は、不連続状態を監視するビ
ットを設け、不連続に移行するときには、レジスタ間の
データ転送を行なうようにする。この方法では、新たな
問題が発生する。インプリメントしない命令を代行する
外部コプロセッサ自身のなかで、レジスタの使用に関し
て混乱が生じ、これを解決するために多重プロセス処理
手段が主プロセツサに必要である０以上を考えると、実
用的なのは、１番目と２番目の方法であり、２番目の方
法は第５図に示すようにしてインプリメントすることが
できる。コプロセッサ番号をラッチしく４０１）、比較
する部分４１０は、第４図の説明と同じであるが、コプ
ロセッサ操作用演算命令の本コード２３０をラッチし、
デコードする部分５１０は、インプリメントされ定義さ
れているコード部分５２１とインプリメントされていな
くて定義されていないコード部分５２２に分ける。イン
プリメントされている命令の場合は、第４図の説明と同
じようにマイクロ・エントリ・アドレスへのポインタ４
２１がマイクロＲＯＭ１０３の主プロセツサで演算実行
する部分４３０を示す。インプリメントされていない命
令の場合は、ポインタ４２２は、未定義命令にしてソフ
トウェアでエミュレーション実行する処理を行なうマイ
クロプログラム部４３２を示す、その他は第４図の説明
と同じである。第６図には、マイクロプログラムのエン
トリ・アドレスを示す部分４２０に、不連続な移行状態
を監視するビット６００を設けて、その値により処理す
るマイクロプログラムのエントリ・アドレスを変更する
３番目の方法の実施例を示した。連続処理部は、前に実
行されたコプロセッサ命令が同じカテゴリー（インプリ
メントされている命令群とされていない命令群の２つの
カテゴリー）に属していれば、レジスタ間の転送処理が
不要であるため、第４図で説明したとおりの処理へ直接
行く。不連続部はその処理が必要なのであらかじめその
処理を行なう。
本発明によれば、現在、コプロセッサを外付けして実行
しているコプロセッサ操作用演算命令を、将来、主プロ
セツサの方にオンチップ化した場合にも、従来からのコ
プロセッサ操作用演算命令に何ら変更を加えることなく
高速に実行制御できるという効果がある。また、従来の
コプロセッサの使用に関して、個数とか種類およびその
コプロセッサ番号に何の制限も課すことはない。
しているコプロセッサ操作用演算命令を、将来、主プロ
セツサの方にオンチップ化した場合にも、従来からのコ
プロセッサ操作用演算命令に何ら変更を加えることなく
高速に実行制御できるという効果がある。また、従来の
コプロセッサの使用に関して、個数とか種類およびその
コプロセッサ番号に何の制限も課すことはない。
第１図は本発明の一実施例のプロセッサ間やメモリとの
接続関係を示す図、第２図は米モトローラ社のＭＣ６８
０３０のコプロセッサ用の演算命令コード体系の説明図
、第３図はコプロセッサ用の演算命令の主プロセツサ内
実行制御の流れを示す図、第４図は任意にコプロセッサ
番号を設定できるようにするための、可変命令デコーダ
部の説明図、第５図はインプリメントしない命令を検出
し、ソフトウェアでエミュレーションして実行するため
の制御を実現する手段を示した図、第６図はインプリメ
ントした命令としない命令のあいだで不連続に移行する
場合の制御の実現手段を示す図である。 １００・・・主プロセツサ、１１０・・・制御線、１２
０・・・コプロセッサｉｄ、１３０・・・アドレス・バ
ス、１４０・・・データ・バス、１５１〜１５７・・・
コブロセッサ群、１６０・・・メモリ、１０１・・・命
令フェッチ、１０２・・・命令デコーダ、１０３・・・
マイクロＲＯＭ、１０４・・・マイクロプログラム・デ
コーダ、１０５・・・演算実行ユニット、１５１１・・
・コマンドラッチ、１５１２・・・コマンド・デコーダ
、１５１３・・・マイクロＲＯＭ、１５１４・・・マイ
クロプログラム・デコーダ、１５１５・・・コプロセッ
サ演算実行ユニット、２００・・・コプロセッサ用演算
命令コード、２１０・・・コプロセッサ用演算命令であ
ることを示す特別なコード、２２０・・・コプロセッサ
識別子、２３０・・・コプロセッサ用演算命令コード本
体、３００・・・コプロセッサ演算命令の実行制御手順
、４０１・・・コプロセッサ番号ラッチ、４１ｏ・・・
コプロセッサ番号比較部、４２０・・・マイクロプログ
ラム・エントリ・アドレスのポインタ部、４３０・・・
主プロセツサでコプロセッサ用演算命令を実行制御する
マイクロプログラム、４３１・・・コプロセッサを制御
するマイクロプログラム、４３２・・・未定義命令に対
する処理を行なうマイクロプログラム。 ６００・・・不連続移行状態監視ビット。 第１図 第２１１！１ ｉ１’＄３図 第４図 第５図 第６図
接続関係を示す図、第２図は米モトローラ社のＭＣ６８
０３０のコプロセッサ用の演算命令コード体系の説明図
、第３図はコプロセッサ用の演算命令の主プロセツサ内
実行制御の流れを示す図、第４図は任意にコプロセッサ
番号を設定できるようにするための、可変命令デコーダ
部の説明図、第５図はインプリメントしない命令を検出
し、ソフトウェアでエミュレーションして実行するため
の制御を実現する手段を示した図、第６図はインプリメ
ントした命令としない命令のあいだで不連続に移行する
場合の制御の実現手段を示す図である。 １００・・・主プロセツサ、１１０・・・制御線、１２
０・・・コプロセッサｉｄ、１３０・・・アドレス・バ
ス、１４０・・・データ・バス、１５１〜１５７・・・
コブロセッサ群、１６０・・・メモリ、１０１・・・命
令フェッチ、１０２・・・命令デコーダ、１０３・・・
マイクロＲＯＭ、１０４・・・マイクロプログラム・デ
コーダ、１０５・・・演算実行ユニット、１５１１・・
・コマンドラッチ、１５１２・・・コマンド・デコーダ
、１５１３・・・マイクロＲＯＭ、１５１４・・・マイ
クロプログラム・デコーダ、１５１５・・・コプロセッ
サ演算実行ユニット、２００・・・コプロセッサ用演算
命令コード、２１０・・・コプロセッサ用演算命令であ
ることを示す特別なコード、２２０・・・コプロセッサ
識別子、２３０・・・コプロセッサ用演算命令コード本
体、３００・・・コプロセッサ演算命令の実行制御手順
、４０１・・・コプロセッサ番号ラッチ、４１ｏ・・・
コプロセッサ番号比較部、４２０・・・マイクロプログ
ラム・エントリ・アドレスのポインタ部、４３０・・・
主プロセツサでコプロセッサ用演算命令を実行制御する
マイクロプログラム、４３１・・・コプロセッサを制御
するマイクロプログラム、４３２・・・未定義命令に対
する処理を行なうマイクロプログラム。 ６００・・・不連続移行状態監視ビット。 第１図 第２１１！１ ｉ１’＄３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １、情報処理システムは； （１）命令および／またはデータを格納するための記憶
手段（１６０）と、 （２）該記憶手段（１６０）に接続されるとともに該記
憶手段（１６０）に格納された該命令および／またはデ
ータを処理するための第１のプロセッサ（１００）と、 （３）上記第１のプロセッサ（１００）に接続されると
ともに該記憶手段（１６０）に格納された該命令および
／またはデータを処理するための複数個の第２のプロセ
ッサ（１５１〜１５７）とを具備してなり、 上記第２のプロセッサ群（１５１〜１５７）のうち１つ
または複数個が有する情報処理機能は上記第１のプロセ
ッサ（１００）中に移植されてなり、 上記第２のプロセッサ（１５１〜１５７）が有する情報
処理機能によつて元来実行されるべきことを示すプロセ
ッサ識別情報を含む演算を上記第１のプロセッサ（１０
０）中に移植された情報処理機能によつて代行するよう
に上記演算に含まれた上記プロセッサ識別情報に応答し
て上記第１のプロセッサ（１００）中に移植された情報
処理機能を始動する手段（４２１）を上記第１のプロセ
ッサ（１００）が具備し、該手段（４２１）は電気的に
書換え可能な記憶手段により構成されていることを特徴
とする情報処理システム。 ２、命令および／またはデータを格納するための記憶手
段（１６０）と、該記憶手段（１６０）に接続されると
ともに該記憶手段（１６０）に格納された該命令および
／またはデータを処理するための第１のプロセッサ（１
００）と、上記第１のプロセッサ（１００）に接続され
るとともに該記憶手段（１６０）に格納された該命令お
よび／またはデータを処理するための複数個の第２のプ
ロセッサ（１５１〜１５７）とからなる情報処理シスム
中に用いられる第１のプロセッサ（１００）であつて、 上記第２のプロセッサ（１５１〜１５７）のうち１つま
たは複数個が有する情報処理機能は上記第１のプロセッ
サ（１００）中に移植されてなり、 上記第２のプロセッサ（１５１〜１５７）が有する情報
処理機能によつて元来実行されるべきことを示すプロセ
ッサ識別情報を含む演算を上記第１のプロセッサ（１０
０）中に移植された情報処理機能によつて代行するよう
に上記演算に含まれた上記プロセッサ識別情報に応答し
て上記第１のプロセッサ（１００）中に移植された情報
処理機能を始動する手段（４２１）をその内部に具備し
、該手段（４２１）は電気的に書換え可能な記憶手段に
より構成されていることを特徴とする第１のプロセッサ
（１００）。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128362A JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
| US07/356,422 US5119499A (en) | 1988-05-27 | 1989-05-25 | Host processor which includes apparatus for performing coprocessor functions |
| KR1019890007075A KR890017610A (ko) | 1988-05-27 | 1989-05-26 | 데이타 처리시스템 및 그것에 사용하는 주프로세서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128362A JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298460A true JPH01298460A (ja) | 1989-12-01 |
| JP2741867B2 JP2741867B2 (ja) | 1998-04-22 |
Family
ID=14982945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128362A Expired - Fee Related JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5119499A (ja) |
| JP (1) | JP2741867B2 (ja) |
| KR (1) | KR890017610A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245751A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | イベント処理分散型網監視システム |
| US5588118A (en) * | 1991-08-21 | 1996-12-24 | Zilog, Inc. | Single chip dual processor |
| FR2719926B1 (fr) * | 1994-05-10 | 1996-06-07 | Sgs Thomson Microelectronics | Circuit électronique et procédé d'utilisation d'un coprocesseur. |
| US5632028A (en) * | 1995-03-03 | 1997-05-20 | Hal Computer Systems, Inc. | Hardware support for fast software emulation of unimplemented instructions |
| JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
| US5721945A (en) * | 1996-05-06 | 1998-02-24 | Advanced Micro Devices | Microprocessor configured to detect a DSP call instruction and to direct a DSP to execute a routine corresponding to the DSP call instruction |
| US6505290B1 (en) * | 1997-09-05 | 2003-01-07 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
| US6434689B2 (en) * | 1998-11-09 | 2002-08-13 | Infineon Technologies North America Corp. | Data processing unit with interface for sharing registers by a processor and a coprocessor |
| US20140325175A1 (en) * | 2013-04-29 | 2014-10-30 | Pact Xpp Technologies Ag | Pipeline configuration protocol and configuration unit communication |
| US8230411B1 (en) | 1999-06-10 | 2012-07-24 | Martin Vorbach | Method for interleaving a program over a plurality of cells |
| US6829697B1 (en) * | 2000-09-06 | 2004-12-07 | International Business Machines Corporation | Multiple logical interfaces to a shared coprocessor resource |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US9141390B2 (en) | 2001-03-05 | 2015-09-22 | Pact Xpp Technologies Ag | Method of processing data with an array of data processors according to application ID |
| US9436631B2 (en) | 2001-03-05 | 2016-09-06 | Pact Xpp Technologies Ag | Chip including memory element storing higher level memory data on a page by page basis |
| US9552047B2 (en) | 2001-03-05 | 2017-01-24 | Pact Xpp Technologies Ag | Multiprocessor having runtime adjustable clock and clock dependent power supply |
| US9250908B2 (en) | 2001-03-05 | 2016-02-02 | Pact Xpp Technologies Ag | Multi-processor bus and cache interconnection system |
| US9411532B2 (en) | 2001-09-07 | 2016-08-09 | Pact Xpp Technologies Ag | Methods and systems for transferring data between a processing device and external devices |
| US10031733B2 (en) | 2001-06-20 | 2018-07-24 | Scientia Sol Mentis Ag | Method for processing data |
| US20060095723A1 (en) * | 2001-11-05 | 2006-05-04 | Moyer William C | Method and apparatus for interfacing a processor to a coprocessor |
| US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
| US7394284B2 (en) | 2002-09-06 | 2008-07-01 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| EP1953643A3 (en) * | 2007-02-01 | 2009-12-16 | Denso Corporation | Calculation apparatus provided with a plurality of calculating units which access a single memory |
| US11422815B2 (en) * | 2018-03-01 | 2022-08-23 | Dell Products L.P. | System and method for field programmable gate array-assisted binary translation |
| US11263014B2 (en) * | 2019-08-05 | 2022-03-01 | Arm Limited | Sharing instruction encoding space between a coprocessor and auxiliary execution circuitry |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
| US4509116A (en) * | 1982-04-21 | 1985-04-02 | Digital Equipment Corporation | Special instruction processing unit for data processing system |
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| US4715013A (en) * | 1983-04-18 | 1987-12-22 | Motorola, Inc. | Coprocessor instruction format |
| JPS62214464A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | データ処理システム |
-
1988
- 1988-05-27 JP JP63128362A patent/JP2741867B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-25 US US07/356,422 patent/US5119499A/en not_active Expired - Lifetime
- 1989-05-26 KR KR1019890007075A patent/KR890017610A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741867B2 (ja) | 1998-04-22 |
| US5119499A (en) | 1992-06-02 |
| KR890017610A (ko) | 1989-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01298460A (ja) | 情報処理システムおよびプロセツサ | |
| KR100440841B1 (ko) | 마이크로컴퓨터 | |
| US3886523A (en) | Micro program data processor having parallel instruction flow streams for plural levels of sub instruction sets | |
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| KR20010043826A (ko) | 마이크로 컨트롤러 명령어 집합 | |
| KR20050058240A (ko) | 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 | |
| JPH04233640A (ja) | メモリ拡張スキームを切り替える疑似直線バンクを有するマイクロコントローラ | |
| EP0267613A2 (en) | Micro processor capable of being connected with coprocessor | |
| JPH01119828A (ja) | マイクロプロセッサ | |
| JP2003058368A (ja) | データ処理装置内でのコプロセッサ命令の取り扱い | |
| US20030018680A1 (en) | Smart internetworking operating system for low computational power microprocessors | |
| US5355485A (en) | First processor for dividing long argument data into packets and storing total packet count and packets in shared buffer for subsequent execution by second processor | |
| JPS5941209B2 (ja) | バイプログラミング可能型電子的会計システム | |
| CN115048334A (zh) | 可编程阵列处理器控制装置 | |
| JPH1165840A (ja) | 演算処理装置およびその方法 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS6217773B2 (ja) | ||
| JPH04149658A (ja) | 情報処理装置 | |
| JPH0642198B2 (ja) | デ−タ処理装置 | |
| JP2884601B2 (ja) | ベクトルプロセッサ | |
| JPH0348333A (ja) | プロセッサおよび描画プロセッサ | |
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| Berndt | Software support in hardware | |
| CA1267441A (en) | Programmable data path width in a programmable unit having plural levels of subinstruction sets | |
| JPS62231337A (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |