JPH01291335A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH01291335A JPH01291335A JP63121551A JP12155188A JPH01291335A JP H01291335 A JPH01291335 A JP H01291335A JP 63121551 A JP63121551 A JP 63121551A JP 12155188 A JP12155188 A JP 12155188A JP H01291335 A JPH01291335 A JP H01291335A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- input
- signal
- external interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012905 input function Methods 0.000 claims abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は情報を１項目づつ個別に入力する入力回路に関
し、特に、自回路の障害検出機能を備えた入力回路に関
する。
し、特に、自回路の障害検出機能を備えた入力回路に関
する。
［従来の技術］
従来のこの種の入力回路は、第２図のように構成されて
いる。入力信号Ｘ、、Ｘ２．・・・は夫々個別情報Ａ、
、Ａ２．・・・を有する入力信号である。
いる。入力信号Ｘ、、Ｘ２．・・・は夫々個別情報Ａ、
、Ａ２．・・・を有する入力信号である。
また、外部インタフェース部１１は所定の電気的インタ
フェース条件が設定されているインタフェースである。
フェース条件が設定されているインタフェースである。
そして、入力信号Ｘ１．Ｘ２．・・・が外部インタフェ
ース部１１に入力されると、外部インタフェース部１１
は所定の電気的インタフェース条件に基き夫々入力信号
Ｘ、、Ｘ２．・・・を変換して、情報Ａを有する出力信
号Ｘを出力する。
ース部１１に入力されると、外部インタフェース部１１
は所定の電気的インタフェース条件に基き夫々入力信号
Ｘ、、Ｘ２．・・・を変換して、情報Ａを有する出力信
号Ｘを出力する。
し発明が解決しようとする課題］
しかしながら、上述した従来の入力回路においては、入
力信号Ｘ１．χ２．・・・を一方的に入力して出力信号
Ｘを出力するだけであるから、回路障害が発生した場合
、この回路障害を何ら認識することなく、誤情報を有す
る信号をそのまま入力させてしまうという問題点がある
。
力信号Ｘ１．χ２．・・・を一方的に入力して出力信号
Ｘを出力するだけであるから、回路障害が発生した場合
、この回路障害を何ら認識することなく、誤情報を有す
る信号をそのまま入力させてしまうという問題点がある
。
本発明はかかる問題点に鑑みてなされたものであって、
自回路の異常動作時における信号の入力を未然に防止し
得る入力回路を提供することを目的とする。
自回路の異常動作時における信号の入力を未然に防止し
得る入力回路を提供することを目的とする。
［課題を解決するための手段］
本発明に係る入力回路は、情報を１項目１入力の形式で
入力する入力回路において、自回路の回路障害時にその
回路障害を検出して情報の入力機能を実質的に停止させ
る回路手段を備えたことを特徴とする。
入力する入力回路において、自回路の回路障害時にその
回路障害を検出して情報の入力機能を実質的に停止させ
る回路手段を備えたことを特徴とする。
［作用］
以上のように構成された本発明によれば、自回路に回路
障害が発生し、異常動作が生じた場合には、自回路に設
けられた回路手段が自回路の回路障害を検出して、情報
の入力を実質的に停止させるので、誤情報を有する信号
の入力を停止させて誤情報の入力を未然に防止すること
ができる。
障害が発生し、異常動作が生じた場合には、自回路に設
けられた回路手段が自回路の回路障害を検出して、情報
の入力を実質的に停止させるので、誤情報を有する信号
の入力を停止させて誤情報の入力を未然に防止すること
ができる。
［実施例］
以下、添付の図面を参照して、本発明の実施例を具体的
に説明する。
に説明する。
第１図は本発明の実施例回路を示すブロック図である。
なお、第２図と同一物には同一符号を付してその説明を
省略する。
省略する。
切替部１２は通常モードと試験モートとを切替える回路
である。また、試験信号発生回路１３は、切替部１２が
試験モードに切替えられているとき、個別情報ａｌ 、
ａ２ ＋・・・を夫々有する試験信号ｘ１．ｘ２．・を
切替部１２に入力する回路である。出力信号Ｘは、試験
信号Ｘｌ 、 Ｘ２ 、・・・が切替部１２を介して外
部インタフェース部１１に入力されたときに、この外部
インタフェース部１１において所定の電気的インタフェ
ース条件に基いて変換されて出力される情報ａを有する
信号である。
である。また、試験信号発生回路１３は、切替部１２が
試験モードに切替えられているとき、個別情報ａｌ 、
ａ２ ＋・・・を夫々有する試験信号ｘ１．ｘ２．・を
切替部１２に入力する回路である。出力信号Ｘは、試験
信号Ｘｌ 、 Ｘ２ 、・・・が切替部１２を介して外
部インタフェース部１１に入力されたときに、この外部
インタフェース部１１において所定の電気的インタフェ
ース条件に基いて変換されて出力される情報ａを有する
信号である。
更に、正否判定回路１４は、試験信号Ｘｌ。
Ｘ２． ・を入力すると共に、出力信号Ｘを外部イン
タフェース部１１から折り返して入力し、試験信号Ｘ、
、Ｘ２．・・・が有する情報ａ１ ＋ ａ２ ＋・・・
と試験信号Ｘが有する情報ａとを比較判定する判定回路
である。切り離し信号Ｙは、正否判定回路１４から切替
部１２へ試験信号折り返し信号Ｚが出力される際に、試
験信号ｘｌ ＋ ｘ２ ＋・・・と出力信号Ｘの比較結
果が誤りと判定された場合に、外部インタフェース部１
１に出力されて外部インタフェース部１１の情報変換機
能を停止させるための信号である。
タフェース部１１から折り返して入力し、試験信号Ｘ、
、Ｘ２．・・・が有する情報ａ１ ＋ ａ２ ＋・・・
と試験信号Ｘが有する情報ａとを比較判定する判定回路
である。切り離し信号Ｙは、正否判定回路１４から切替
部１２へ試験信号折り返し信号Ｚが出力される際に、試
験信号ｘｌ ＋ ｘ２ ＋・・・と出力信号Ｘの比較結
果が誤りと判定された場合に、外部インタフェース部１
１に出力されて外部インタフェース部１１の情報変換機
能を停止させるための信号である。
以下に、上述のような構成を有する本実施例回路の動作
について説明する。
について説明する。
切替部１２が通常モードに切替えられている場合、個別
情報Ａ、、Ａ２．・・・を夫々有する入力信号Ｘ、、Ｘ
２．・・・はそのまま切替部１２を介して外部インタフ
ェース部１１に入力される。外部インタフェース部１１
は入力信号Ｘ、、Ｘ２．・・・を入力すると、所定の電
気的インタフェース条件に基いて入力信号Ｘ、、Ｘ２．
・・・に対する情報変換を行い、これにより、情報Ａを
有する出力信号Ｘを出力する。
情報Ａ、、Ａ２．・・・を夫々有する入力信号Ｘ、、Ｘ
２．・・・はそのまま切替部１２を介して外部インタフ
ェース部１１に入力される。外部インタフェース部１１
は入力信号Ｘ、、Ｘ２．・・・を入力すると、所定の電
気的インタフェース条件に基いて入力信号Ｘ、、Ｘ２．
・・・に対する情報変換を行い、これにより、情報Ａを
有する出力信号Ｘを出力する。
次に、正否判定回路１４から切替部１２に試験信号折り
返し信号Ｚが入力されると、切替部１２が試験モードに
切替えられる。この場合は、試験信号発生回路１３から
個別情報ａｌ 、ａ２．・・・を夫々有する試験信号ｘ
Ｉ ＋ ｘ２ ＋・・・が切替部１２を介して外部イン
タフェース部１１に入力される。
返し信号Ｚが入力されると、切替部１２が試験モードに
切替えられる。この場合は、試験信号発生回路１３から
個別情報ａｌ 、ａ２．・・・を夫々有する試験信号ｘ
Ｉ ＋ ｘ２ ＋・・・が切替部１２を介して外部イン
タフェース部１１に入力される。
外部インタフェース部１１は試験信号ｘＩ ＋ ｘ２
＋・・・を受けて所定の電気的インタフェース条件に基
きこれらの試験信号Ｘｌ 、Ｘ２．・・・に対する情報
変換を行い、情報ａを有する出力信号Ｘを出力する。
＋・・・を受けて所定の電気的インタフェース条件に基
きこれらの試験信号Ｘｌ 、Ｘ２．・・・に対する情報
変換を行い、情報ａを有する出力信号Ｘを出力する。
そして、正否判定回路１４は、回路動作の確認を行うた
めに、試験信号ｘ１ ＋ ｘ２ ＋・・を入力すると共
に、出力信号Ｘを折り返して入力する。即ち、正否判定
回路１４は試験信号折り返し信号Ｚを出力した後、試験
信号と出力信号とが夫々有する情報ａｌ ＋ ａ２．・
・・とａとを比較することにより、外部インタフェース
部１１において、試験信号ｘ１ ＋ ｘ２ ＋・・・が
夫々有する情報ａ１．ａ２゜・・・に対して正規の情報
交換が行われ、正しい出力信号Ｘが折り返されているか
否か、換言すれば、出力信号Ｘの有する情報ａが正規の
情報であるか否かを判定する。
めに、試験信号ｘ１ ＋ ｘ２ ＋・・を入力すると共
に、出力信号Ｘを折り返して入力する。即ち、正否判定
回路１４は試験信号折り返し信号Ｚを出力した後、試験
信号と出力信号とが夫々有する情報ａｌ ＋ ａ２．・
・・とａとを比較することにより、外部インタフェース
部１１において、試験信号ｘ１ ＋ ｘ２ ＋・・・が
夫々有する情報ａ１．ａ２゜・・・に対して正規の情報
交換が行われ、正しい出力信号Ｘが折り返されているか
否か、換言すれば、出力信号Ｘの有する情報ａが正規の
情報であるか否かを判定する。
正否判定回路１４において、比較結果が誤りであると判
定された場合には、回路障害が発生したものと判断され
、外部インタフェース部１１には切り返し信号Ｙが送出
される。外部インタフェース部１１は、この切り離し信
号Ｙを受けると情報の変換を停止する。
定された場合には、回路障害が発生したものと判断され
、外部インタフェース部１１には切り返し信号Ｙが送出
される。外部インタフェース部１１は、この切り離し信
号Ｙを受けると情報の変換を停止する。
従って、自回路に障害が発生し、異常動作をきたした場
合には、外部インタフェース部１１の情報変換を速やか
に停止させるように正否判定回路１４が機能するので、
誤情報を有する出力信号の入力を未然に防止することか
できる。
合には、外部インタフェース部１１の情報変換を速やか
に停止させるように正否判定回路１４が機能するので、
誤情報を有する出力信号の入力を未然に防止することか
できる。
［発明の効果］
以上説明したように、本発明によれば、自回路の回路障
害時にその回路障害を検出して情報の入力機能を実質的
に停止させる回路手段を備えているので、自回路に回路
障害が発生して異常動作か生じた場合には、誤情報の入
力を停止させて誤情報の入力を未然に防止することがで
きる。
害時にその回路障害を検出して情報の入力機能を実質的
に停止させる回路手段を備えているので、自回路に回路
障害が発生して異常動作か生じた場合には、誤情報の入
力を停止させて誤情報の入力を未然に防止することがで
きる。
第１図は本発明の実施例回路を示すブロック図、第２図
は従来例を示すブロック図である。 １１、外部インタフェース部、１２；切替部、１３；試
験信号発生回路、１４．正否判定回路、Ｘ、、Ｘ２．＝
−；入力信号、ｘｌ ＋ ｘ２ ＋ ”’ ；試験信号
、Ｘ、ｘ；出力信号、Ｙ：切り離し信号、Ｚ、試験信号
折り返し信号
は従来例を示すブロック図である。 １１、外部インタフェース部、１２；切替部、１３；試
験信号発生回路、１４．正否判定回路、Ｘ、、Ｘ２．＝
−；入力信号、ｘｌ ＋ ｘ２ ＋ ”’ ；試験信号
、Ｘ、ｘ；出力信号、Ｙ：切り離し信号、Ｚ、試験信号
折り返し信号
Claims (1)
- （１）情報を１項目１入力の形式で入力する入力回路に
おいて、自回路の回路障害時にその回路障害を検出して
情報の入力機能を実質的に停止させる回路手段を備えた
ことを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121551A JPH01291335A (ja) | 1988-05-18 | 1988-05-18 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121551A JPH01291335A (ja) | 1988-05-18 | 1988-05-18 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291335A true JPH01291335A (ja) | 1989-11-22 |
Family
ID=14814048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121551A Pending JPH01291335A (ja) | 1988-05-18 | 1988-05-18 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291335A (ja) |
-
1988
- 1988-05-18 JP JP63121551A patent/JPH01291335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08139726A (ja) | Ａｔｍスイッチシステム | |
| US5357491A (en) | Clock selection control device | |
| JPH01291335A (ja) | 入力回路 | |
| US5612946A (en) | Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JPH09160804A (ja) | 故障評定方式 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| CN1078967C (zh) | 光接口的线路保护系统 | |
| JP4182621B2 (ja) | 制御信号の入力回路 | |
| JPH02272938A (ja) | Ａｔｍスイッチ通話路障害検出システム | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2000155614A (ja) | 故障検出方式 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JPS59172001A (ja) | アナログ出力切換装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| EP0211674A2 (en) | Clock signal selection and security arrangements | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPH01280837A (ja) | 出力回路 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPS63136141A (ja) | 障害処理方式 | |
| JPS63276132A (ja) | 二重化システム | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPH07244599A (ja) | 多重化システム | |
| JPH0553849A (ja) | Ｌｓｉ制御システム |