JPH01286453A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01286453A
JPH01286453A JP11466888A JP11466888A JPH01286453A JP H01286453 A JPH01286453 A JP H01286453A JP 11466888 A JP11466888 A JP 11466888A JP 11466888 A JP11466888 A JP 11466888A JP H01286453 A JPH01286453 A JP H01286453A
Authority
JP
Japan
Prior art keywords
dam
base
cap
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11466888A
Other languages
English (en)
Inventor
Koji Emata
江俣 孝司
Takayuki Okinaga
隆幸 沖永
Masayuki Shirai
優之 白井
Kanji Otsuka
寛治 大塚
Hiroshi Akasaki
赤崎 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP11466888A priority Critical patent/JPH01286453A/ja
Publication of JPH01286453A publication Critical patent/JPH01286453A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造技術さらには半導体装置の
パッケージング技術に関するもので、例えば、プラスチ
ックP G A (Pin Grid Array)に
利用して有効な技術に関するものである。
[従来の技術] 半導体集積回路の高集積化によりパッケージからの取出
しピン数が増え、従来のパッケージのようにパッケージ
の周辺部のみを利用してリード線を取り出す方式では限
界が生じ、最近ではベースの裏面からリード線を取出す
PGAが用いられている。
このPGAのうちプラスチックPGAを用いる半導体装
置については、例えば、昭和60年8月27日に日経マ
グロウヒル社から発行された「日経マイクロデバイスJ
 No、26第57頁〜第69頁に記載されている。そ
の概要を説明すれば次のとおりである。
第3図には従来のプラスチックPGAを用いた半導体装
置が示されている。
同図において符号1はトリアジン系の樹脂またはガラス
・エポキシ樹脂によって形成されたベースを表わしてお
り、このベース1の上面中央部にはA、 uメツキ10
を施した座ぐり部があり半導体チップ2が銀ペーストま
たはエポキシ樹脂等の接着剤9を介して固着され、さら
にベース1の上面には半導体チップ2の周辺にCuメツ
キによって形成されたり−ド3が配されている。そして
、このリード3の一側は金ワイヤ4を介して半導体チッ
プ2のボンディングパッドに電気的接続され、また、リ
ード3の他側はベース1に垂設されたリードリードピン
5に電気的接続されている。
また、ベース1には半導体チップ2を囲繞するダム6が
設けられており、このダム枠6内にはポジティングによ
りコーティング材7が充填されている。このダム6は、
ベース1への固着の際、コーティング材7のボッティン
グ範囲を区画すると共に、コーティング材7の厚さを規
制するように働く。
さらに、ベース1には該ベース1の上面を被覆するキャ
ップ8がエポキシ樹脂等の接着剤を介して固着されてい
る。このキャップ8はメタル等の材料によって構成され
ている。
ところで、従来においては、ダム6およびキャップ8の
ベース】、への固着は次のようにして行なわれていた。
先ず、ダム6については、ダム6の載設部にエポキシ樹
脂等の接着剤を自動塗布装置により塗布し、その後、ダ
ム6を載せ該ダム6を適切な圧力で加圧した後または加
圧しつつベーキングを行なうことによりベース1に固着
していた。
また、キャップ8についても上記ダム6と同様な方法で
ベース1に固着していた。
[発明が解決しようとする課題] しかしながら、上記のような構造の半導体装置によれば
次のような問題がある。
即ち、上記半導体装置では、半導体チップ2のパッケー
ジングにあたって、ベース1、ダム6およびキャップ8
の各構成部品が必要となるため、それら個々の部材を取
り扱うための特別なハンドリング装置および位置合わせ
装置等が必要となるばかりかそれら個々の部品の作成・
検査・管理も必要となる。
また、上記半導体装置では、ダム6およびキャップ8の
固着にあたって上述のようにダム6およびキャップ8を
加圧しなければならない。そのため、従来においては、
ダム6およびキャップ8の載設部にシリコーンゴム等の
接着剤を塗布した後、キャップ8の加圧を通じてダム6
を同時に加圧してベーキングを行なってダム6およびキ
ャップ8を同時に固着するか、もしくは、ダム6の載設
部にシリコーンゴム等の接着剤を載せて該ダム6を加圧
してベーキングを行なってダム6をベース1に対して固
着した後、同様な方法によってキャップ8を固着してい
た。この場合、前者ではダム6の高さ寸法を適切に選択
しかつその下側の接着剤の厚さ制御を行ないキャップ8
の加圧の際確実にダム6を加圧できるようにする必要が
あるが、ダム6がリードピン5の頭部に一部載っている
場合にはダム6が傾くためダム6の加圧が不均一となっ
てしまう。一方、後者ではダム6の固着工程とキャップ
8の固着工程とが別個となっているため、パッケージン
グに時間がかかるという問題がある。
しかして、それらが半導体装置のコスト低減の1つのあ
い路となっていた。
本発明は、かかる点に鑑みなされたもので、製造ライン
におけるスループットの向上と、コスト低減に資するパ
ッケージ構造を有する半導体装置を提供することを目的
とする。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
即ち、本願発明は、ベース上に設けられたダム内にコー
ティング材を充填し、さらにその周りをキャップにて封
止する半導体装置において、ベース上面に設けられるダ
ムを接着剤によって形成したものである。
[作用] 上記した手段によれば、ダムが接着剤によって形成され
ているので、パッケージ構成部品の数が少なくなり、そ
の分のハンドリングや検査・管理が不要となり、しかも
ダム付けが容易化されるという作用によって、製造ライ
ンにおけるスループットの向上、および半導体装置のコ
スト低減を図れることになる。
[実施例] 以下、本発明に係る半導体装置の実施例を図面に基づい
て説明する。
第1図には本発明に係る半導体装置の実施例が示されて
いる。
同図において符号11はトリアジン系の樹脂もしくはガ
ラス・エポキシ樹脂によって形成されたベースを表わし
ており、このベース11の上面中央部には半導体チップ
12が銀ペーストもしくはシリコーンゴム系接着剤を介
して固着されている。
また、このベース11の半導体チップ12の周囲にはC
uメツキによって形成されたリード(図示せず)が配設
されており、このリードの一側はアルミワイヤ15を介
して半導体チップ12のボンディングパッドに電気的接
続され、一方、リードの他側はベース11に植設された
リードピン14に電気的接続されている4 さらに、ベース11の上面には上記半導体チップ12を
囲繞するダム16がシリコーンゴム等の接着剤の硬化を
通じて形成され、ダム6によって区画される部分にはシ
リコーンゲル等を硬化してなるコーティング材17が充
填されている。そうして、この半導体装置においてはベ
ース11の上側にキャップ18がシリコーンゴム等の接
着剤を介して固着されている。
続いて、上記半導体装置のパッケージング方法を説明す
る。
先ず、ベース11の上面中央部に銀ペーストもしくはシ
リコーンゴムを介して半導体チップ12を固着する。次
いで、半導体チップ12のボンディングパッドとリード
とをアルミニウムワイヤ15によって電気的に接続する
。その後、半導体チップ12の周辺のダム形成部分に高
粘度に維持されたシリコーンゴム等の接着剤を自動塗布
装置により半導体チップ12の上面よりも高くなるよう
に塗布する。そして、このシリコーンゴム等によって囲
繞された領域にシリコーンゲル等のコーティング材17
をポツティングによって充填する。
この際のコーティング材17の充填は、コーティング材
17によって半導体チップ12およびアルミニウムワイ
ヤ15が完全に被覆されるまで行なう。その後、ベース
11を加熱炉に入れてベーキングし、上記接着剤および
コーティング材17を同時に硬化させる。なお、上記ダ
ム16の形成は半導体チップ12の固着前に行なっても
良い。また、ダム16となるシリコーンゴム等の硬化は
コーティング材17の硬化と別個に行なっても良い。
さらに、ダム16となるシリコーンゴム等の塗布の場所
はリードピン14の上であってもかまわない。
その後、キャップ18の載設部にシリコーンゴム等の接
着剤を塗布し、キャップ18を加圧しつつベーキングを
行なって該キャップ18をベース11に固着する。
なお、キャップにはベースの突起部分であるリードピン
頭部19を逃げるように凹みを設けても構わない。さら
に、シリコーンゴムの塗布はキャップの接着部分を含む
ダム外側のベース上面全部でも構わない。
このように構成された半導体装置によれば次のような効
果を得ることができる。
即ち、上記半導体装置によれば、シリコームゴム等の接
着剤によってダム16が形成されるので、ダム16をベ
ース11とは別体に構成する必要がなくなる。したがっ
て、パッケージ構成部品の数が少なくなり、その分のハ
ンドリングや検査・管理が不要となり、しかもダム付け
の工程も容易化される。
また、ダムが細い幅で構成可能なため、または、リード
ピン頭部19を逃げるようにキャップに凹みがあるため
、キャップの接合面積を拡大できパンケージ全体の強度
が改善できる。但し構成によってはキャップがピンの頭
部を全ピン被うことができ高い信頼性を確保できる。
さらに、キャップ接着部を含むダム外側のベース上面全
部にシリコームゴムを塗布すれば耐湿性が向上する。
また、上記半導体装置によれば、自動塗布装置によりダ
ム16形成のためのシリコーンゴム等の接着剤の塗布の
際キャップ18の固着のためのシリコーンゴム等の接着
剤の塗布を行ない、コーティング材17のボッティング
後キャップ18を被せて該キャップ18の固着とダム1
6およびコーティング材17の硬化とを同時に行なうこ
とも可能である。
しかして、上記半導体装置によれば、半導体装置の製造
ラインにおけるスループットの向上および半導体装置の
コスト低減を実現できることになる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果をwJ、ILに説明すれば下記のとおり
である。
即ち、ベース上に設けられたダム内にコーティング材を
充填し、さらにその周りをキャップにて封止する半導体
装置において、ベース上面に設けられるダムを接着剤に
よって形成したので、パッケージ構成部品の数が減り、
しかもダム付けが容易化され且つ細幅に形成されること
になる。その結果、製造ラインにおけるスループットの
向上や半導体装置のコスト低減及び強度向上、信頼性の
向上が実現できる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の実施例の縦断面図、 第2図は第1図の半導体装置におけるベースの平面図、 第3図は従来の半導体装置の縦断面図である。 11・・・・ベース、12・・・・半導体チップ、14
・・・・リードビン、15・・・・アルミニウムワイヤ
、16・・・・ダム、17・・・・コーティング材、1
8・・・・キャップ、19・・・・リードピン頭部。 第  1  図 第2図 !1グ

Claims (1)

  1. 【特許請求の範囲】 1、ベースの上面中央部に半導体チップが固着され、半
    導体チップのボンディングパッドとベースの上面に形成
    されたリードの一側とがワイヤによって電気的接続され
    、上記リードの他側とベースに垂設されたリードピンと
    が電気的接続され、上記半導体チップおよびその周辺領
    域を囲繞するダムがベース上に固着され、該ダム内に半
    導体チップのコーティング材が充填され、さらに、ベー
    ス上面全体を被覆するキャップがベースに固着された半
    導体装置において、上記ダムを接着剤によって形成した
    ことを特徴とする半導体装置。 2、上記ダムはシリコーンゴムを硬化することによって
    形成されていることを特徴とする請求項1記載の半導体
    装置。 3、上記キャップの上記ベースへの固着はシリコーンゴ
    ムを介して行なわれていることを特徴とする請求項1ま
    たは請求項2記載の半導体装置。 4、上記キャップにベースの突起部分を逃げるように凹
    みを設けたことを特徴とする請求項1または請求項2記
    載の半導体装置。 5、上記ダムの外側に当たるベース上面全体をシリコー
    ンゴムで被うことを特徴とする請求項1または請求項2
    記載の半導体装置。
JP11466888A 1988-05-13 1988-05-13 半導体装置 Pending JPH01286453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11466888A JPH01286453A (ja) 1988-05-13 1988-05-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11466888A JPH01286453A (ja) 1988-05-13 1988-05-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH01286453A true JPH01286453A (ja) 1989-11-17

Family

ID=14643607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11466888A Pending JPH01286453A (ja) 1988-05-13 1988-05-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH01286453A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998054760A1 (de) * 1997-05-28 1998-12-03 Robert Bosch Gmbh Verfahren zur herstellung elektrischer baugruppen und elektrische baugruppe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998054760A1 (de) * 1997-05-28 1998-12-03 Robert Bosch Gmbh Verfahren zur herstellung elektrischer baugruppen und elektrische baugruppe
AU723949B2 (en) * 1997-05-28 2000-09-07 Robert Bosch Gmbh Procedure for the manufacture of electric modules and the electric module

Similar Documents

Publication Publication Date Title
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US6310288B1 (en) Underfill coating for loc package
US6005286A (en) Increasing the gap between a lead frame and a semiconductor die
US7927927B2 (en) Semiconductor package and method therefor
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
US5773896A (en) Semiconductor device having offsetchips
US6689640B1 (en) Chip scale pin array
US6063650A (en) Reduced stress LOC assembly
US6657288B2 (en) Compression layer on the lead frame to reduce stress defects
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US5972738A (en) PBGA stiffener package
CA1232372A (en) Method for encapsulating semiconductor components mounted on a carrier tape
JPH0745641A (ja) 半導体装置の実装方法
JPH01286453A (ja) 半導体装置
JP2797598B2 (ja) 混成集積回路基板
JPH05160296A (ja) 半導体集積回路ベアチップの樹脂封止方法
US6538200B2 (en) Underfill coating for LOC package
US4151638A (en) Hermetic glass encapsulation for semiconductor die and method
JP3287233B2 (ja) 半導体装置の製造方法
JPS63254752A (ja) 封止用キヤップとこの使用方法
KR100369391B1 (ko) 반도체패키지제조용와이어본딩장치및그반도체패키지의제조방법
JP3699915B2 (ja) 半導体装置の製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
JPH0521653A (ja) 樹脂封止型半導体装置
JPS63143849A (ja) 半導体装置の封止方法