JPH01284960A - メモリ装置の使用優先順位決定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 失肛欠１ 本発明はメモリ装置の１！１！用優先順位決定方式に関
し、特に複数のプロセッサで構成されるマルチプロセッ
サシステムにおいて各プロセッサのメモリ装置に対する
使用許可の順位決定方式に関する。

良米弦韮 従来、メモリ装置を使用するプロセッサが複数存在する
いわゆるマルチプロセッサシステムでは、メモリ装置に
対して同時に発生された使用要求に対する使用許可の与
え方としては、以下の方式となっている。すなわち、予
め各プロセッサに優先＋１ｉ位を付与しておき、この優
先順位に従って使用許可を決定している。この優先順位
はマルチプロセッサシステムの構成を定めるときに同時
に決定され、以降はマルチプロセッサシステムの再構成
を行わない限り変更されることはない。

この様な従来の方式では、優先順位が固定されているの
で、優先順位の高いプロセッサと低いプロセッサとが同
じ処理を行う場合、前者のプロセッサが早く処理を終了
することになる。よって、通信制御装置を制御するプロ
セッサ等はその処理の必要上、高い優先順位に割付ける
必要があり、他に早く処理を行う必要のあるプログラム
でも優先順位の低いプロセッサに割付けられることが生
じる、従って、マルチプロセッサシステムを構成する場
合には、上述の様な制約を考慮して各プロセッサの処理
内容や機能を限定する必要がある。

ｌ肌色■善 本発明の目的は、処理優先度の高い実行プログラムを優
先度を高く設定したメモリ空間内に格納しておくことに
より、各プロセッサに対する優先度を予め設定する必要
がなく、処理１優先度の高いプログラムから順に実行可
能なメモリ装置の使用優先順位決定方式を提供すること
である。

九肌立璽羞 本発明によれば、複数のプロセッサと、これ等プロセッ
サに共通のメモリ装置とを含むマルチプロセッサシステ
ムにおけるメモリ装置の使用代先順位決定方式であって
、前記メモリ装置内のアドレス空間を複数に分割し、こ
れ等分割されたアドレス空間に使用優先度の高いプログ
ラムから順に予め格納しておき、複数のプロセッサから
のメモリ装置の同時使用要求に応答して当該使用要求の
アクセスアドレスにより使用許可を決定するようにした
ことを特徴とする優先順位決定方式が得られる。

Ｋ旌彊 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例のシステムブロック図であり、
＃１〜＃３の番号が夫々付与されたプロセッサ１〜３は
メモリ４に対して共通にアクセス可能となっている。

プロセッサ１はアドレスバス１１、システムバスラ、ア
ドレスバス４１を介してメモリ４ヘアクセスを行い、デ
ータバス１２、システムバスラ、データバス４２を介し
てデータの読出し書込みを行う。

プロセッサ２はアドレスバス２１を介してメモリ４への
アクセスを行い、データバス２２を介してデータの授受
を行う。プロセッサ３はアドレスバス３１を介してメモ
リ４へのアクセスを行い、データバス３２を介してデー
タの授受を行う。

各プロセッサ１〜３からのアドレスは優先順位決定回路
６へ夫々入力され、当該アクセスアドレスに応じてメモ
リ４に対する使用許可が決定され、バス使用権許可信号
６１が各プロセッサへ返送されることになる。なお、７
は通信制御装置であり、本例では＃３のプロセッサ３が
この通信制御装置７に接続されているものとしている。

第２図はメモリ４におけるメモリマツプの例を示してお
り、１メガバイトのメモリ容量を持つ場合の例である。

図中、左側の数字はメモリアドレスであり、右側の数字
は各メモリアドレス空間に割付けられた優先順位を示し
ている。この優先順位は数字の小なる程高いものとする
。

アドレス空間のＡで示す領域は＃１〜＃３の各プロセッ
サが共同で使用する：！ントロールプログラムであり、
Ｂ領域は＃３のプロセッサが使用するワーキングエリア
である。Ｃ領域は＃１のプロセッサが実行中のプログラ
ムであり、Ｄ領域は＃２のプロセッサが実行中のプログ
ラムであり、Ｅ領域は＃３のプロセッサが実行中のプロ
グラムである。処理の優先順位はプログラムＡ、ワーキ
ングエリアＢ、プログラムＣ，プログラムＤ、プログラ
ムＥとなっている。

この様に、メモリ４内のアドレス空間を分割して優先順
位をこのアドレス空間各々に与えておき、処理の優先順
位の高いプログラムを優先順位の高いアドレス空間に順
次割付けると、メモリ４に与えられるアドレスの上位４
ビツトにより優先順位は決定できることになる。そこで
、優先順位決定回路６では、各プロセッサ１〜３がらの
アクセスアドレスの上位４ビツトを参照して優先順位を
判定し、優先順位の高いものに対してメモリ使用許可を
与えることになる。

複数のプロセッサから同時に同じ優先順位のメモリ使用
許可要求が発生された場合、最も、以前にメモリ４を使
用したプロセッサの優先順位が最も高いものとする。こ
の様な制御は、キャッシュメモリ制御等で使用されてい
るＬ　ＲＵ　（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　Ｕｓｅ
ｄ　）制御であり、キャッシュメモリ内の次に無効化す
るデータブロックを決定する場合に、最も以前に使用さ
れたデータブロックを対象とする制御方式である。

かかるＬＲ１Ｊ制御方式を本実施例に適用したのが、第
３図に示す使用状態である。＃１〜＃３の１１コセツサ
のメモリ使用状態を示すものとして、（ａｂｃ）の３ビ
ットの情報を用い、ａは＃１と＃２との間のベクトル向
きを、ｂは＃２と＃３との間のベクトルの向きを、Ｃは
＃３と＃１との間のベクトルの向きを夫々示すものとす
る９ａ−１のときには＃１から＃２ヘベクトルの方向は
向いており、ａ＝Ｏのときには逆向きとする。

以下同様にして、ｂ＝１のときには＃２から＃３へ向い
ており、ｂ＝ｏのときにはその逆である。

ｃ＝１とのときには＃３から＃１へ向いており、ｃ−０
のときにはその逆である。各ベクトルの向きはあるプロ
セッサがメモリを使用すると、他のプロセッサの方へ変
更される。この様にすると、同時に同一のメモリ空間へ
の使用要求が発行された場合、使用要求を発行した各プ
ロセッサに対して向いているベクトルの本数により優先
順位が示されることになる。

第３図＜Ａ）は初期状態を示しており、＃１の優先順位
が最も高く、次に＃２であり、＃３は品も低い。（Ｂ）
は（Ａ）の状態で＃１がメモリ４を使用した後の状態で
ある。この状態では、＃１の優先順位は最も低くなる。

（Ｃ）は（Ｂ）の状態から＃３がメモリ４を使用した後
の状態である。

（Ｄ）は（Ｃ）の状態から＃２がメモリ４を使用した後
の状態である。

この制御で優先順位が決定されるのは、本例では、コン
トロールプログラムＡ（第２図参照）に対しての使用要
求が同時に各プロセッサから発生した時のみである。

通行制御装ｒ！、７を使用するプログラムＥは、実行優
先順位の低いプログラムであるなめ、プログラムの実行
部自体は優先順位の低いアドレス空間に格納されている
。しかし、受信データが滞らないように受信データを格
納するワーキングエリアＢは、優先順位の高いアドレス
空間に割当てられている。プログラムＣの実行される早
さはプログラムＤよりも早く、これはプロセッサ＃１．
プロセッサ＃２の違いによるものではない、そのため、
コントロールプログラムでは、プログラムをそのプログ
ラムの実行優先順位に従ったアドレス空間に格納しさえ
すれば、空いている任意のプロセンサに割付剪ることが
可能である。あるプログラムの実行中の途中で処理を行
うプロセッサを変更したりしても、そのプログラムの実
行優先順位は変わらない。従って、プロセッサ＃３が空
いていた場合、通信制御装置７を使用しないプログラム
でもプロセッサ＃３で処理を開始し、通信制御装置７の
必要な別のプログラムが開始された時に、他のプロセッ
サの空きを待って、通信制御装置７の必要なプログラム
にプロセッサ＃３を譲るというような動的なプログラム
の割付けも容易に考えることができる。

また、１つのプログラム内でも処理の必要な早さに違い
があれば、それぞれの部分をその優先順位に対応したア
ドレス空間に格納しさえすれはよく、同時に各プロセッ
サに対して割当てられる複数のプログラムに上述のよう
な処置を行いさえずれば、容易に効率の高い複数のプロ
グラムの実行この様に、本発明によれば、処理優先度の
高い実行プログラムを溌先度を高く設定したメモリ内ア
ドレス空間に格納するようにしておくことにより、各プ
ロセッサに実行されている複数のプログラムを、その内
容の優先順位に従い分割してメモリ内に格納しておけば
、効率の高い複数のプログラムの実行状態を作り出すこ
とができるという効果がある。

また、各プロセッサ自体には優先順位は存在しないので
、プログラムの実行優先順位を変えることなく空いてい
るプロセッサに処理を割当てることができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図、第２図
はメモリのプログラム配置を示すメモリマツプ図、第３
図は同時に同一の優先順位のメモリエリアに使用要求が
出された場合の優先順位決定方法を示す図である。 主要部分の符号の説明 １＼３・・・・・・プロセンサ ４・・・・・・メモリ ６・・・・・・優先順位決定回路

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサと、これ等プロセッサに共通の
   メモリ装置とを含むマルチプロセッサシステムにおける
   メモリ装置の使用優先順位決定方式であって、前記メモ
   リ装置内のアドレス空間を複数に分割し、これ等分割さ
   れたアドレス空間に使用優先度の高いプログラムから順
   に予め格納しておき、複数のプロセッサからのメモリ装
   置の同時使用要求に応答して当該使用要求のアクセスア
   ドレスにより使用許可を決定するようにしたことを特徴
   とする優先順位決定方式。