JPH01282853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01282853A JPH01282853A JP11291288A JP11291288A JPH01282853A JP H01282853 A JPH01282853 A JP H01282853A JP 11291288 A JP11291288 A JP 11291288A JP 11291288 A JP11291288 A JP 11291288A JP H01282853 A JPH01282853 A JP H01282853A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- inductance
- pads
- semiconductor chip
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- -1 and the die pad (1) Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は支持１造に特徴のある半導体装置に関するも
のである。
のである。
第５図は従来の半導体装置を示す平面図、第６図は第５
図の■−■線からの断面図であり、これらの図において
（１）はダイパッド、（２）はダイパッド（１）によっ
て支えられている半導体チップ、（３）はダイパッド（
１）に半導体テップ（２）を絶縁状態で取り付けている
絶縁グイボンドなどの絶縁性接着剤、（４）はリードフ
レーム、（５）は導線であり、ダイパッド（１）と半導
体チップ（２）及びリードフレーム（４）と半導体テッ
プ（２）とを接続し、電源又は信号を伝えるものである
。（６）は導線（５）とリードフレーム（４）又はダイ
パッド（１）との接点である導線端子、（７Ａ）はリー
ドフレーム（４）と、図示しない電源配線との接続点で
、電源電位Ｖｃｃが印加されることになる。（７Ｂ）は
ダイパッド（１）と、図示しない電源配線との接続点で
、グランド電位滲↓に保持されている。
図の■−■線からの断面図であり、これらの図において
（１）はダイパッド、（２）はダイパッド（１）によっ
て支えられている半導体チップ、（３）はダイパッド（
１）に半導体テップ（２）を絶縁状態で取り付けている
絶縁グイボンドなどの絶縁性接着剤、（４）はリードフ
レーム、（５）は導線であり、ダイパッド（１）と半導
体チップ（２）及びリードフレーム（４）と半導体テッ
プ（２）とを接続し、電源又は信号を伝えるものである
。（６）は導線（５）とリードフレーム（４）又はダイ
パッド（１）との接点である導線端子、（７Ａ）はリー
ドフレーム（４）と、図示しない電源配線との接続点で
、電源電位Ｖｃｃが印加されることになる。（７Ｂ）は
ダイパッド（１）と、図示しない電源配線との接続点で
、グランド電位滲↓に保持されている。
従来の半導体装置は、上記のように構成されており、使
用に際しては電源電流ノイズを除去する対策用としてデ
カップリングコンデンサとしてのコンデンサＣ１が接続
点（７Ａ）（７Ｂ）間に接続される。
用に際しては電源電流ノイズを除去する対策用としてデ
カップリングコンデンサとしてのコンデンサＣ１が接続
点（７Ａ）（７Ｂ）間に接続される。
このような従来の半導体装置の電源に関連する部分の等
価回路を示すと第７図のようになる。この図においてＬ
ｌはコンデンサＣ８と接続点（７Ａ）との間の接続線（
９Ａ）のインダクタンス、Ｌ、は同じくコンデンサＣ１
と接続点（７Ｂ）との間の接続線（９Ｂ）のインダクタ
ンス、Ｌ、は半導体チップの導線端子（６）と接読点（
７Ａ）との間のインダクタンス、Ｌ４は同じく導線端子
（６）と接続点（７Ｂ）との間のインダクタンスである
。
価回路を示すと第７図のようになる。この図においてＬ
ｌはコンデンサＣ８と接続点（７Ａ）との間の接続線（
９Ａ）のインダクタンス、Ｌ、は同じくコンデンサＣ１
と接続点（７Ｂ）との間の接続線（９Ｂ）のインダクタ
ンス、Ｌ、は半導体チップの導線端子（６）と接読点（
７Ａ）との間のインダクタンス、Ｌ４は同じく導線端子
（６）と接続点（７Ｂ）との間のインダクタンスである
。
このように、コンデンサＣ１を半導体装置に対して並列
関係に接続さているが、コンデンサ両端の接続線（９Ａ
） （９Ｂ）のインダクタンスが比較的大きな要素とし
て影響し、ノイズを除去する効果が十分でないという問
題点があった。
関係に接続さているが、コンデンサ両端の接続線（９Ａ
） （９Ｂ）のインダクタンスが比較的大きな要素とし
て影響し、ノイズを除去する効果が十分でないという問
題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、特にコンデンサ両端の接続線のインダクタンスを
減少させ、これにより電１７ｉ［流ノイズ除去効果の大
きい半導体装置を得ることを目的とする。
ので、特にコンデンサ両端の接続線のインダクタンスを
減少させ、これにより電１７ｉ［流ノイズ除去効果の大
きい半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体チップを支えるダ
イパッドを複数個に分離した構成にすると共に、これら
複数のダイパッド間にコンデンサを装着するようにした
ものである。
イパッドを複数個に分離した構成にすると共に、これら
複数のダイパッド間にコンデンサを装着するようにした
ものである。
この発明においては、分離した複数のダイパッド間にコ
ンデンサを装着することにより、コンデンサ両端の接続
線が不要となるため、接続線のインダクタンスによる悪
影響を除去してノイズ除去の効果をあげることができる
。
ンデンサを装着することにより、コンデンサ両端の接続
線が不要となるため、接続線のインダクタンスによる悪
影響を除去してノイズ除去の効果をあげることができる
。
以下、この発明の一実施例を図について説明する。
第１図は一実施例を示す平面図、第２図は第１図の■−
■線からの断面図である。これらの図において（２）〜
（７）は従来装置と同様であるため、説明を省略する。
■線からの断面図である。これらの図において（２）〜
（７）は従来装置と同様であるため、説明を省略する。
又、（ｌａ） 、 （ｌｂ）は２つに分離されたダイパ
ッドで、適宜の間隔を介して対向するように配設される
。半導体チップ（２）は上記２つのダイパッド（ｌａ）
（ｌｂ）間に跨るように装着され、２つのダイパッド
によって支承される。Ｃ１１はデカップリングコンデン
サとしてのチップコンデンサで、第２図に示すように、
ダイパッド（ｌａ） （ｌｂ）の裏面においてコンデン
サ本体が直接両ダイパッド間に跨るような形で貼着され
、その状態でダイパッドに対する電気的接続も行なわれ
ているものであでダイパッド（ｌａ） （ｌｂ）間に装
着されることになる。この実施例の電源に関連する部分
の等価回路を示すと第３図のようになる。つまり従来装
置のＬｌ、 Ｌ、に相当するインダクタンスは存在せず
、テップコンデンサＣ口から導線端子（６）までのイン
ダＬｌ。
ッドで、適宜の間隔を介して対向するように配設される
。半導体チップ（２）は上記２つのダイパッド（ｌａ）
（ｌｂ）間に跨るように装着され、２つのダイパッド
によって支承される。Ｃ１１はデカップリングコンデン
サとしてのチップコンデンサで、第２図に示すように、
ダイパッド（ｌａ） （ｌｂ）の裏面においてコンデン
サ本体が直接両ダイパッド間に跨るような形で貼着され
、その状態でダイパッドに対する電気的接続も行なわれ
ているものであでダイパッド（ｌａ） （ｌｂ）間に装
着されることになる。この実施例の電源に関連する部分
の等価回路を示すと第３図のようになる。つまり従来装
置のＬｌ、 Ｌ、に相当するインダクタンスは存在せず
、テップコンデンサＣ口から導線端子（６）までのイン
ダＬｌ。
クタンス＼、Ｌ１．が存在するにすぎない。このインダ
クタンスＬ１１ ＋ ＬｌＭは非常に小さいので、電源
電流ノイズを除去する効果が大きくなる。
クタンスＬ１１ ＋ ＬｌＭは非常に小さいので、電源
電流ノイズを除去する効果が大きくなる。
第４図は、この発明の他の実施例を示す平面図であり、
ダイパッドを（ｌａ）、（ｌｂ）、（ｌｃ） の３つ
に分離して夫々に電源電位ＶＣＣＭグランド電位Ｖｓｓ
ｓ負の電源電位ＶＢＢを与えている。半導体テップ（２
］は３つのダイパッドに跨って支承され、又、ダイパッ
ド（１ａ）とダイパッド（ｌｂ）との間にテップコンデ
ンサＣ１ｌが接続され、ダイパッド（ｌＣ）とダイパッ
ド（１ｂ）との間にチップコンデンサＣ１２が接続され
ている。その他の構成は従来装置と同様であるため説明
を省略する。この実施例においてもコンデンサ両端の接
続縁線は存在せず、夫々のコンデンサから導線端子（６
）までのインダクタンス程度であるため非常に小さな値
となり、ノイズ除去効果は大きい。
ダイパッドを（ｌａ）、（ｌｂ）、（ｌｃ） の３つ
に分離して夫々に電源電位ＶＣＣＭグランド電位Ｖｓｓ
ｓ負の電源電位ＶＢＢを与えている。半導体テップ（２
］は３つのダイパッドに跨って支承され、又、ダイパッ
ド（１ａ）とダイパッド（ｌｂ）との間にテップコンデ
ンサＣ１ｌが接続され、ダイパッド（ｌＣ）とダイパッ
ド（１ｂ）との間にチップコンデンサＣ１２が接続され
ている。その他の構成は従来装置と同様であるため説明
を省略する。この実施例においてもコンデンサ両端の接
続縁線は存在せず、夫々のコンデンサから導線端子（６
）までのインダクタンス程度であるため非常に小さな値
となり、ノイズ除去効果は大きい。
この発明は以上説明したとおり、ダイパッドを複数に分
離すると共に複数のダイパッド間にコンデンサを装着す
るようにしたため、半導体チップとコンデンサとの間の
インダクタンスが非常に小さくなり、電源電流ノイズを
十分に除去することができるものである。
離すると共に複数のダイパッド間にコンデンサを装着す
るようにしたため、半導体チップとコンデンサとの間の
インダクタンスが非常に小さくなり、電源電流ノイズを
十分に除去することができるものである。
第１図はこの発明の一実施例の半導体装置を示す平面図
、第２図は第１図の■−■線からの断面図、置を示す平
面図、第５図は従来の半導体装置を示す平面図、第６図
は第５図の■−■線からの断面図、図において、（１）
、 （ｌａ） 、 （ｌｂ） 、 （ｌｃ）はダイパ
ラド、（２）は半導体テップ、（３）は絶縁性接着剤、
（４）はリードフレーム、（５）は導線、（６）は半導
体チップの導線端子、（７Ａ） （７Ｂ）はダイパッド
と電源配線との接続点、Ｃ１はコンデンサ、Ｃ１１＋
Ｃ１１はチップコンデンサ％ Ｌｌ ＋ ’４はコンデ
ンサから接続点までの配線のインダクタンス、Ｌ、、Ｌ
、は半導体テップの導線端子から接続点までのインダク
タンス、Ｌｌｌ ＋ Ｌ１２は半導体チップの導線端子
からテップコンデンサまでのインダクタンスである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第６図
、第２図は第１図の■−■線からの断面図、置を示す平
面図、第５図は従来の半導体装置を示す平面図、第６図
は第５図の■−■線からの断面図、図において、（１）
、 （ｌａ） 、 （ｌｂ） 、 （ｌｃ）はダイパ
ラド、（２）は半導体テップ、（３）は絶縁性接着剤、
（４）はリードフレーム、（５）は導線、（６）は半導
体チップの導線端子、（７Ａ） （７Ｂ）はダイパッド
と電源配線との接続点、Ｃ１はコンデンサ、Ｃ１１＋
Ｃ１１はチップコンデンサ％ Ｌｌ ＋ ’４はコンデ
ンサから接続点までの配線のインダクタンス、Ｌ、、Ｌ
、は半導体テップの導線端子から接続点までのインダク
タンス、Ｌｌｌ ＋ Ｌ１２は半導体チップの導線端子
からテップコンデンサまでのインダクタンスである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第６図
Claims (1)
- 半導体チップ、この半導体チップを支えるように分離
して設けられ、上記半導体チップにそれぞれ異なる電位
を与える複数のダイパッド、及び上記複数のダイパッド
間に装着されたコンデンサを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291288A JPH01282853A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11291288A JPH01282853A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01282853A true JPH01282853A (ja) | 1989-11-14 |
Family
ID=14598598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11291288A Pending JPH01282853A (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01282853A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4231325A1 (de) * | 1991-09-19 | 1993-04-01 | Mitsubishi Electric Corp | Zufuehrungsrahmen fuer eine halbleitervorrichtung |
| WO1996008842A1 (en) * | 1994-09-15 | 1996-03-21 | National Semiconductor Corporation | Electronic system circuit package |
| EP4195261A1 (en) * | 2021-12-08 | 2023-06-14 | Nxp B.V. | Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof |
| US12125771B2 (en) | 2021-12-08 | 2024-10-22 | Nxp B.V. | Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof |
-
1988
- 1988-05-09 JP JP11291288A patent/JPH01282853A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4231325A1 (de) * | 1991-09-19 | 1993-04-01 | Mitsubishi Electric Corp | Zufuehrungsrahmen fuer eine halbleitervorrichtung |
| US5760467A (en) * | 1991-09-19 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device lead frame having sunk die pad portions |
| WO1996008842A1 (en) * | 1994-09-15 | 1996-03-21 | National Semiconductor Corporation | Electronic system circuit package |
| EP4195261A1 (en) * | 2021-12-08 | 2023-06-14 | Nxp B.V. | Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof |
| US12125771B2 (en) | 2021-12-08 | 2024-10-22 | Nxp B.V. | Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| JPS6054461A (ja) | 集積回路装置 | |
| US5521426A (en) | Reduced capacitance lead frame for lead on chip package | |
| US5907184A (en) | Integrated circuit package electrical enhancement | |
| JPH04307943A (ja) | 半導体装置 | |
| JPH01282853A (ja) | 半導体装置 | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JPH0685151A (ja) | 半導体装置とその製造方法 | |
| JPH01124244A (ja) | リードフレーム | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPS6354736A (ja) | 半導体装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JP2507855B2 (ja) | 半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH10144860A (ja) | 半導体装置及びその製造方法 | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPS625652A (ja) | テ−プキヤリヤ半導体実装用テ−プ | |
| JPH06204391A (ja) | 集積回路用セラミック・リードオンチップ・パッケージと方法 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPH0270457U (ja) | ||
| JPS6122362U (ja) | 混成集積回路 | |
| JPH04144161A (ja) | 半導体集積回路装置 | |
| JPS649734B2 (ja) | ||
| JPH0232516A (ja) | コンデンサチップ |