JPH01282637A - Program loading system - Google Patents
Program loading systemInfo
- Publication number
- JPH01282637A JPH01282637A JP11308088A JP11308088A JPH01282637A JP H01282637 A JPH01282637 A JP H01282637A JP 11308088 A JP11308088 A JP 11308088A JP 11308088 A JP11308088 A JP 11308088A JP H01282637 A JPH01282637 A JP H01282637A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- bit
- data
- cassette
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 30
- 238000012546 transfer Methods 0.000 claims abstract description 9
- 238000011068 loading method Methods 0.000 claims abstract description 3
- 238000012545 processing Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 6
- 238000005259 measurement Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、プログラムロード方式に関し、詳しくは、
１６ビツト以上のマイクロプロセッサ（ＭＰＵ）を有す
る超音波測定装置において、各種の測定処理のアプリケ
ーションプログラムをＲＯＭカセット等からロードする
場合、８ビツトデータバスライン接続のＲＯＭカセット
を使用できるようにしたプログラムロード方式の改良に
関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a program loading method.
A program loader that allows the use of a ROM cassette connected to an 8-bit data bus line when loading application programs for various measurement processes from a ROM cassette in an ultrasonic measuring device equipped with a 16-bit or more microprocessor (MPU). Regarding improvement of the method.
［従来の技術］
従来、ＭＰＵで制御される計測装置の中には、装置本体
内のメモリ（ＲＯＭ）を節約するために、また、多種の
測定処理アプリケーションに対応するために、本体内に
計測’Ａ置を作動させるための基本的なプログラムのみ
を内蔵し、各種の測定に必要なアプリケーションプログ
ラムをそれぞれのＲＯＭカセット等の記憶しておき、測
定に際しては、必要とされるｉｉ９！定処理に対応する
機能のプログラムが搭載されたＲＯＭカセット等を装置
本体に挿着して測定を行うものがある。[Prior Art] Conventionally, some measurement devices controlled by an MPU have built-in measurement devices in order to save memory (ROM) within the device body and to support various measurement processing applications. It contains only the basic programs for operating the A position, and the application programs necessary for various measurements are stored in respective ROM cassettes, etc., and the necessary ii9! There are some devices that perform measurements by inserting a ROM cassette or the like loaded with a program with functions corresponding to certain processing into the main body of the device.
このような測定装置にあっては、搭載されているＭＰＵ
が８ビツトの場合には、通常、ＲＯＭ甲体（チップ）が
８ビツト構成であるので、ＲＯＭカセットの接続は、本
体内のデータバスへ直結できる。そのため、ＲＯＭカセ
ットが接続されたときに、本体内に実装されているＲＯ
Ｍの容量が増えたことと同じことになり、ＭＰＵは、Ｒ
ＯＭカセットのＲＯＭを直接アクセスすることができる
。In such a measuring device, the installed MPU
In the case of 8 bits, the ROM shell (chip) usually has an 8 bit configuration, so the ROM cassette can be directly connected to the data bus within the main body. Therefore, when a ROM cassette is connected, the RO installed in the main body
This is the same as increasing the capacity of M, and MPU increases
The ROM of the OM cassette can be accessed directly.
そこで、ＲＯＭカセ・ｌトのＲＯＭに記憶させるプログ
ラムは、本体内に実装されているＲＯＭに記憶させるプ
ログラムと同じ条件で取扱え、同様な形態で作成するこ
とができる。Therefore, a program to be stored in the ROM of the ROM case/lt can be handled under the same conditions as a program to be stored in the ROM installed in the main body, and can be created in the same form.
しかし、計Ａｌｌ＋装置の機能をさらに高めたり、測定
速度を速くしたりするためには、８ビツトのＭＰＵでは
能力が不足となり、１６ピツト以上のＭＰＵが装置に搭
載することも套装になる。However, in order to further enhance the functionality of the All+ device and increase the measurement speed, an 8-bit MPU is insufficient in capacity, and it becomes necessary to install an MPU with 16 pits or more in the device.
［解決しようとする課題］
１６ビツト以」−のＭＰＵを搭載して測定データを処理
するｄ１測装置では、８ビツトの時と同じように、ＭＰ
Ｕが直接ＲＯＭカセットのメモリをアクセスできるよう
にこれの装置本体への接続をデータバス直結型にすると
、データバスが１６本又はそれ以１−．であるため、Ｒ
ＯＭカセットのメモリの内部には、８ピントのＲＯＭを
２ケ実装しなければならなくなる。その結果、ＲＯＭカ
セットは、ＲＯＭが増えた分だけ大きくなってしまい、
ＲＯＭカセットを本体に接続するために引き出すパスラ
インの本数も増え、接続用コネクタのピン数も増えるこ
とになる。[Problem to be solved] In a d1 measuring device that is equipped with an MPU of 16 bits or more and processes measurement data, the MPU
If the connection to the main body of the device is connected directly to the data bus so that U can directly access the memory of the ROM cassette, there will be 16 or more data buses. Therefore, R
Two 8-pin ROMs must be installed inside the memory of the OM cassette. As a result, the ROM cassette becomes larger as the number of ROMs increases.
The number of pass lines drawn out to connect the ROM cassette to the main body also increases, and the number of pins of the connection connector also increases.
その結果、１６ピツ）ＭＰＵ以ヒのＭＰＵを搭載した計
測装置にＲＯＭカセットを挿着できるような構成とする
場合、８ビツトＭＰＵを搭載した計測装置のように容易
でなくなり、特に、携帯用の測定装置等、小型化が必安
な測定装置では、それの挿着部分の大きさが問題となる
。As a result, when configuring a measurement device equipped with a 16-bit MPU or larger to which a ROM cassette can be inserted, it is not as easy to insert a ROM cassette as it is in a measurement device equipped with an 8-bit MPU. In measuring devices such as measuring devices that need to be miniaturized, the size of the insertion part poses a problem.
また、ＲＯＭ自体、通常、８ビツト構成であり、ＲＯＭ
カセットが８ビツトのデータバスラインにコネクトする
１バイトデータバスラインで接続する形態のものも多く
、このようなものを１６ピツトとして使用する場合は、
８ビツトのＲＯＭ内蔵のＲＯＭカセットを２個使用しな
ければならず、不便なものとなる。In addition, the ROM itself is usually an 8-bit configuration, and the ROM
There are many types in which the cassette is connected by a 1-byte data bus line that connects to an 8-bit data bus line, and when using such a cassette as a 16-bit data bus line,
Two ROM cassettes containing 8-bit ROM must be used, which is inconvenient.
この発明は、このような従来技術の問題点を解決するも
のであって、８ビツトの構成のメモリ素子、例えばＲＯ
Ｍにアプリケーション処理プログラムを記憶した８ビツ
トデータバスコネクタ形式のＲＯＭカセントとか、メモ
リカード等を１牧神ｎするだけで、１６ビｙ）以上のＭ
ＰＵを搭載する情報処理装置でそのプログラムに応じた
処理できるようなプログラムロード方式を提供すること
を目的とする。The present invention solves the problems of the prior art, and is aimed at solving the problems of the prior art.
By simply inserting an 8-bit data bus connector-style ROM socket or memory card that stores an application processing program into the M, you can create an M with a capacity of 16 bits or more.
It is an object of the present invention to provide a program loading method that allows an information processing device equipped with a PU to perform processing according to the program.
［課題を解決するための丁段コ
このような目的を達成するためのこの発明のプログラム
ロード方式の構成は、ｎバイトからなるデータをｎ分割
して各バイトデータをそれぞれｎ個のメモリに記憶し、
プロセッサがこれらｎ個のメモリのアドレスを順次アク
セスして、ｎバイトのデータを得てデータ処理を行う情
報処理装置において、ｎバイトをｑ月ηとして作成され
た各種のアプリケーションプログラムの少な（とも１つ
を１バイトのデータを単位とする着脱可能な１バイトデ
ータバスコネクタ形式の外部メモリに記憶し、この外部
メモリが装置に挿着されたとき、プロセッサが外部メモ
リのデータをｎ個のメモリに順次転送して前記アプリケ
ーションプログラムをｎ個のメモリにロードするもので
ある。[How to solve the problem] The configuration of the program loading method of the present invention to achieve such an objective is to divide data consisting of n bytes into n parts and store each byte data in n memories. death,
In an information processing device in which a processor sequentially accesses these n memory addresses to obtain n bytes of data and perform data processing, a small number of various application programs (total One byte of data is stored in an external memory in the form of a removable 1-byte data bus connector, and when this external memory is inserted into the device, the processor stores the data in the external memory into n memories. The application programs are loaded into n memories by sequential transfer.
［作用コ
前記のように構成することにより、例えば、種々のアプ
リケーションプログラムをＲＯＭカセ、−Ｊトとか、カ
ードに記憶させ、使い方に応じてＲＯＭカセット等を取
替える超音波測定装置等において、８ビツト構成で２側
辺１ユのＲＯＭに記憶させるべきところを、ＲＯＭ１個
に記憶させ、ＲＯＭカセットのプログラムを−・旦測定
装置内のＲＡＭに転送してＲＡＭ１−でプログラムを動
作させることができ、ＭＰＵが１６ビツト以１−であっ
ても、データバス接続ラインが８ビツトのＲＯＭカセッ
トとか、カードを使用することができる。[Function] By configuring as described above, for example, in an ultrasonic measuring device, etc., where various application programs are stored in a ROM cassette, -J card, etc. and the ROM cassette etc. is replaced depending on the usage, the 8-bit What should be stored in the ROM of 2 sides and 1 unit in the configuration can be stored in one ROM, the program in the ROM cassette can be transferred to the RAM in the measuring device, and the program can be operated in RAM1. Even if the MPU is 16 bits or more, a ROM cassette or card with an 8-bit data bus connection line can be used.
その結果、１６ピツトＭＰＵ以−１−のプロセッサを用
いている測定装置の場合でも、−・殻内な８ビツト構成
のデータバスコネクタのＲＯＭカセットを使用でき、８
ビツトＭＰＵを搭載した計測装置と同様に小型化が可能
となる。そこで、特に、携帯用の測定装置等、小型化が
必要な情報処理装置に適したアプリケーションプログラ
ムのロード方式が実現できる。As a result, even in the case of a measuring device using a 16-bit MPU or larger processor, a ROM cassette with an in-shell 8-bit configuration data bus connector can be used.
Similar to measuring devices equipped with bit MPUs, miniaturization is possible. Therefore, it is possible to realize an application program loading method that is particularly suitable for information processing devices that require miniaturization, such as portable measuring devices.
［実施例コ
以ド、この発明の一実施例について図面を参照して詳細
に説明する。[Example Code] An example of the present invention will be described in detail with reference to the drawings.
第１図は、この発明のプログラムロード方式を適用した
超音波測定装置におけるマイクロプロセッサとメモリと
の関係を中心とした内部構成を示すブロック図、第２図
は、そのアドレスマツプ、第３図は、そのＲＯＭカセッ
トとＲＡＭエリアとのデータの関係を示す説明図である
。FIG. 1 is a block diagram showing the internal configuration centered on the relationship between the microprocessor and memory in an ultrasonic measuring device to which the program loading method of the present invention is applied, FIG. 2 is its address map, and FIG. 3 is the , is an explanatory diagram showing the data relationship between the ROM cassette and the RAM area.
第１図において、１は１８ビツトＭＰＵ１２゜３はＲＯ
Ｍ、４．５がＲＡＭ１そして６がＲＯＭカセットであっ
て、ＲＯＭカセット６は、８ビツトのデータバス接続形
式のコネクタ７を介して本体側のデータバス８及びアド
レスバス９に着脱できるように接続されている。また、
ＲＯＭ２．３及びＲＡＭ４．５とＭＰＵＩも相σにデー
タバス８及びアドレスバス９により接続されていて、実
際には、この図に示す以外にも入出力装置等のモジュー
ルやコントロールバス等もあるが、これらは発明に直接
関係しないためここでは割愛している。In Figure 1, 1 is an 18-bit MPU, 3 is an RO
M, 4.5 is a RAM 1, and 6 is a ROM cassette. The ROM cassette 6 is removably connected to a data bus 8 and an address bus 9 on the main body side via a connector 7 in an 8-bit data bus connection format. has been done. Also,
ROM 2.3, RAM 4.5, and MPUI are also connected to phase σ by data bus 8 and address bus 9, and in reality, there are other modules such as input/output devices, control buses, etc. in addition to those shown in this figure. , these are omitted here because they are not directly related to the invention.
ところで、ＲＯＭ２．３とＲＡＭ４，５、そしてＲＯＭ
カセット６のメモリ容には、−殻内には相違するため、
ここでは、それぞれのアドレス空間をＭＰＵ１のアドレ
ス空間Ａ７”Ａｎに対して、Ａ７−Ａｎｚ ＋ Ａｏ−
Ａｎ２．Ａｎ 〜Ａｎａ （ただし、Ａｎｔ ＜Ａｎｔ
Ａｎ２＜Ａｎ、Ａｎ３＜Ａｎ）としている。また、
ＭＰＵＩが１６ビツトであるため、データバス８のライ
ン数は１６本ある。By the way, ROM2.3, RAM4,5, and ROM
The memory contents of the cassette 6 are different within the shell.
Here, each address space is defined as A7-Anz + Ao- for address space A7''An of MPU1.
An2. An 〜Ana (However, Ant < Ant
An2<An, An3<An). Also,
Since the MPUI is 16 bits, the number of lines of the data bus 8 is 16.
また、ＲＯＭ、ＲＡＭ等のメモリＩＣは、通常、８ビツ
トで構成されているので、第１図に示すようにＲＯＭ、
ＲＡＭともに２個使用することになる。Furthermore, since memory ICs such as ROM and RAM are usually composed of 8 bits, as shown in FIG.
Two RAMs will be used.
第２図は、これら各メモリのアドレスマツプを示してい
て、Ｌ、ｍ、ｎは任意の値であって、エリア内部に示す
値、Ｌ、Ｌ＋１． ・番・＊ ｍ＋ ｍ＋１．・・・
＋ ｎｌ ｎ ＋ ｌ 、 ・Φ・等は、そのア
ドレス値を表している。そこで、ＲＯＭ２．３が配置さ
れるＲＯＭエリアの先頭部分には、ＲＯＭカセット６か
らＲＡＭ２．３へデータを転送するＲＯＭカセットデー
タ転送処理プログラム１０が搭載されていて、ＲＯＭカ
セット６が挿着されたことを検出する検出信号に応じて
ＭＰＵＩによりこのプログラムが起動され、実行される
。FIG. 2 shows the address map of each of these memories, where L, m, and n are arbitrary values, and the values shown inside the area, L, L+1, .・Number・* m+ m+1. ...
+ nl n + l, .Φ., etc. represent the address value. Therefore, a ROM cassette data transfer processing program 10 for transferring data from the ROM cassette 6 to the RAM 2.3 is installed at the beginning of the ROM area where the ROM 2.3 is placed, and when the ROM cassette 6 is inserted. This program is activated and executed by the MPUI in response to a detection signal that detects this.
第１図、第２図に示すように、ＲＯＭ２．３゜ＲＡＭ４
．５とは、それぞれ−・対で１６ビツトのデータバス８
に接続されていて、そのうちＤθ〜Ｄ７までがＲＯＭ２
及びＲＡＭ４に割当てられ、Ｄ８〜ＤｌｓまでがＲＯＭ
３及びＲＡＭ５に割当てられている。そして、第２図の
マツプに示すように、１）８〜Ｄｌｓのデータを受は持
つＲＯＭ３及びＲＡＭ５がＭＰＵ１のアドレス空間のう
ちの偶数番地に割当てられ、残りのＲＯＭとＲＡＭが奇
数路地に割当てられている。As shown in Figures 1 and 2, ROM2.3°RAM4
．． 5 is a 16-bit data bus 8 in pairs.
are connected to ROM2, of which Dθ to D7 are connected to ROM2.
and is allocated to RAM4, and D8 to Dls are ROM
3 and RAM5. As shown in the map in Figure 2, 1) ROM3 and RAM5, which have data from 8 to Dls, are assigned to even addresses in the address space of MPU1, and the remaining ROMs and RAM are assigned to odd numbered alleys. It is being
ＲＯＭカセット６は、８ビツトのＲＯＭを内蔵し、その
データ接続ラインは８ビツトであるための、ここでは、
データバス８のＤθ〜１）７のデータバスラインに接続
している。したがって、そのアドレスＡｏ＝Ａｎ、３の
アドレスバス９に対する割当ては、奇数番地となる。Since the ROM cassette 6 contains an 8-bit ROM and its data connection line is 8-bit, here,
It is connected to the data bus lines Dθ to 1) of the data bus 8. Therefore, the address Ao=An, 3 is assigned to the address bus 9 as an odd address.
その結果、ＲＯＭカセット６に記憶されているアプリケ
ージビンプログラムは、ＭＰＵＩにより直接アクセスす
ることが難しい。そこで、ＲＯＭカセット６に記憶しで
あるプログラムを−Ｅｌ ｌ ６ビツトのＲＡＭエリア
」−に移して、その後これを起動し、実行する。このよ
うな転送処理及び転送されたＲＡＭヒのプログラムを起
動する処理を行うのが先のＲＯＭカセットデータ転送処
理プログラム１０である。As a result, the application bin programs stored in the ROM cassette 6 are difficult to access directly via the MPUI. Therefore, the program stored in the ROM cassette 6 is moved to the 6-bit RAM area and then started and executed. The ROM cassette data transfer processing program 10 performs such transfer processing and processing for activating the transferred RAM program.
そこで、第２図に示すＲＡＭ４．５に割当てられたｎ番
地からのエリアで動作させるアプリケーションプログラ
ムをあらかじめ作成し、それをＲＯＭカセット６のＲＯ
Ｍに記憶させておくことでＭＰＵＩがそのプログラムを
起動し、実行することができる。Therefore, an application program is created in advance to operate in the area starting from address n assigned to RAM 4.5 shown in FIG.
By storing the program in M, MPUI can start and execute the program.
さて、１６ビツトのＭＰＵに対応してＲＯＭにアプリケ
ーションプログラムを記憶させるには、偶数番地と奇数
番地のデータを別々のＲＯＭに記憶させることになるが
、この発明では、前述のように、１つのＲＯＭに連続し
てプログラムを記憶することができる。したがって、短
い処理プログラムでは、１つのＲＯＭに処理プログラム
をノＦ込み、最低ＲＯＭ１つで済ませられる。また、２
つ以」−のＲＯＭに処理プログラムを、４き込んだ場合
には、それぞれに連続してプログラムを書込むことがで
きる。したがって、アプリケーションプログラムをＲＯ
Ｍに記憶する際に奇数と偶数とに分割して取扱う必要が
ない。Now, in order to store an application program in a ROM compatible with a 16-bit MPU, data at even and odd addresses must be stored in separate ROMs, but in this invention, as described above, Programs can be stored continuously in the ROM. Therefore, for a short processing program, the processing program can be stored in one ROM, and at least one ROM is required. Also, 2
If four processing programs are written into the ROM, the programs can be written successively into each ROM. Therefore, the application program can be RO
When storing in M, there is no need to divide the numbers into odd and even numbers.
このような連続的に１つのＲＯＭに書込まれた処理プロ
グラムが第１図に示す構成の装置側にＲＯＭカセット６
として挿着されたときには、それぞれ偶数或いは奇数番
地に記憶されたデータのみを持つメモリとなる。そこで
、ＲＯＭカセット６に割り当てられるアドレス空間をｎ
番地からとすれば、第１図のコネクタ７による接続の状
態にあっては、第２図に示すように、記憶された各デー
タは、そのｎ＋１番地から１番地おきに奇数番地に配置
される。Such a processing program continuously written in one ROM is stored in a ROM cassette 6 on the apparatus side having the configuration shown in FIG.
When inserted as a memory, the memory contains only data stored at even or odd addresses, respectively. Therefore, the address space allocated to the ROM cassette 6 is n.
From the address, in the state of connection by the connector 7 in Figure 1, each piece of stored data is arranged at every other odd address from address n+1, as shown in Figure 2. .
第３図は、このような条件においてコネクタ７にＲＯＭ
カセット６が挿着されたとき、ＭＰＵ１によりＲＯＭカ
セットデータ転送処理プログラムｌＯが起動され、ＲＯ
Ｍカセット６の各奇数アドレスに記憶された各データＡ
、Ｂ、Ｃ，・・・がＲＡＭエリアの先頭番地であるｍ番
地を先頭としてそこから順次ＲＡＭ４．５に転送された
状態を示している。Figure 3 shows that ROM is connected to connector 7 under these conditions.
When the cassette 6 is inserted, the MPU 1 starts the ROM cassette data transfer processing program lO,
Each data A stored in each odd address of M cassette 6
, B, C, . . . are sequentially transferred to the RAM 4.5 starting from address m, which is the first address of the RAM area.
このように、１６ビツトのＭＰＵを用いる測定装置の場
合でも、コネクタのデータラインが８ビツト構成のＲＯ
Ｍカセットを利用することができ、８ビツト以外のＭＰ
Ｕを搭載した装置に使用できる。また、ＲＯＭカセット
に記憶されているプログラムをＲＡＭに転送して作動さ
せるので、転送が終了すればＲＯＭカセットを本体から
取外すことができる。さらに、この場合、ＲＡＭをバッ
テリでバックアップすれば、１回のＲＯＭカセットの挿
着てプログラムをＲＡＭに転送でき、これを、ｑき換え
ないかぎり、ＲＡＭ内にプログラムが残り、たびたびＲ
ＯＭカセットを取付ける必要がなくなる。さらにまた、
ＲＡＭエリアをＥＥＰＲＯＭとした場合も同様にプログ
ラムを書換えない限り、そのプログラムは保持される。In this way, even in the case of a measurement device that uses a 16-bit MPU, the data line of the connector can be connected to an 8-bit configured RO.
MP cassettes other than 8 bits can be used.
Can be used for devices equipped with U. Furthermore, since the program stored in the ROM cassette is transferred to the RAM and operated, the ROM cassette can be removed from the main body once the transfer is complete. Furthermore, in this case, if the RAM is backed up with a battery, the program can be transferred to the RAM by inserting the ROM cassette once, and the program will remain in the RAM unless the ROM is replaced, and the program will be repeatedly loaded.
There is no need to install an OM cassette. Furthermore,
Similarly, when the RAM area is EEPROM, the program is retained unless it is rewritten.
以」−は、１６ビツトＭＰＵと８ビットＲＯＭの場合の
例であるが、３２ビツトＭＰＵ、８４ビットＭＰＵとい
うようにそのビット数が増加しても同様に適用できる。The following is an example of a 16-bit MPU and an 8-bit ROM, but the same applies even if the number of bits increases, such as a 32-bit MPU or an 84-bit MPU.
実施例では、ＲＯＭカセットを中心として説明している
が、ＲＡＭカセットであっても、ＥＥＰＲＯＭのカセッ
トであってもよく、さらに、カセットがカードであって
もよいことはもちろんである。In the embodiment, the explanation is centered on a ROM cassette, but it is also possible to use a RAM cassette or an EEPROM cassette, and it goes without saying that the cassette may also be a card.
［発明の効果］
以上の説明から理解できるように、この発明にあっては
、８ビツト構成で２側辺」二のＲＯＭに記憶させるべき
ところを、ＲＯＭ１個に記憶させ、ＲＯＭカセットのプ
ログラムを一旦情報処理装置内のＲＡＭに転送してＲＡ
Ｍ上でプログラムを動作させることができ、ＭＰＵが１
６ビツト以上であっでも、データバス接続ラインが８ビ
ツトのＲＯＭカセットとか、カードを使用することがで
きる。[Effects of the Invention] As can be understood from the above explanation, in this invention, what should be stored in the ROM on two sides in an 8-bit configuration is stored in one ROM, and the program in the ROM cassette is stored in one ROM. Once transferred to RAM in the information processing device and then RA
The program can be run on M, and the MPU is 1
Even if the data bus connection line is 6 bits or more, a ROM cassette or card with an 8-bit data bus connection line can be used.
その結果、１６ビツトＭＰＵ以七のプロセッサを用いて
いる測定装置の場合でも、−膜内な８ビツト構成のデー
タバスコネクタのＲＯＭカセットを使用でき、８ピツ）
ＭＰＵを搭載した計測装置と同様に小型化が可能となる
。そこで、特に、携帯用の測定装置等、小型化が必要な
情報処理装置に適したアプリケーションプログラムのロ
ード方式が実現できる。As a result, even in the case of a measuring device using a processor with a 16-bit MPU or more, it is possible to use a ROM cassette with an internal 8-bit data bus connector (8-bit).
Similar to measuring devices equipped with an MPU, miniaturization is possible. Therefore, it is possible to realize an application program loading method that is particularly suitable for information processing devices that require miniaturization, such as portable measuring devices.
第１図は、この発明のプログラムロード方式を適用した
超音波測定装置におけるマイクロプロセッサとメモリと
の関係を中心とした内部構成を示すブロック図、第２図
は、そのアドレスマツプ、第３図は、そのＲＯＭカセッ
トとＲＡＭエリアとのデータ関係を示す説明図である。
１・・・１６ビツトＭＰＵ、２．３・・・ＲＯＭ１４．
５・・・ＲＡＭ、６・・・ＲＯＭカセット、７・・・１
バイトデータバス接続形態のＲＯＭカセット用のコネク
タ、１０・・・ＲＯＭカセットデータ転送処理プログラ
ム。
特許出願人 口Ｘ′Ｌ建機株式会社FIG. 1 is a block diagram showing the internal configuration centered on the relationship between the microprocessor and memory in an ultrasonic measuring device to which the program loading method of the present invention is applied, FIG. 2 is its address map, and FIG. 3 is the , is an explanatory diagram showing the data relationship between the ROM cassette and the RAM area. 1...16-bit MPU, 2.3...ROM14.
5...RAM, 6...ROM cassette, 7...1
Connector for ROM cassette with byte data bus connection, 10... ROM cassette data transfer processing program. Patent applicant: X'L Construction Machinery Co., Ltd.
Claims (1)
ｎ分割して各バイトデータをそれぞれｎ個のメモリに記
憶し、プロセッサがこれらｎ個のメモリのアドレスを順
次アクセスして、前記ｎバイトのデータを得てデータ処
理を行う情報処理装置において、前記ｎバイトを単位と
して作成された各種のアプリケーションプログラムの少
なくとも１つを１バイトのデータを単位とする着脱可能
な１バイトデータバスコネクタ形式の外部メモリに記憶
し、この外部メモリが装置に挿着されたとき、前記プロ
セッサが前記外部メモリのデータを前記ｎ個のメモリに
順次転送して前記アプリケーションプログラムを前記ｎ
個のメモリにロードすることを特徴とするプログラムロ
ード方式。(1) Data consisting of n bytes (n is an integer of 2 or more) is divided into n parts, each byte data is stored in n memories, and the processor sequentially accesses the addresses of these n memories to In an information processing device that obtains n-byte data and performs data processing, a detachable 1-byte data bus connector that connects at least one of various application programs created in units of n-bytes to 1-byte data units; When the external memory is inserted into the device, the processor sequentially transfers the data in the external memory to the n memories and executes the application program in the n memories.
A program loading method characterized by loading into individual memories.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11308088A JPH01282637A (en) | 1988-05-10 | 1988-05-10 | Program loading system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11308088A JPH01282637A (en) | 1988-05-10 | 1988-05-10 | Program loading system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01282637A true JPH01282637A (en) | 1989-11-14 |
Family
ID=14602974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11308088A Pending JPH01282637A (en) | 1988-05-10 | 1988-05-10 | Program loading system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01282637A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214336A (en) * | 1990-01-19 | 1991-09-19 | Fuji Electric Co Ltd | Method for using short bit width rom by long bit width cpu |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556220A (en) * | 1978-10-23 | 1980-04-24 | Mitsubishi Electric Corp | Data input system |
| JPS57204930A (en) * | 1981-06-10 | 1982-12-15 | Canon Inc | Electronic apparatus |
| JPS5898889A (en) * | 1981-12-08 | 1983-06-11 | Canon Inc | Writing device |
| JPS60215260A (en) * | 1984-04-10 | 1985-10-28 | Mitsubishi Electric Corp | Central processor |
-
1988
- 1988-05-10 JP JP11308088A patent/JPH01282637A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556220A (en) * | 1978-10-23 | 1980-04-24 | Mitsubishi Electric Corp | Data input system |
| JPS57204930A (en) * | 1981-06-10 | 1982-12-15 | Canon Inc | Electronic apparatus |
| JPS5898889A (en) * | 1981-12-08 | 1983-06-11 | Canon Inc | Writing device |
| JPS60215260A (en) * | 1984-04-10 | 1985-10-28 | Mitsubishi Electric Corp | Central processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03214336A (en) * | 1990-01-19 | 1991-09-19 | Fuji Electric Co Ltd | Method for using short bit width rom by long bit width cpu |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4815034A (en) | Dynamic memory address system for I/O devices | |
| US5961640A (en) | Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion | |
| EP0622731A2 (en) | Boot architecture for microkernel based systems | |
| US6000027A (en) | Method and apparatus for improved graphics/image processing using a processor and a memory | |
| US5140687A (en) | Data processing apparatus with self-emulation capability | |
| WO1997044739A1 (en) | Apparatus for converting data between different endian formats and system and method employing same | |
| JPH09244987A (en) | Computer system, pc card controller, and method for controlling data input and output transfer in computer system having plural pc card controllers | |
| US6226736B1 (en) | Microprocessor configuration arrangement for selecting an external bus width | |
| EP0537688B1 (en) | Power-up sequence system | |
| KR19980069757A (en) | Microprocessor and Multiprocessor Systems | |
| US6438683B1 (en) | Technique using FIFO memory for booting a programmable microprocessor from a host computer | |
| EP0464848A2 (en) | Structure for enabling direct memory-to-memory transfer | |
| EP0337463B1 (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| JPH01282637A (en) | Program loading system | |
| US3978455A (en) | I/o structure for microprocessor implemented systems | |
| US4827408A (en) | Multi-purpose reconfigurable computer system having detachable circuit for memory address map and I/O address map | |
| JPH02186486A (en) | Microcomputer apparatus | |
| EP0428329A2 (en) | Extended addressing circuitry | |
| CA1181528A (en) | Micro computer adapted for use with crt display | |
| JPH0997211A (en) | Bus controller and information processor provided with the same | |
| JP3399709B2 (en) | Data extraction method in programmable controller and programmable controller | |
| JPH07105043A (en) | Program error detection device | |
| JPS6227855A (en) | Deleting system for initial program loading fixed memory device | |
| TW591406B (en) | Loading method of functions in BIOS | |
| JPH02204833A (en) | Computer system |