JPH01282626A - 二次元マトリックス・データ読取り方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばＸ−Ｙ二次元マトリックス状に配され
た複数個のキー・スイッチ群の中、どのキー・スイッチ
が押圧操作されたか等、各マトリックス交点における電
気的な二値状態を弁別的に読取るための方法及び装置の
改良に関する。

［従来の技術］ 正の整数ｍ本のＸ（行）選択線ないしワード線と、正の
整数０本のＹ（列）選択線ないしデジット線とにより、
ｍＸｎ個の交点を有するように構成された電気的な二次
元マトリックスにおいて、電気的に所定の二値状態にあ
る特定の交点（または交点群）を探したい場合は良くあ
る。

例えば、各Ｘ選択線とＹ選択線とで形成される各交点に
、それぞれ一つづつ、キー・スイッチを対応させ、どれ
かのキー・スイッチが操作されると、そのキーに対応し
た交点のみ、他の交点とは異なった二値状態になるよう
にしておき、もって当該操作されたキー・スイッチがど
れかを電気的に判定する回路がある。

電気的な二値状態とは幾つも考えられるが、簡単には相
対的な低電位、例えば接地レベルと、相対的な高電位、
例えば電源レベルとの組合せ等がある。そうした場合、
上記のようなキー・マトリックス中の操作キー判定回路
においては、当該各交点の構成は、原理的に第５図示の
ようにされることか多い。

同図は、二次元マトリックス中、ある一つの行目と、あ
る一つの列Ｃｊとの交差部分にて規定される交点を一つ
だけ取出したもので、キー・スイッチＳｉｊは當開のモ
ーメンタリニ接点スイッチとして構成され、一方の接点
は行選択線Ｒｉに、他方の接点は列選択線Ｃｊに接続さ
れている。

したがって、列選択線Ｃｊの一端を接地した状態で、一
端が電源レベル等、所定の電位レベルに付けられている
行選択線画の他端の電位を読めば、キー・スイッチＳＩ
Ｊが操作されているのかそうでないかが分かる。つまり
、キー・スイッチＳ目が操作されて接点間が閉じていれ
ば、当然、行選択線画の上記他端レベルは列選択線ｃｊ
を介して接地レベルにまで引き落とされるし、キー・ス
イッチＳｉｊが操作されておらず、接点間が開いている
場合には、当該行選択綜目の上記他端レベルも上記一端
側の電位レベルにほぼ等しくなる。

もちろん、接地レベルを二値状態の一方として論理“Ｌ
“ないし“０”に対応させ、所定の電位レベルを論理“
Ｈ”ないし“１”に対応させねば、論理的な処理に適当
な表現となる。

また一般に、上記において列選択線ｃｊの一端を接地に
落とす手順は列選択と呼ばれるが、この列選択に関して
は、逆に所定の電位レベルにまで、当該選択線の一端を
引き上げることにより行なわれることもある。その場合
、各論理関係等は上記と逆転するが、原理動作は全く同
様である。

各々の交点部分に関し、このような構成を採用しての二
次元キー・マトリックス回路系は、実際にも電子卓上計
算機の入カキ−とか、ブツシュ・ホンやコードレス電話
機のブツシュ・ボタン部分等々、実に様々な用途におい
て用いられているが、改めて上記原理に即し、二次元キ
ー・マトリックス中から現に操作されているキーを読取
る従来の装置ないし方法につき、第３．４図を挙げて説
明する。

ただしここで、謙譲の簡単化のため、−散性を失わない
範囲内で幾つかの約束ごとをする。

まず、＄３図中の二次元マトリックスＩＯは、比較的−
数的な４×４（フォー・パイ・フォー）構成、すなわち
全１６交点のマトリックス構成として示されており、各
交点には単に“×”印が付されている。もちろん実際に
は、各交点の回路構成は、すでに第５図に示したように
なっている。

各交点にそれぞれ一つづつを対応させるキー・スイッチ
Ｓｌｊも、実際にはその配置関係を全体として見ると、
ブツシュ・ホン用ボタン群に代表されるように、幾何的
に二次元Ｘ−Ｙアレイ状に配されていることが多いが、
原理からすれば、各交点に一つあて、各キー・スイッチ
が対応していればそれで良く、全体としての幾何的な配
置形態の如何は任意である。

第３図中、二次元マトリックス回路系を縦に伸びる線が
列選択線Ｃｌ−Ｃ４であり、横に伸びる線が行選択線旧
〜旧である。添え数字の順番に従い、列選択線Ｃｌ−Ｃ
４は左側から順に第一列、第二列、第三列、第四列とし
、対して行選択線旧〜旧は上から順に第−行、第二材、
第二材、第四性とする。

こうした前提の下、第４図示のフロー・チャートも参照
しながら、今、第二材Ｒ３と第四列Ｃ４との交点に位置
するキー・スイッチＳ３４のみが押圧されて接点間を閉
成しているとき、これを電気的に読取るまでの手順につ
き、説明する。

第３図示の回路では、ある読取りルーチンの開始と共に
、まず、タイミング回路２１の指令に基づき、第一列Ｃ
１が選択される。既述のように、ここでの選択とは、当
該選択すべき列選択線の一端を接地に落とすこととする
。

こうした第一列選択状態の下で、第３図中に示されてい
る第一の行ラッチ２３−１がイネーブルとされる。同図
中では当該第一列ＣＩが接地に落とされると同時に、当
該低電位で有意のラッチ・イネーブル信号が行ラッチ２
３−１のイネーブル端子Ｌ［に与えうえるようになって
いる。

したがって、この行ラッチ２３−１には、全ての行Ｒ１
−１１４に得られる電位レベルが二値情報として格納さ
れるが、ここでの仮定のように、キー・スイッチＳ３４
のみが操作されているときには、どの行も、現在選択中
にある列選択線ＣＩに電気的に接続されることはなく、
そのため、各行選択綜目〜Ｈの一端に電源レベル等、有
意の相対的高電位が印加されている場合には、これら全
ての行に関し、高電位であるという二値情報（これを論
理“Ｈ”とする）が行ラッチ２３−１の対応するラッチ
・バッファに格納される。

この第一列ＣＩに関する全行目〜Ｒ４の読取り操作が終
わったならば、慇該第−列ＣＩの選択状態は解除され（
タイミング回路２Ｉによる接地への引き込みが解除され
）、次いで第４図示のフロー・チャート中にも示されて
いるように、第二列Ｃ２に関し、上記と同様の手順が施
される。

その結果は、第二の行ラッチ２３−２に、全行に係る二
値情報という形で格納され、したがって、ここでの仮定
においては、やはりこの第二の行ラッチ２３−２中の各
行専用のラッチ・バッファ内容は、いずれも論理“Ｈ”
となる。

全く同様に、次ぎの第三列Ｃ３の選択から第三の行ラッ
チ２３−３への各行に係る二値情報格納手続によっても
、各行ｔＶ用のラッチ・バッファに格納される二値情報
は、全て論理″Ｈ”となる。

最後に、第四列Ｃ４が選択されると、この列中には、現
在操作されているキー・スイッチＳ３４が含まれている
。

したがって、第四の行ラッチ２３−４に取込まれる情報
は、当該キー・スイッチｓ３イを含む行に関する限り、
接地レベル、つまりは論理“Ｌ”となり、他は当然、論
理“Ｈ”となる。

このようにして、列方向に関しての一巡が終了し、各列
選択時に関する各行ラッチ２３−１〜２３−４の内容が
全て更新されると、タイミング回路２Ｉからの指令によ
り、エンコーダ２２のイネーブル人力に存意レベルが与
えうわて、行ラッチ群中、論理“Ｈ”を保持しているラ
ッチ・バッファは、第四の行ラッチ２３−４中の第三性
に関するラッチ・バッファであることから、対応するキ
ー・スイッチ５３４が割り出され、こわにあらかじめ割
当てられている二進法複数ビットによる数値情報が所定
のデータ・フォーマットにより、当該エンコーダ２２か
ら出力される。

［発明が解決しようとする課題］ 第３図中では四つのブロック状にまとめて、各列選択時
に個別的に稼動する行ラッチ２３−１〜２３−４を示し
たが、既述のように、各ブロック状の行ラッチ内には、
結局はそれぞわ各行に専用のラッチ・バッファが必要と
なり、したがって、ｍｘｎの二次元マトリックスを組ん
だ場合、当然、必要なラッチ・バッファの数もｍＸｎ個
となる。

第３図に示されたような４×４構成は、比較的−数的な
ものではあるが、仮に、もっと多くのキー・スイッチを
要するような回路系が要求されれば、このラッチ・バッ
ファの数もまた、そわに比例的に増やさねばならない。

換言すれば、キー・スイッチに限らずとも、二値状態を
弁別的に読取るべき交点数と同数のラッチ・バッファを
要するということは、原理的観点からしても余り望まし
いとは言えない。

もちろん、ラッチ・バッファの数が増えれば、この内容
を判断して所定のデータにエンコードするエンコーダの
回路構成等もａ雑化する。

さらに、上記の従来例法では、操作されているキー・ス
イッチないし他とは異なる電気的な二値状態にある交点
（交点群）を確定するのに、列方向に一巡のスキャニン
グ操作を必ず要する。

したがワて、当該列選択線の数が増せば、その分、読取
りルーチンに入ってから実際に最終的な確定判断が下さ
れるまでの時間は、どうしても長くならざるを得ない宿
命にある。

これも改良を要する点である。昨今のように、マイクロ
・コンピュータにて各回路動作を実現しようとした場合
にも、この欠点は除かれることがないし、ハード・ウェ
アに起こして上記のように複雑な回路構成であるという
ことは、やはりプログラムの複雑化や占有容量の問題を
招く。

本発明はこうした従来の実情に鑑みて成されたもので、
二次元マトリックス・データの読取りに関し、必要とす
るラッチ・バッファの数をなるべく減らす等、回路の簡
素化を図り、かつ、読取り開始から確定判断までの時間
を極力短縮せんとしたものである。

［課題を解決するための手段］ 本発明は一ト記［１的達成のため、まず、全列−柄選択
、全行−柄選択という新規なる手順を導入する。すなわ
ち、従来においては、順次走査による列選択、及び各列
選択時の行読込み、という思想しかなかったのに対し、
本発明においては、行選択も考え、しかも、列、行共に
、全−柄選択としているのである。

そのようにした上で、全列−括選択時には各行に関する
二値情報を、また全行−括選択時には各列に関する二値
情報を、それぞれラッチする手法を開示する。

このようにして得られた上記各行選択線に関する各二値
情報と、上記各列選択線に関する各二値情報とは、二次
元マトリックス中の全ての交点の中、所定の二値状態に
ある特定交点（複数個を含む）をブＰ別するのに使うこ
とができる。

なお、原則として、全列−柄選択と全行−柄選択は、ど
ちらを先に行なっても良いし、通常、これらは繰返し行
なわれる。

［作用および効果］ 本発明の作用に関し、まず、全列−柄選択を先に行なう
として一例を挙げ、説明する。

二次元マトリックス中、どれかの交点の二値状態が他と
は異なる状態になる原因が、上記で説明したように、キ
ー・スイッチの操作によるとし、あるキー・スイッチが
操作された場合、この各接点が接続している列選択線と
行選択線の間が電気的に接続するものとする。

換言すれば、二次元マトリックス構成に関する限り、先
の第３．５図に示された従来例と同様のものを想定する
。

こうした場合、本発明を適用してこの二次元マトリック
ス中の全列選択線に関し、これらを−柄内に選択すると
（例えば接地すると）、このときに各行専用にラッチさ
れる二値情報は、第ｉ行と第ｊ列の交点に対応するキー
・スイッチＳＩＪが操作されている場合、当該第１行に
関してのみ、他とは異なる状態、例えば論理“Ｌ”とな
り、他の行に関する二値情報は論理“Ｈ”となる。

しかし明らかなように、この時点では、当該操作されて
いるキースイッチＳｉｊを含む行こそ、第ｉ行と特定す
ることができるが、この第ｉ行のどこの交点に対応する
キー・スイッチなのかは、まだ分からない。

そこで、次に全行の一括選択状態とし、全列に関する二
値情報を各列専用に読取る。

すると、このときに論理“Ｌ”となるのは、上記キー・
スイッチＳｌｊを含む列である第ｊ列のみである。

この全行−柄選択と、これに伴う各列の二値情報読み込
み手続だけに関して見れば、先と同様の理由により、操
作されているキー・スイッチを含む列が第ｊ列であると
の情報しか、得られないが、既述のように、すでに当該
キー・スイッチを含む行が第ｉ行であると分かっていれ
ば、この全行−柄選択に伴う各列の二値情報の読み込み
により、行端ｌ１ｉｌｉに加え、さらに当該キー・スイ
ッチを含む列が第ｊ列であるとの情報も得られることか
ら、操作されているキー・スイッチは、これら行ｉと列
ｊの交点に対応するキー・スイッチＳｌｊであると明確
に弁別することができる。

してみるに、本発明によると、まずもって明らかなよう
に、二次元マトリックスを構成している行数と同じ数の
ラッチ・バッファと、列数と同じ数のラッチ・バッファ
のみで良いことになり、したがって既述の４×４構成の
場合、従来は計１６個のラッチ・バッファを必要とした
のに対し、本発明では８個で済むことになる。

また、読取り開始から確定結果の出るまでの時間も大幅
に短縮することができる。大まかに分けて、行に関して
であるか列に関してであるかの相違はあっても、同様な
二回のステップ群の繰返しだけで済むからである。

このようにして、本発明によれば、所期通り、回路の簡
素化と処理時間の短縮化が達成され、したがってまた、
マイクロ・コンピュータを利用して所定のプログラムに
より、本発明を実現する場合にも、当該プログラムや処
理時間を大幅に簡素化できる外、必要な記憶容量も節約
できる。

もちろん、上記の例において、仮にも全くにＱて同時に
、複数個のキー・スイッチが操作されていた場合には、
それら複数個のキー・スイッチの各々をに記のキー・ス
イッチＳｉｊと見ることにより、本発明ではこれら複数
個の所定論理レベルにあるキー・スイッチ群を他とは弁
別的に抽出し得ることも理解される。

したがって、この事実を逆に一般的に展開すると、古典
的なフユーズ溶断型を始め、ダイオードとかＭＯＳトラ
ンジスタの選択短絡処理等により、所定の二次元論理情
報アレイを格納させるプログラマブル・ロジック・アレ
イその他、各種の二次元論理マトリックス中の二次元マ
トリックス・データを読取るのにも、本発明は有効に適
用することができる。

結局、二次元マトリックス中において、二値状態の一方
にある交点または交点群と、他方にある交点または交点
群との明確な弁別を、簡単な回路、短い時間で可能にす
るものが本発明であるとも言える。

［実　施　例コ 第１図は本発明装置の望ましい一実施例を、また第２図
は、その動作ないし本発明方法の望ましい一実施例を示
しているが、読取り対象である二次元マトリックスＩＯ
としては、従来例との対応を採ることにより、本発明の
有意性をより一層明らかにするため、当該従来例に関し
て先に例を挙げたキー・マトリックス１０とし、その交
点数、各交点の具体的回路構成例も、当該従来例におけ
ると同様とする。

すなわち、このキー・マトリックス１０は、比較的−数
的な４×４（フォー・パイ・フォー）構成となっており
、かつ、第１図中で東に“ד印で示されている各交点
は、実際にはすでに第５図に即して説明されたようにな
っている。

したがってまた、各交点の電気的な二値状態とは、相対
的に差のある一対の電位レベル、相対的に差のある一対
のインピーダンス値等々、原理的には幾つもの組合せが
考えられる中で、ここでは簡単に、相対的な低電位、例
えば接地レベルと、相対的な高電位、例えば電源レベル
との組合せとしている。

そのため、第１図中で第三行と第四列の交点に対応する
キー・スイッチを一例として記号Ｓ３４で示したように
、−数的に第ｉ　（ｉ＝　１．２．：１，４）行と第ｊ
　（ｊ＝　１．２．：１．４）列の交点に対応するキー
・スイッチという意味で記号Ｓ目を用いることにより、
全てのキー・スイッチを表すと、これらのキー・スイッ
チＳｉｊとしては、第５図示のように、常開のモーメン
タリニ接点スイッチであって、一方の接点は行選択綜目
に、他方の接点は列選択線Ｃｊに接続されたものを選ぶ
ことになる。

このような交点構成では、これもすでに説明したように
、列選択線Ｃｊの一端を接地した状態で、一端が電源レ
ベル等、所定の電位レベルに付けられている行選択綜目
の他端の電位を読めば、この行Ｈに他のキー・スイッチ
が接続されていない場合に限り、キー・スイッチＳｉＪ
が操作されているのかそうでないかが分かる。

つまり、キー・スイッチＳＩＪが操作されて接点間が閉
じていれば、当然、行選択綜目の上記他端レベルは列選
択線Ｃｊを介して接地レベルにまで引き落とされるし、
キー・スイッチＳ　ｉｊが操作されておらず、接点間が
開いている場合には、当該行選択線旧の上記他端レベル
は、に記一端側の電位レベルに維持される。

ただしもちろん、第１図に示されるようなマトリックス
構成においては、一つの行選択線Ｒｉに複数のキー・ス
イッチが関連しているので、当該行選択線旧が接地レベ
ルとなったからと言フて、このことだけでは、当註同−
行Ｈに属する複数のキー・スイッチの中、どのキー・ス
イッチが操作されたのか、特定することはできない。

しかしこの場合にも、少なくとも、その行Ｈに関連する
どれかのキー・スイッチが操作されたということは知る
ことかできる。

これはまた逆に、行選択綜目の一端を接地した状態で、
一端が電源レベル等、所定の電位レベルに付けられてい
る列選択線Ｃｊの他端の電位を読んでも、同様となる。

すなわち、選択された列Ｃｊに他のキー・スイッチが接
続されていない場合には、唯一接続されているキー・ス
イッチが操作されているか否かが分かり、複数のキー・
スイッチが接続している場合には、少なくとも、その列
のどれかのキー・スイッチＳｉＪが操作されたことが分
かる。

なお、上記の接地レベルを二値状態の一方として論理“
Ｌ”ないし“０”に対応させ、所定の電位レベルを論理
“Ｈ”ないし“１”に対応させれば、論理的な処理に適
当な表現となるし、キー・スイッチが操作されると、こ
れに対応した半導体スイッチが連動する等して、等価的
に二接点スイッチの開閉と同様な作用の得られるマトリ
ックス構成があれば、これも当然、本発明の適用対象と
なり得る。

さて、第１図中に示されている本発明に従っての特徴的
な回路構成部分につき説明すると、ダイオード群ＤＩ〜
Ｄ４とインバータ１６は全行−括選択回路を構成し、ま
た、ダイオード群Ｄ５〜Ｄ８と正相増幅器ないしバッフ
ァ・アンプ１５は全列−括選択回路を構成しており、タ
イミング発生回路ＩＩの発生する論理“Ｈ”信号または
論理“Ｌ”信号により、交互に有効とされる。

ここで、各杆菌と各列Ｃｊは、共にそれぞれ、図示して
はいないが干渉防止用のプル・アップ抵抗を介する等し
て一端が電源レベルに接続され、各他端が、図示されて
いる行ラッチ１３と列ラッチ１４に接続されている。

一方、これら行ラッチ１３、列ラッチ１４は、この実施
例で用いたものの場合、それぞれ自己のイネーブル人力
１．］ミに低論理レベルを受けたとき、各人力を内蔵の
専用ラッチ・バッファにラッチするようになっている。

すなわち１行うッチＩ３は、内部に各行目〜旧に各専用
のラッチ・バッファ（図示せず）を有し、また、列ラッ
チ１４は、内部に各列ＣＩ−ｅｌｆに各専用のラッチ・
バッファを有している。

このような回路系による動作につき、第２図示のフロー
・チャートも参照して説明すると、まず、タイミング発
生回路１１は、一般にほぼ接地レベルに等しい低レベル
ないし論理“Ｌ”を出力する。

すると、インバータ１６の出力は高レベルとなるので、
この出力にカソードを接続している各杆菌に関する各ダ
イオードＤｉ−Ｄ４は実質的にオフ状態に保たれ１等価
的に回路から外されることになる。

これに対し、バッファ・アンプ１５の出力は低レベル、
実質的にはほぼ接地レベルを出力するので、各列Ｃｊに
関するダイオードＤ５〜Ｄ６は全てオンとなり、全列選
択線Ｃｊを接地に引き落とすべく作用する。

この状態が、本発明に従う全列−柄選択状態である。

一方、概念としては、この全列−柄選択後に生起すれば
良いステップである、行ラッチ１３の有効化ないし稼動
指令ステップ、つまりはフロー・チャート中に言う全行
読取りステップは、この実施例の場合、当該全列−柄選
択とほぼ同時に開始される。

と言うのも、タイミング発生回路１１の出力する低しへ
ルは、インバータ１６により高レベルに反転されて列ラ
ッチ１４のイネーブル端子ＬＥに加えられ、この列ラッ
チ１４のラッチ動作を阻止する一方で、行ラッチ１３の
イネーブル入力ＬＥにはそのまま与えられ、これがラッ
チ動作可能となるからである。

したがって、上記全列−柄選択と共に、各杆菌の二値情
報、この場合、低レベルか高レベルかが、当該性ラッチ
１３に各内蔵の各行専用ラッチ・バッファに格納される
。

ここで、第１図中に示されているキー・スイッチＳ３４
のみが操作されているとすると、第三性Ｒ３のみが列選
択線Ｃ４を介して接地に引き落とされるため、行ラッチ
１３中の各ラッチ・バッファにあっては、当該第三性に
関するラッチ・バッファのみ、低レベルを保持するよう
になり、他の第一、第二、第四性に各間するラッチ・バ
ッファには、高レベルが保持される。

こうしたラッチ動作が完了すると、全列の選択状態は解
除され、次いで全行の一括選択状態に移る。

同様に、当該全行−柄選択動作は、各行Ｃｊの一端を同
時に接地に落とすことによりなされるが、これは、タイ
ミング回路１１が高レベルを発することにより満たされ
る。

つまり、タイミング回路１１が高レベルを発すると、バ
ッファ・アンプＩ５を介してそれまでオンとなていたダ
イオード群Ｄ５〜Ｄ８のカソードを高レベルに引き上げ
、もってこれらをオフとする一方、インバータ１６を介
して、それまではオフとなっていたダイオード群Ｄ１〜
Ｄ４のカソードを低レベルに引き下げてオンとするので
、全ての杆菌が当該ダイオードのある方の端部で接地に
引き落とされるのである。

そして、第２図示のフロー・チャート中に示されている
ように、原理的には上記全行−柄選択後に生起すれば良
い全列読取りステップは、この実施例では当該選択動作
とほぼ同時に生起する。タイミング回路の発生する高レ
ベル信号は、行ラッチ１３のイネーブル端子ＬＨに非有
意信号として与えられ、対してインバータ１６により反
転されたタイミング信号としての低レベル信号は、列ラ
ッチ１４のイネーブル端子ＬＥに有Ｑ信号として与えら
れるからである。

この結果、列ラッチ１３に内蔵の、各列ｃｊに専用のラ
ッチ・バッファ（個々には図示せず）内には、キー・ス
イッチ５３４のみが操作されている場合、第四列Ｃ４の
みが第三行の行選択線Ｒ３を介し、接地に落とされるの
で、対応する当該第四列用のラッチ・バッファのみ、低
レベルを保持するようになり、他の第一、第二、第三列
に各専用のラッチ・バッファには高レベルが書き込まれ
る。

こうなれば、明らかなように、当該行選択線の解除と共
に、行ラッチ１３と列ラッチ１４とに格納されている計
へつの二値情報群から、操作されているキー・スイッチ
は第三行、第四列の交点に位置するキー・スイッチＳ３
４であることが分かる。

つまり、行ラッチ１３中に設けられている各行専用のラ
ッチ・バッファ群の中、低レベルを保持しているのは上
記のように第三行に関するもののみであるので、この！
１１実から、まず、行に関しての数字“３”を抽出する
ことができる。

同様に、列ラッチ１４に内蔵の各列専用ラッチ・バッフ
ァ群中において、低レベルを保持しているのは第四列に
関するもののみなので、ここから列に関しての数字“４
”を抽出することができる。

もちろん、これら十進法における数字“３”、“４”は
、適当な二進処理を施されているが、いずれにしてもこ
うした情報が得られれば、タイミング回路１１からイネ
ーブル端子ＥＢに有意指令レベルが与えられたタイミン
グで、エンコーダ１２により、この種の分野に周知の各
種手法により、適当なエンコーディング処理を図り得、
当該エンコーダ１２の出力にキー・スイッチ５３４を表
す特定データを１１−ることができる。

本発明のこのような作用からして、上記における全列−
柄選択に始まるステップ群と、全行−柄選択に始まるス
テップ群は、要すればその順番を入れ替え得ることが分
かる。結果は同様であり、全交点中、所定の論理レベル
（この場合はレベル“し”）にある交点を正確に抽出す
ることができる。

また、明らかなように、マトリックス交点数が増しても
、行ラッチ１３中に要する各行専用のラッチ・バッファ
の数はそのときの行数ｍに、また列ラッチ１４中に要す
る各列専用のラッチ・バッファの数はそのときの列数ｎ
に等しければ良く、したがって、従来例に比し、マトリ
ックス空間が大型化する程、本発明による回路低減、簡
素化効果、読取り処理時間の短縮効果は、共により一層
、大きなものとなる。

なお、上記実施例においては、先にも述べたように、電
子卓ト計算機の人カキ−やブツシュ・ホン、コードレス
電話機のブツシュ・ボタン部分等において汎用されてい
るキー・マトリックスの読取りを対象としたが、本発明
はもつと一般的に展開することができ、各列選択、全行
読取りの単位ステップを列数外だけ繰返していた従来例
には全て適用することができ、例えばＰＬＡ（プログラ
マブル・ロジック・アレイ）その他、各種二次元アレイ
の論理的な読取りにも使用することができる。この場合
に明らかなように、上記実施例中での仮定のように、所
定の論理レベルにある交点が一つである状態に限らず、
複数あっても、それらを同様に、かつ同時に読出すこと
ができる。

上記実施例に従い、キー・スイッチ読取り用とするとき
にも、二次元マトリックスの各交点にそれぞれ一つづつ
を対応させるキー・スイッチＳｉＪは、マトリックス形
状と同様に、全体としての配置関係がＸ−Ｙ二次元空間
を形成するようになっていて良いことはもちろん、各交
点に一つあて、各キー・スイッチが対応していればそれ
で良いので、そうした全体としての幾何的な配置形態の
如何は原則として任意設計的な問題である。

また、上記実施例においては、列選択線ｃｊや行選択緑
石の一端を接地に落とす手順をしてそれらの選択動作と
していたが、これは逆に、当該各選択線の一端を引き上
げることにより行なわれることもある。その場合、各論
理関係等が一般に上記と逆転したり、あるいは電位レベ
ルにおいての相対的な相違を利用するというよりも、有
意電位レベル（またはこれを生じ得る相対的な低インピ
ーダンス）状態と、実質的には回路から外されていると
みなせる高インピーダンス状態との相違とにより、各行
ないし各列の二値状態を弁別的に表すようになることも
あるが、原理動作としては、上記実施例にて代表させる
ことができる。

最後に、第１図示の回路系は、ハード・ウェアに起こし
た場合の本発明実施例を示しているとも言え、したがっ
て、昨今の通例のように、タイミング回路１１、エンコ
ーダ１２、行ラッチ１３、列ラッチ１４の機能を全て、
所定のプログラムにより稼動するマイクロ・コンピュー
タにより代行させることも可能であり、その場合にも当
然、本発明の範囲内となることはもとより、本発明によ
り得られる既述の各効果は、当該マイクロ・コンピュー
タのプログラムを軽減し得、占有記憶容量を節約し得る
という効果をも生む。

【図面の簡単な説明】

第１図は本発明に即して構成された二次元マトリックス
・データ読取り装置の基本的実施例の概略構成図。 第２図は第１図示装置の動作ないし本発明方法の基本的
実施例の説明図。 第３図は従来における二次元マトリックス・データ読取
り装置の概略構成図。 第４図は第３図示従来装置の動作ないし従来法の説明図
。 第５図は二次元マトリックスがキー・スイッチの読取り
のために構成される場合の当該マトリックスにおける各
交点部分の概略構成図。 である。 図中、！０は二次元マトリックスとしてのキー・マトリ
ックス、１１はタイミング回路、１２はエンコーダ、１
３は行ラッチ、１４は列ラッチ、１５は正相増幅構成に
よるバッファ・アンプ、１６はインバータ、ＤＩ−Ｄ４
；Ｄ５〜０８はダイオード、ＳＩＪはキー・スイッチ、
Ｒｉは行、Ｃｊは列、である。

Claims (4)

【特許請求の範囲】
1. （１）正の整数ｍ本の行選択線と正の整数ｎ本の列選択
   線により組まれた二次元マトリックス中において、それ
   ら各行選択線と各列選択線との各交点における電気的な
   二値状態を弁別的に読取るための二次元マトリックス・
   データ読取り方法であつて； 上記ｎ本の列選択線を全て同時に一括選択状態とし、そ
   のときに各行選択線に表れる二値情報を読取った後； 上記ｍ本の行選択線を全て同時に一括選択状態に置き、
   そのときの各列選択線に表れる二値情報を読取り； 上記各行選択線に関する各二値情報と上記各列選択線に
   関する各二値情報とから、上記二次元マトリックス中の
   全ての交点の中、所定の二値状態にある特定交点を弁別
   すること；を特徴とする二次元マトリックス・データ読
   取り方法。
2. （２）正の整数ｍ本の行選択線と正の整数ｎ本の列選択
   線により組まれた二次元マトリックス中において、それ
   ら各行選択線と各列選択線との各交点における電気的な
   二値状態を弁別的に読取るための二次元マトリックス・
   データ読取り方法であつて； 上記ｍ本の行選択線を全て同時に一括選択状態とし、そ
   のときに各列選択線に表れる二値情報を読取った後； 上記ｎ本の列選択線を全て同時に一括選択状態に置き、
   そのときの各行選択線に表れる二値情報を読取り； 上記各列選択線に関する各二値情報と上記各行選択線に
   関する各二値情報とから、上記二次元マトリックス中の
   全ての交点の中、所定の二値状態にある特定交点を弁別
   すること；を特徴とする二次元マトリックス・データ読
   取り方法。
3. （３）正の整数ｍ本の行選択線と正の整数ｎ本の列選択
   線により組まれた二次元マトリックス中において、それ
   ら各行選択線と各列選択線との各交点における電気的な
   二値状態を弁別的に読取るための二次元マトリックス・
   データの読取り装置であって； 上記ｍ本の行選択線の全てを同時に一括選択する全行一
   括選択回路と； 上記ｎ本の列選択線の全てを同時に一括選択する全列一
   括選択回路と； 上記全行一括選択回路、全列一括選択回路を交互に稼動
   させるか、または交互に有効とするタイミング回路と； 上記タイミング回路の指令に基づき、上記全行が同時一
   括的に選択されている場合に各列に表れる二値情報を記
   憶する列ラッチ回路と；上記タイミング回路の指令に基
   づき、上記全列が同時一括的に選択されている場合に各
   行に表れる二値情報を記憶する行ラッチ回路と；上記列
   ラッチ回路と上記行ラッチ回路のラッチ内容に応じ、上
   記二次元マトリックス中の全ての交点の中、所定の二値
   状態にある特定の交点を弁別した二値情報を複数ビット
   出力に表すエンコーダと； を有して成る二次元マトリックス・データ読取り装置。
4. （４）全行一括選択回路、全列一括選択回路、タイミン
   グ回路、行ラッチ回路、列ラッチ回路、エンコーダは、
   所定のプログラムに基づき稼動するマイクロ・コンピュ
   ータにより、全て等価的に実現されていること； を特徴とする請求項（３）に記載の二次元マトリックス
   ・データ読取り装置。