JPH01279686A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は文字放送信号再生装置により文字放送信号を抜
取りやすいように映像信号を処理する映像信号処理装置
に関する。

〔従来の技術〕

文字多重放送は映像信号の垂直帰線消去期間のの映像信
号のない水平走査期間、例えば奇数フィールドでは１４
−１６Ｈ，２１Ｈ，偶数フィールドでは２７７〜２７９
Ｈ，２８４Ｈ上に文字放送信号を重畳するようにしたも
のである。１水平走査期間上の文字信号は、第６図に示
すように通常カラーバースト（以下、ＣＢという。）信
号に映像信号に代わってデータラインＤＬが続いた構成
になっている。

第７図は従来用いられている文字放送信号再生装置のう
ち、文字信号データ抜取りを行う再生装置（デコーダ）
の構成を示すブロック図である。

文字信号データの抜取りのためのサンプリングクロック
の周波数は例えば５．７２７２７ＭＨｚ（以下、５．７
２ＭＨｚと略記する）に定められており、このクロック
周波数はビデオ信号中のＣＢ信号に基づいて、２つのＰ
ＬＬ　（フェイズ・ロックド・ループ）回路２０．３０
で作成する。

すなわち、入力されたビデオ信号中のＣＢ信号を３．５
８ＭＨｚのバンドパスフィルタ１とゲート２を介してＣ
Ｂ信号を取出し、第１のＰＬＬ回路２０では３．５８Ｍ
Ｈｚの水晶発振子２１を用いたＶＸＯ２２と位１相検出
器２３とによってＣＢ（ｇ号の位相に同期した３、５８
ＭＨｚの信号を作成し、第２のＰＬＬ回路３０へと送出
する。

クロック周波数５．７２ＭＨｚは色副搬送波の周波数３
．５８ＭＨｚの８１５倍であり、水平走査周波数ｆＨの
３６４倍であるという関係を利用して、第２のＰＬＬ回
路３０は５．７２ＭＨｚの水晶発振子３１を用いたＶＸ
Ｏ３２、］／８カウンタ３３、位相検出器３４および第
１のＰＬＬ回路の出力を分周する１１５カウンタ３５に
より５．７２ＭＨｚの周波数を持つサンプリングクロッ
クを作成している。

このサンプリングクロック信号はサブＣＰＵ］２により
制御される可変デイレイライン１３を介してフレーミン
グコード検出回路のフレームパルスフライホイール回路
９に入力されている。

また、ビデオ信号は同期信号分離回路３によって同期信
号か分離され、この同期信号は図示していないパルスデ
イレイ回路によって遅延されて前述したゲート２に入力
されるとともに、同期信号はシフトレジスタ７に人力さ
れ、さらに垂直同期信号分離回路４により垂直同期信号
のみか取１」コされて、単安定マルチバイブレータを含
むパルス発生器５に人力される。このパルス発生器５は
、同期信号の立下かりまたは垂直同期信号の立」二かり
から文字放送信号か重畳されているラインを含む期間の
パルスを発生させ、このパルスの発生期間中のみ水平同
期信号からフレーミングコードを含む期間のパルスを発
生させるもので、その出力は後述するヒユーズ溶断型の
ＲＯＭ８に入力されている。

さらにビデオ信号はＡＧＣおよびデータスライス回路６
により文字信号データか抜取られ、シフトレジスタ７に
サンプリンククロツタにしたかって格納される。そして
ヒユーズ溶断型ＲＯＭ８はシフトレジスタ７の出力で指
定されたアドレスに従ってシフトレジスタ７内の格納デ
ータを読出す。

すなわちＲＯＭ８にはフレーミンクコードのパターンと
一致したアドレス値にのみ“１”か記憶されておりシフ
トレジスタ７の出力で指定されるアドレスがフレーミン
グコードに一致したときのみパルスを出力し、そのパル
スによりフレーミングコードが検出され、フレーミング
コード検出パルスがフレームパルスフライホイール回路
９へ出力され、フレームパルスフライホイール回路９て
はフレーム同期の有無に応じて正しいフレーミングパル
スを出力する。また、抜取った文字データの誤り訂正の
ため、エラー訂正回路１０か設けられている。このエラ
ー訂正回路１０にもサンプリングクロックが入力されて
おり、エラーが最も少なくなるように可変デイレイライ
ン１３の遅延量をサブＣＰＵが変えることにより最少の
エラー量を実現している。

〔発明が解決しようとする課題〕

しかしながら、このような従来の文字放送信号再生装置
においてはＣＢ信号をもとにサンプリングクロックを生
成しているため、−旦録画を行って得られたジッタを含
む画像信号から文字放送信号を再生する場合には、位相
合せが困難であるという問題かある。

このような問題を解決するため、映像信号の水平同期信
号を基準にした文字放送信号再生装置が提案されている
。しかしなから、受信された映像信号の水平同期信号は
基準信号としては正確ではないという問題かあった。す
なわち、放送局においては映像信号の特に同期信号は厳
しく管理されているため極めて正確である。しかし、映
像信号が空中を伝播し、さらにチューナーを通って出力
されるまでの間には、Ｓ／Ｎ比が劣化し、かつゴースト
や伝送系の特性による波形歪みが生ずる。

このような状態での水平同期信号は基準信号として適し
ていない。これをＶＴＲで記録して再生した場合には、
さらに劣化する。したかって、劣化した状態の水平同期
信号では、文字情報を正確に抜き出せないことがあった
。

本発明は上記事情を考慮してなされたもので、Ｓ／Ｎ比
の低下や波形歪みにより特性が劣化した映像信号を特性
が良好な映像信号にする映像信号処理装置を提供するこ
とを目的とする。

〔課題を解決するだめの手段〕

上記目的は、入力映像信号から文字放送信号に同期した
クロック信号を生成するクロック生成回路と、前記映像
（６号の水平同期信号を前記クロ・ツク生成手段からの
クロック信号に同期した信号に置換して出力映像信号と
する置換回路とを有することを特徴とする映像信号処理
装置によって達成される。

〔作　用〕

本発明によれば、入力映像信号の水平同期信号を文字放
送信号により作成されたクロック信号に同期した信号に
置換したので、この置換された信号に基けば文字放送信
号を適切に抜き出すことかできる。

〔実施例〕

本発明の一実施例による映像信号処理装置を第１図に示
す。

人力されたビデオ信号は同期信号分離回路５Ｂにより同
期信号が分離される。この分離された同期信号はデイレ
ーライン５４によりＣＢ信号を抜取るようなタイミング
に遅らされ、パーストゲート５２に入力される。入力さ
れたビデオ信号のＣＢ　信号は、３．５８ＭＨｚのバン
ドパスフィルタ５１とパーストゲート５２を介して取出
される。

抜取られたＣＢ信号は第１のＰＬＬ回路６０に入力され
、第１のＰＬＬ回路６０ては３．５８ＭＨｚの水晶発振
子６１を用いたＶＸＯ６２と位相検出器６３とによって
ＣＢ信号の位相に同期した３、５８ＭＨｚの信号を作成
し、第２のＰＬＬ回路７０へと送出する。

クロック周波数５．７２ＭＨｚは色副搬送波の周波数３
．５８ＭＨｚの８１５倍であり、水平走査周波数ｆＨの
３６４倍であるという関係を利用して、第２のＰＬＬ回
路７０は５．７２ＭＨｚの水晶発振子７１を用いたＶＸ
Ｏ７２，１／８力ウンタ７３位相検出器７４および第１
のＰＬＬ回路６０の出力を分周する１１５カウンタ７５
により５．７２ＭＨｚの周波数を持つクロックを作成す
る。このクロックは、ビデオ信号のＣＢ信号に同期した
ものとなる。

このように、バンドパスフィルタ５１と、ゲート５２と
、同期信号分離回路５３と、デイレーライン５４と、Ｐ
ＬＬ回路６０．７０とて、入力ビデオ信号から文字放送
信号に同期したクロック信号を生成するクロック生成回
路を構成している。

一方、入力されたビデオ信号（第２図（ａ））は、デイ
レーライン８１によりフロントポーチにほぼ等しい量だ
け遅延される（第２図（ｂ））。これにより、同期分離
回路５３の出力で、デイレーラ１イン５４で遅延される
前のビデオ信号の水平同期信号のエツジかフロントポー
チに来るようになる。

中安定バイブレータ（以下、モノマルチという。）８２
は、同期信号分離回路５３の出力信号に同期し、同期伝
号部分をカバーする第２図（Ｃ）に示すようなパルスを
生成し、ゲート８３に出力する。

ゲート８３は第２図（Ｃ）に示す信号により開閉される
ので、ケート８３を通った信号は、水平同期信号が抜取
られたビデオ信号となり、加算器８７に入力される。

デイレーライン８１から出力されたビデオ信号（第２図
（ｂ））は、同期信号分離回路８４により同期４５号か
分離され、Ｄフリップフロップ８５のＤ入力端に入力さ
れる。Ｄフリップフロップ８５のクロック端には第２の
ＰＬＬ回路７０からのクロック信号が、位相調整回路７
６を介して入力される。位相調整回路７６は、クロック
信号と文字放送信号との位相を適合させるためのもので
ある。

これにより、Ｄフリップフロップ８５の出力端からは、
水平同期信号が出力されている間だけ、ＰＬＬ回路６０
．７０により作成された文字放送信号に同期したクロッ
ク信号が出力されることになる。Ｄフリップフロップ８
５の出力信号はレベル調整回路８６によりレベルが調整
された後、加算器８７に人力される。

加算器８７により、レベル調整回路８６からの信号（水
平同期信号に相当）とゲート８３からの信号（文字放送
ら号に相当）か重畳され、水平同期信号が文字放送信号
のクロックに同期した水平同期信号に置換えられたビデ
オ信号か出力される。

このように、デイレイライン８１と、モノマル８２と、
ゲート８３と、同期信号分離回路８４と、Ｄフリップフ
ロップ８５と、加算器８７とで、入力されたビデオ信号
の水平同期信号をクロック生成回路からのクロックｆＪ
号に同期した信号に置換して出力映像信号とする置換回
路を構成している。

以上の通り本実施例による映像信号処理装置を通すと、
Ｓ／Ｎ比の低下や波形歪みにより本来の水平同期信号の
特性が劣化しても、文字放送信号に確実に同期した水平
同期信号を有する映像信号を得ることかできる。

本実施例による映像処理装置を用いた具体的なシステム
を第３図に示す。アンテナ１００からの信号から、ビデ
オチューナー１１０により所望の周波数のビデオ信号を
得る。このビデオ信号は、ＶＴＲ記録部１３０に送られ
て記録される前に、本実施例による映像イハ号処理装置
１２０により特性か改善される処理が施される。この処
理かなされたビデ第１５号がＶＴＲ記録部］３０により
ビデオテープ（図示せず）に記録される。ＶＴＲ再生部
１４０により再生されたビデオテープは文字放送信号再
生装置１５０により再生されて文字放送信号を得ること
ができる。この文字放送信号再生装置１５０は水平同期
信号に同期したサンプリングクロックにより文字放送ｆ
ｄ号をデコートするものである。水平同期信号は本実施
例による映像信号処理回路］２０により位相か整えられ
ているので、この文字放送信号再生装置１５０により確
実に文字放送信号を抜取ることができる。

水平同期信号に同期したサンプリングクロックにより文
字放送信号をデコードする文字放送信号再生装置１５０
の一具体例を第４図に示す。この具体例では、第７図の
場合とはサンプリングクロック生成部の構成が異なって
いる。すなわち、同期信号分離回路３の出力信号には等
化パルスが含まれていることから１／２Ｈパルスキラ一
回路１４によって等化パルスを除き、水平同期信号のみ
を位相比較器１５の一方側入力端子へ供給し、他方側入
力端子には例えば分周比１／３６４のカウンタ１８の出
力を入力するようにしている。位相比較器］５からは２
つの人力信号の位相差に応じた電圧が出力され、これを
ローパスフィルタ１６を通してＶＣＯ１７に入力してそ
の発振周波数を制御し、その発振出力をカウンタ１８に
フィードバックしており、全体としてＰＬＬ回路を構成
している。

このような構成では、カウンタ１８の分周比が上述した
ように１／３６４に設定されているとすれば、水平周期
周波数を３６４逓倍した約５．７２ＭＨｚの信号がＶＣ
Ｏ１７の出力として得られることになる。この信号は第
６図の場合と同様に文字情報の抜取りが最も良く行われ
るように位相が調整されてサンプリングクロックとして
用いられることになる。

この例ではジッタを含む信号をもとに動作するＰＬＬを
用いて水平同期信号を逓倍してサンプリングクロックを
得ているため、サンプリングクロックがジッタに追従し
、文字情報を正確に抜取ることが可能となる。

第５図は第４図の具体例をさらに改良した具体例の構成
を示すブロック図である。この構成は第一　　１２　　
＝ ４図と類似しているか、ＶＣＯ１７の出力を１／２Ｈパ
ルスキラーによって等化パルスを除いた水平同期信号を
クロック人力とする位相切換回路１つに人力してその出
力をサンプリングクロックとしている点が異なる。

本発明は上記実施例に限らす種々の変形か可能である。

たとえば、上記実施例では、文字放送信号のクロックに
同期するクロックをビデオ信号のＣＢ信号から得たか、
ビデオ信号の文字放送のクロックラインから直接前るよ
うにしてもよい。

〔発明の効果〕

以上の通り本発明によれば、Ｓ／Ｎ比の低下や波形歪み
により同期信号の特性が劣化しても、これを正確な位相
の同期信号に置換えることができる。したがって、この
ようにして特性が改善された映像信号を用いれば、文字
放送信号が適切に抜取ることかできる。

【図面の簡単な説明】

第１図は本発明による映像信号処理装置のブロツク図、
第２図は同映像信号処理装置の動作を説明するためのタ
イムチャート、第３図は同映像信号処理装置が用いられ
るシステムをボすブロック図、第４図、第５図は同シス
テムにおける文字放送信号再生装置の具体例を示すブロ
ック図、第６図は文字放送信号を含む映像信号を示すタ
イムチャート、第７図は従来の文字放送信号再生装置の
具体例を示すブロック図である。 ３・・同期信号分離回路、４・・・垂直同期信号分離回
路、］４　・］／２Ｈパルスキラー、１５　位相比較器
、１６・・ＬＰＦ、１７・・・ＶＣｏ、１８・・カウン
タ、］９・・・位相切換回路、５］・・バンドパスフィ
ルタ、５２・ゲート、５３　同期信号分離回路、６０．
７０・・ＰＬＬ回路、８１・・デイレイライン、８２・
・単安定バイブレータ（モノマルチ）、８３・・ゲート
、８４・・同期信号分離回路、８５・・Ｄフリップフロ
ップ、８７・加算器。 出願人代理人　　佐　　藤　　−雄

Claims (1)

【特許請求の範囲】
1. 入力映像信号から文字放送信号に同期したクロック信号
   を生成するクロック生成回路と、前記映像信号の水平同
   期信号を前記クロック生成回路からのクロック信号に同
   期した信号に置換して出力映像信号とする置換回路とを
   有することを特徴とする映像信号処理回路。