JPH0127582B2 - - Google Patents
Info
- Publication number
- JPH0127582B2 JPH0127582B2 JP55006007A JP600780A JPH0127582B2 JP H0127582 B2 JPH0127582 B2 JP H0127582B2 JP 55006007 A JP55006007 A JP 55006007A JP 600780 A JP600780 A JP 600780A JP H0127582 B2 JPH0127582 B2 JP H0127582B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- chips
- pads
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 abstract description 18
- 239000000919 ceramic Substances 0.000 abstract description 15
- 238000001816 cooling Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000002826 coolant Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に関し、特に高速
度で且つ集積度の高い高性能半導体集積回路装置
に関するものである。
度で且つ集積度の高い高性能半導体集積回路装置
に関するものである。
第１図は従来の半導体集積回路装置の構造を示
す断面図であり、１はLSI（大規模集積回路）チ
ツプ、２は接続用突起電極（バンプ）、３はセラ
ミツク配線基板、４は接続用配線端子、５は金属
冷却板、６は水やフレオン等の冷却液を流す冷却
管をそれぞれ示す。第１図の構造においては、セ
ラミツク配線基板３に接着された金属冷却板５に
よつてLSIチツプ１で発熱した熱が冷却されるの
であるが、LSIチツプ１はその接続用突起電極２
によつてセラミツク配線基板３との間には空間が
あり、熱抵抗が高いという欠点を有している。即
ちこの構造ではLSIチツプ１の発熱量が大きくで
きず、従つて高速化、高密度化を実現し得ないも
のであつた。又セラミツク配線基板３は半導体装
置に比べて製造上の精度が低く高密度の配線を実
現できないものであつた。
す断面図であり、１はLSI（大規模集積回路）チ
ツプ、２は接続用突起電極（バンプ）、３はセラ
ミツク配線基板、４は接続用配線端子、５は金属
冷却板、６は水やフレオン等の冷却液を流す冷却
管をそれぞれ示す。第１図の構造においては、セ
ラミツク配線基板３に接着された金属冷却板５に
よつてLSIチツプ１で発熱した熱が冷却されるの
であるが、LSIチツプ１はその接続用突起電極２
によつてセラミツク配線基板３との間には空間が
あり、熱抵抗が高いという欠点を有している。即
ちこの構造ではLSIチツプ１の発熱量が大きくで
きず、従つて高速化、高密度化を実現し得ないも
のであつた。又セラミツク配線基板３は半導体装
置に比べて製造上の精度が低く高密度の配線を実
現できないものであつた。
本発明は上記従来の欠点を除去し、熱抵抗を低
くすると共に、高密度で高性能な半導体集積回路
装置を提供することを目的としている。
くすると共に、高密度で高性能な半導体集積回路
装置を提供することを目的としている。
そしてこの目的は本発明によれば、発熱量の大
きい半導体集積回路チツプ又はウエハと発熱量の
小さい半導体多層配線チツプ又はウエハとをそれ
ぞれの表面に設けられた接続用突起電極で互いに
接続し、前記半導体集積回路チツプ又はウエハの
背面を熱伝導率の高い基板に接着したことを特徴
とする半導体集積回路装置を提供することによつ
て達成される。
きい半導体集積回路チツプ又はウエハと発熱量の
小さい半導体多層配線チツプ又はウエハとをそれ
ぞれの表面に設けられた接続用突起電極で互いに
接続し、前記半導体集積回路チツプ又はウエハの
背面を熱伝導率の高い基板に接着したことを特徴
とする半導体集積回路装置を提供することによつ
て達成される。
以下本発明の実施例を図面に従つて詳述する。
第２図は本発明の実施例による半導体集積回路
装置の概略を示すものであり、ａは平面図、ｂは
断面図をそれぞれ示す。
装置の概略を示すものであり、ａは平面図、ｂは
断面図をそれぞれ示す。
第２図において、１０ａ，１０ｂは高速論理回
路等のトランジスタ、抵抗及び配線等を含む発熱
量の大きいLSIチツプであり、その表面には他の
チツプとの電気的接続用突起電極１２ａ，１２ｂ
及び他の基板との接続用パツド（図示せず）を有
する。１１ａ，１１ｂは主に配線層から成る発熱
量の小さい半導体多層配線チツプであり、２〜10
層程度の配線層を含み、簡単な半導体素子を含む
こともある。半導体多層配線チツプ１１ａ，１１
ｂの表面には他のチツプとの接続用突起電極１３
ａ，１３ｂが設けられている。１４はセラミツク
等の熱伝導率の高い配線基板であり、その表面に
は接続用パツド（図示せず）が設けられている。
基板１４の接続用パツドと半導体集積回路チツプ
１０ａ，１０ｂの接続用パツドとは接続ワイヤ１
６で接続されている。基板１４の背面には冷却管
１８が接着されている。
路等のトランジスタ、抵抗及び配線等を含む発熱
量の大きいLSIチツプであり、その表面には他の
チツプとの電気的接続用突起電極１２ａ，１２ｂ
及び他の基板との接続用パツド（図示せず）を有
する。１１ａ，１１ｂは主に配線層から成る発熱
量の小さい半導体多層配線チツプであり、２〜10
層程度の配線層を含み、簡単な半導体素子を含む
こともある。半導体多層配線チツプ１１ａ，１１
ｂの表面には他のチツプとの接続用突起電極１３
ａ，１３ｂが設けられている。１４はセラミツク
等の熱伝導率の高い配線基板であり、その表面に
は接続用パツド（図示せず）が設けられている。
基板１４の接続用パツドと半導体集積回路チツプ
１０ａ，１０ｂの接続用パツドとは接続ワイヤ１
６で接続されている。基板１４の背面には冷却管
１８が接着されている。
第２図の構造においては、発熱量の大きいLSI
チツプ１０ａ，１０ｂはその背面が直接セラミツ
ク絶縁基板等の熱伝導率の高い基板１４に接着さ
れているので低熱抵抗が達成でき、放熱性が良好
である。又、半導体多層配線チツプ１１ａ，１１
ｂはLSIチツプ１０ａ，１０ｂと独立して製造す
ることにより高速度で高性能な配線チツプを安価
に実現できるものである。更に、図の如く複数の
LSIチツプ１０ａ，１０ｂ……を同一基板１４上
に搭載することにより高密度な半導体集積回路装
置が得られるものである。
チツプ１０ａ，１０ｂはその背面が直接セラミツ
ク絶縁基板等の熱伝導率の高い基板１４に接着さ
れているので低熱抵抗が達成でき、放熱性が良好
である。又、半導体多層配線チツプ１１ａ，１１
ｂはLSIチツプ１０ａ，１０ｂと独立して製造す
ることにより高速度で高性能な配線チツプを安価
に実現できるものである。更に、図の如く複数の
LSIチツプ１０ａ，１０ｂ……を同一基板１４上
に搭載することにより高密度な半導体集積回路装
置が得られるものである。
第３図は本発明の他の実施例の概略を示すもの
であり、ａは平面図、ｂは断面図を示す。同図に
おいて、２０はLSIウエハ、２１は半導体多層配
線ウエハ、２２，２３は接続用突起電極、２４は
セラミツク基板、２５は接続用リード、２６は接
続用バー、２８は空冷用冷却フイン、３０はモリ
ブデン板をそれぞれ示す。
であり、ａは平面図、ｂは断面図を示す。同図に
おいて、２０はLSIウエハ、２１は半導体多層配
線ウエハ、２２，２３は接続用突起電極、２４は
セラミツク基板、２５は接続用リード、２６は接
続用バー、２８は空冷用冷却フイン、３０はモリ
ブデン板をそれぞれ示す。
第３図が第２図の実施例と異なる点は、チツプ
がウエハになり大型化していること、LSIウエハ
２０とセラミツク基板２４との間に熱伝導率の高
いモリブデン板３０が介在され熱歪が吸収できる
こと、モラミツク基板２４の背面には空冷用冷却
フイン２８が密着されていること及び全体がウエ
ハを収容したパツケージ構造になつていることで
ある。尚第３図は密閉された構造になつていない
が、密閉したパツケージ構造にできることは勿論
である。
がウエハになり大型化していること、LSIウエハ
２０とセラミツク基板２４との間に熱伝導率の高
いモリブデン板３０が介在され熱歪が吸収できる
こと、モラミツク基板２４の背面には空冷用冷却
フイン２８が密着されていること及び全体がウエ
ハを収容したパツケージ構造になつていることで
ある。尚第３図は密閉された構造になつていない
が、密閉したパツケージ構造にできることは勿論
である。
第４図は第２図に示す半導体集積回路装置の製
造法を説明するための図であり、第２図と同一符
号のものは同一のものであることを示す。
造法を説明するための図であり、第２図と同一符
号のものは同一のものであることを示す。
同図に示されるように、加熱治具４０によりセ
ラミツク基板１４を加熱し、LSIチツプ１０ａの
背面をセラミツク基板１４の表面凹部にAuSiに
より接着する。更に突起電極１２ａ，１３ａを溶
解し、LSIチツプ１０ａと半導体多層配線チツプ
１１ａとを接続する。
ラミツク基板１４を加熱し、LSIチツプ１０ａの
背面をセラミツク基板１４の表面凹部にAuSiに
より接着する。更に突起電極１２ａ，１３ａを溶
解し、LSIチツプ１０ａと半導体多層配線チツプ
１１ａとを接続する。
次にLSIチツプ１０ａ上に半導体多層配線チツ
プが搭載された状態の複合LSIをテストし、不良
の場合は良品と交換する。
プが搭載された状態の複合LSIをテストし、不良
の場合は良品と交換する。
次に、LSIチツプ１０ａの表面上の接続用パツ
ドとセラミツク基板１４の表面上の接続用パツド
とを接続用ワイヤ等で接続する。
ドとセラミツク基板１４の表面上の接続用パツド
とを接続用ワイヤ等で接続する。
最後に図示されていないが冷却板をセラミツク
基板１４の背面に取り付けて完成する。
基板１４の背面に取り付けて完成する。
以上説明したように本発明によれば、熱抵抗を
低くできるので半導体集積回路の発熱を大きく
し、高速化を実現できる。
低くできるので半導体集積回路の発熱を大きく
し、高速化を実現できる。
又、製度の高い配線チツプを実現でき、高密度
化が可能である。更に複数のチツプを合体するこ
とにより高速（高性能）、高集積度の半導体集積
回路を実現できるものである。
化が可能である。更に複数のチツプを合体するこ
とにより高速（高性能）、高集積度の半導体集積
回路を実現できるものである。
第１図は従来の半導体集積回路装置を示す図、
第２図、第３図は本発明の実施例による半導体集
積回路装置を示す図、第４図は第２図に示す半導
体集積回路装置の製造法を説明するための図であ
る。第２図、第４図において、１０ａ，１０ｂは
半導体（大規模）集積回路チツプ、１１ａ，１１
ｂは半導体多層配線チツプ、１２ａ，１２ｂ，１
３ａ，１３ｂは接続用突起電極、１４はセラミツ
ク等の熱伝導率の高い基板をそれぞれ示す。
第２図、第３図は本発明の実施例による半導体集
積回路装置を示す図、第４図は第２図に示す半導
体集積回路装置の製造法を説明するための図であ
る。第２図、第４図において、１０ａ，１０ｂは
半導体（大規模）集積回路チツプ、１１ａ，１１
ｂは半導体多層配線チツプ、１２ａ，１２ｂ，１
３ａ，１３ｂは接続用突起電極、１４はセラミツ
ク等の熱伝導率の高い基板をそれぞれ示す。
Claims (1)
- １ 発熱量の大きい半導体集積回路チツプ又はウ
エハと、それより発熱量の小さい半導体多層配線
チツプ又はウエハとをそれぞれの表面に設けられ
た接続用突起電極で互いに接続し、前記半導体集
積回路チツプ又はウエハの背面を熱伝導率の高い
板に接着したことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP600780A JPS56103455A (en) | 1980-01-22 | 1980-01-22 | Semiconductor ic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP600780A JPS56103455A (en) | 1980-01-22 | 1980-01-22 | Semiconductor ic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103455A JPS56103455A (en) | 1981-08-18 |
| JPH0127582B2 true JPH0127582B2 (ja) | 1989-05-30 |
Family
ID=11626663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP600780A Granted JPS56103455A (en) | 1980-01-22 | 1980-01-22 | Semiconductor ic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103455A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892230A (ja) * | 1981-11-27 | 1983-06-01 | Mitsubishi Electric Corp | 半導体装置 |
| KR101223759B1 (ko) | 2012-02-24 | 2013-01-17 | 주식회사 보루인터내셔날 | 진공용기용 고무밀봉재 및 이를 이용한 진공용기 뚜껑 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102566A (en) * | 1975-03-07 | 1976-09-10 | Suwa Seikosha Kk | Shusekikairo |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654577Y2 (ja) * | 1976-12-28 | 1981-12-19 |
-
1980
- 1980-01-22 JP JP600780A patent/JPS56103455A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102566A (en) * | 1975-03-07 | 1976-09-10 | Suwa Seikosha Kk | Shusekikairo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103455A (en) | 1981-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051865A (en) | Multi-layer semiconductor device | |
| US5592735A (en) | Method of making a multi-chip module having an improved heat dissipation efficiency | |
| JP3224978B2 (ja) | 半導体装置 | |
| JP5190122B2 (ja) | 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法 | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPH0689954A (ja) | 半導体モジュール | |
| JPH0758276A (ja) | マルチチップ・モジュール | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| CN110323143A (zh) | 包括多芯片模块的电子卡 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP2792473B2 (ja) | マルチチップモジュール | |
| JPS6128219B2 (ja) | ||
| TWI459512B (zh) | 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組 | |
| JPH01235264A (ja) | 半導体集積回路装置 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH0127582B2 (ja) | ||
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2002141436A (ja) | 半導体装置及びその製造方法 | |
| JPH10233473A (ja) | 半導体素子の放熱構造とその放熱方法 | |
| US6846697B2 (en) | Integrated circuit packages and the method for making the same | |
| JP3055960B2 (ja) | 半導体装置の製造方法 | |
| JPH05218226A (ja) | 多層配線基板 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPS59202654A (ja) | 集積回路パツケ−ジ | |
| JPH09181212A (ja) | モジュール素子用のコラム |