JPH01274249A - 制御装置 - Google Patents

制御装置

Info

Publication number
JPH01274249A
JPH01274249A JP63104700A JP10470088A JPH01274249A JP H01274249 A JPH01274249 A JP H01274249A JP 63104700 A JP63104700 A JP 63104700A JP 10470088 A JP10470088 A JP 10470088A JP H01274249 A JPH01274249 A JP H01274249A
Authority
JP
Japan
Prior art keywords
computer
signal line
output
cards
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63104700A
Other languages
English (en)
Inventor
Kunio Sato
邦夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63104700A priority Critical patent/JPH01274249A/ja
Publication of JPH01274249A publication Critical patent/JPH01274249A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主コンピユータをバックアンプする副コンピ
ユータを備えた制御装置に関する。
〔従来の技術〕
第3図は、主コンピユータ及びそのバックアップ装置で
ある副コンビ二一タを備えた従来の制御装置の要部構成
を概略的に示したブロック線図であって、図中1〜5及
び6〜1oは主コンピユータ及び副コンピュータを各構
成するカード群、例えばCPU カード1.6 、/%
リカード2,7、割込カード3.8、入力カード4,9
、出方カード5,10等であって、両コンピュータのハ
ードウェア及びソフトウェア構成は実質的に同一である
。 また主コンピユータ及び副コンビ二一りのcPUカ
ード1及び6は、それぞれリレー21または22に接続
されており、コンピュータが正常に作動している間はc
Pυカードl及び6から出力される信号によってそれぞ
れのリレー21及び22は励磁されているが、cPυカ
ードlまたは6からの信号出方がなくなると無励磁とな
る。
また、両コンピュータの割込カード3及び8は、割込信
号線13に共に接続されており、各種設定値を設定する
際等に外部から与えられる割込信号を割込信号線13を
介して受ける。設定値更新の割込信号が割込カード3及
び8に与えられると、それぞれのメモリカード2及び7
に記憶されている設定値が共に更新され、コンピュータ
が一方から他方へいつ切り換えられても最新の設定値に
より切換え前と同様の制御が行われる。
また、制御対象から信号を入力する外部信号線14は切
換スイッチ16を介して両コンピュータの入力カード4
及び9に選択的に接続され、制御対象へ信号を出力する
外部信号線15は前記入力カード4または9の切換えに
連動する切換スイッチ16を介して両コンピュータの出
力カード5及び10に選択的に接続される。
従って、切換スイッチ16によりいずれかのコンピュー
タへ接続を切り換えると、入力カード4または9及び出
力カード5または10は連動して接続が切り換えられ、
制御対象から信号を入力する外部信号線14及び制御対
象へ信号を出力する外部信号11115に接続される。
また、リレー21及び22は、リレー21または22が
無励磁となった際にコンピュータ外部へ警報を発する警
報回路(図示せず)に接続される。
次に、以上のような構成の制御装置の動作につき説明す
る。切換スイッチ16によって主コンピユータが選択さ
れている場合、コンピュータの電源が投入されると、主
コンピユータ側の入力カード4及び出力カード5が外部
信号線14及び15に接続され、主コンピユータ出力に
よって対象が制御される。
この場合、選択されていない副コンピユータは外部信号
線14及び15とは分離されているが、制御に必要な各
種設定値が設定される際に、割込信号線13を介して割
込カード8が割込信号を受は取って設定値が更新され、
新しい設定値をメモリカード7に記憶する。そして、制
御対象へ信号を与えている主コンピユータが停止してC
PUカード1からの信号出力が停止するとリレー21が
無励磁となって、前記警報回路から警報が発せられ、こ
の警報によってオペレータが切換スイッチ16を待機中
の副コンピユータ側へ切換えると、副コンピユータによ
って主コンピユータから継続して制御が行われる。
〔発明が解決しようとする課題〕
従来の制御装置は、以上のように構成されており、一方
のコンピュータが停止した場合、警報に応じてオペレー
タの手動により切換スイッチ16を他方のコンピュータ
へ切換えなければならないために取り扱いが煩わしく、
また1報発生からスイッチ切換までの間、制御が中断さ
れるため、実行中の制御対称の動作によっては危険を伴
う上に、精密な制御には通用できない等の問題があった
本発明はこのような問題を解決するためになされたもの
であって、2台のコンピュータを自動的に切り換えて制
御の中断を回避した制御装置の提供を目的とする。
〔課題を解決するための手段〕
本発明の制御装置は、2台のコンピュータに接続され、
制御対象へ信号を与えるべきコンピュータから信号が出
力されているか否かを監視する監視手段と、制御対象へ
信号を与えるべき一方のコンピュータから信号が出力さ
れなくなったことを該監視手段が検出した場合、他方の
コンピュータから制御対象へ信号を与えるべく回路を切
り換える切換え手段とを備えたことを特徴とする。
〔作用〕
本発明の制御装置は、監視手段が、制御対象に信号を与
えるべきコンピュータから信号が出力されているか否か
を監視し、信号が出力されなくなったことを検出すると
、切換え手段が他方のコンピュータから制御対象へ信号
を与えるべく回路を切り換える。
〔実施例〕
以下、本発明をその実施例を示す図面に基づき詳述する
。第1図は本発明に係る制御装置の要部構成を概略的に
示すブロック線図である。図中1〜5及び6〜10は主
コンピユータ及び副コンピユータを構成するカード群、
例えばCPUカード1,6、メモリカード2,7、割込
カード3,8、入力カード4.9及び出力カ一ド5.1
0等であって、両コンピュータのハードウェア及びソフ
トウェア構成は実質的に同一である。
図中11c及び12cは、それぞれ主コンピユータ及び
副コンピユータのCPUカード1及び6に接続され、C
PUカード1及び6の正常動作中にウォンチドソグタイ
マから出力されるパルス信号によって出力される電流に
より励磁される限時リレー11及び12の励磁コイルで
あり、限時リレー11及び12は、励磁と同時的に閉路
する常開接点11a及び12aと、開路に限時を有する
常開の限時接点11a2及び12a2とを有する。限時
リレー11及び12の限時は相違しており、限時リレー
11の限時t 11が限時リレー12の限時t 12よ
り短い。
また図中13は、制御に必要な各種設定値が設定される
際等に割込カード3及び8に割込信号を与える割込信号
線であって、主コンピユータ及び副コンピユータの割込
カード3及び8が共に割込信号線13に接続され、常に
割込信号を受ける状態にある。
さらに、主コンピユータ及び副コンピユータの入力カー
ド4及び9は共に制御対象からの信号を入力する外部信
号線14に接続され、制御対象から入力される信号が常
に両コンピュータの入力カード4及び9にそれぞれ入力
されるような状態を保っている。
また、コンピュータから制御対象へ信号を出力する外部
信号線15は、前記常開接点11al及び後述する選択
用リレー18の常開接点18a1を介して主コンピユー
タの出力カード5に接続され、また前記常開接点12a
1及び後述する選択用リレー19の常開接点19a1を
介して副コンピユータの出力カード10に接続される。
第2図は手動式の押釦スイッチにより2台のコンピュー
タを切り換えるための回路を示す、主コンピユータに切
り換える押釦スイッチ16及び前記限時接点11a2及
び選択用リレー18の励磁コイル18cが電源線20及
びアース間に直列に接続され、また副コンピユータに切
り換える押釦スイッチ17及び前記限時接点12a2及
び選択用リレー19の励磁コイル19cが電源線20及
びアース間に直列に接続されている。
さらに、押釦スイッチ16には前記選択用リレー19の
常閉接点19b1及び19b2の直列回路が並列に接続
され、該常閉接点19b2には前記選択用リレー18の
常開接点18a2が並列に接続され、一方、押釦スイッ
チ17には前記選択用リレー18の常閉接点18b1及
び18b2の直列回路が並列に接続され、該常閉接点1
8b2には前記選択用リレー19の常開接点19a2が
並列に接続されている。
次に、以上のような構成の制御装置における主コンピユ
ータと副コンピユータとの切換え動作につき説明する。
電源を投入すると、主コンピユータ及び副コンピユータ
の両方が動作を開始し、それぞれのCPUカード1及び
6から与えられる電流により励磁コイルllc及び12
cが励磁されて常開接点11a!及び12a1がオンし
、時間t 11後に限時接点11a2がオンすると、常
閉接点19b1及び19b2がオンしているので励磁コ
イル18cが励磁され、常開接点18a、がオンして外
部信号線15と出力カード5が接続され、主コンピユー
タによる制御が開始する。このとき、常閉接点18bl
及び18b2はオフしている。
一方、時間t 12経過すると限時接点12a2がオン
するが、常閉接点18b1及び18b2がオフしている
がら励磁コイル19cに電流は供給されず、常開接点1
9a、!!オフのまま外部信号線15と副コンピユータ
の出力カード10とは切断されている。
次に、主コンピユータからの信号出方が停止した場合、
励磁コイルllcは消磁されて常開接点11a1及び限
時接点11a2がオフし、励磁コイル18cが消磁され
る。励磁コイル18cの消磁により常閉接点18bl及
び18b2がオンすると、限時接点12a2がオンして
いるので励磁コイル19cが励磁されて常開接点19a
1がオンし、外部信号線と出方カード1oが接続され、
副コンピユータによる制御が開始する。
一方、主コンピユータの出方カード5は外部信号線15
とは切断される。
また、主コンピユータが制御しているときに手動で副コ
ンピユータへ切り換える場合、押釦スイッチ17をオン
すると、限時接点12a2がオンしているので、励磁コ
イル19cが励磁されて常開接点19a1がオンする。
常開接点12a1は既にオンしているので外部信号線1
5と副コンピユータの出力カード10が接続され、副コ
ンピユータによる制御が開始する。また、励磁コイル1
9cの励磁により常閉接点19b、及び19b2がオフ
して励磁コイル18cが消磁され、励磁コイル18cの
消磁により常開接点18a、がオフして外部信号線15
と出力カード5とが切断され、主コンピユータによる制
御が停止する。
一方、励磁コイル19cの励磁によって常開接点19a
2がオンし、これによって選択用リレー19は自己保持
され、押釦スイッチ17をオフした後も、副コンピユー
タによる制御が継続される。
この場合、選択されなくなった主コンピユータの出力カ
ード5は外部信号線15と分離されるが、前記割込信号
線13及び入力カード4への外部信号線14とは副コン
ピユータと共に常に接続されているため、次に主コンピ
ユータが選択された際にも切換え前の副コンピユータと
同一の制御が連続して行われる。
以上のような制御装置は、監視及び警報機能だけの制御
装置と異なり、例えばデツキクレーン・ツイン運転制御
1完電機制御、タービンリモートコントロール、ディー
ゼルリモートコントロール等、動作制御に広く通用でき
る。
〔発明の効果〕
本発明の制御装置は、自動または手動により制御用コン
ピュータが選択された際の制御動作の移行を自動化して
制御動作の中断を回避し、連続した制御動作により制御
の安定化を図るという優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明に係る制御装置の要部構成を概略的に示
すブロック線図、第2図はその一部回路図、第3図はバ
ックアップ用コンピュータを備えた従来の制御装置の要
部構成を示すブロック線図である。 1・・・CPUカード 2・・・メモリカード 3・・
・割込カード 4・・・入力カード 5・・・出力カー
ド 6・・・CPUカード 7・・・メモリカード 8
・・・割込カード9・・・入力カード lO・・・出力
カード 11.12・・・限時リレー 11a+、12
a、 ・・・常開接点 11a2.12az ・・−1
1a時接点 13・・・割込信号線 14・・・外部信
号線 15・・・外部信号線 16.17・・・押釦ス
イッチ 18.19・・・リレー 18a1.18az
、19aIr19a2 ・−・常開接点18b+、18
bz、19b+、l9bz・・・常閉接点なお、図中、
同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1、ハードウェア及びソフトウェア構成が実質的に同一
    である2台のコンピュータを備え、両コンピュータから
    制御対象へ選択的に信号を与える制御装置において、 各コンピュータに接続され、制御対象へ信号を与えるべ
    きコンピュータから信号が出力されているか否かを監視
    する監視手段と、 制御対象へ信号を与えるべき一方のコンピュータから信
    号が出力されなくなったことを該監視手段が検出した場
    合、他方のコンピュータから制御対象へ信号を与えるべ
    く回路を切り換える切り換え手段と を備えたことを特徴とする制御装置。
JP63104700A 1988-04-26 1988-04-26 制御装置 Pending JPH01274249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63104700A JPH01274249A (ja) 1988-04-26 1988-04-26 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63104700A JPH01274249A (ja) 1988-04-26 1988-04-26 制御装置

Publications (1)

Publication Number Publication Date
JPH01274249A true JPH01274249A (ja) 1989-11-02

Family

ID=14387757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63104700A Pending JPH01274249A (ja) 1988-04-26 1988-04-26 制御装置

Country Status (1)

Country Link
JP (1) JPH01274249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191322A (ja) * 2014-03-27 2015-11-02 大陽日酸株式会社 冗長化システム、故障検出装置、冗長化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191322A (ja) * 2014-03-27 2015-11-02 大陽日酸株式会社 冗長化システム、故障検出装置、冗長化方法

Similar Documents

Publication Publication Date Title
JP2008087108A (ja) ロボット制御装置
JPH01274249A (ja) 制御装置
JP3794564B2 (ja) 電源制御装置
JP3827392B2 (ja) 電子または電気機器
KR100657063B1 (ko) 세탁기등의전원개폐장치및제어장치
JP2007244167A (ja) 電源制御装置及び電源制御方法
JPS6225071B2 (ja)
JP2001016897A (ja) シーケンサで制御される複数電動機の再起動回路
JP4726665B2 (ja) モータ制御用タイムスイッチ
CN114123724B (zh) 开关电源系统的控制方法和开关电源系统
JPH04248382A (ja) 容量の異なる複数の電動機の始動装置
JPH04140814A (ja) 計算機のパネルスイッチ
JPH05166445A (ja) キープリレーの制御回路
JP2623021B2 (ja) 産業用機器
JPH04322138A (ja) 交流電力供給システム
KR200438990Y1 (ko) 무정전 전원공급장치
KR0179896B1 (ko) 순간 정전보상 재기동 방법
JPH1195806A (ja) 電源制御装置
JPH0419953Y2 (ja)
JPH0378444A (ja) バッテリーバックアップ回路
JPH0290204A (ja) プログラマブルコントローラを内蔵する制御装置
KR0147997B1 (ko) 브이.씨.알의 전원 제어 방법
JPS6295937A (ja) 無停電電源装置
JPH078114B2 (ja) 二重化電源装置
JPS61262085A (ja) 無停電電源装置の制御装置