JPH01271974A - データ構造変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パラレルデータなシリアルデータの形にして
記録再生（伝送）シ、ワード単位の誤り訂正処理を実行
する装置において、誤りデータによる支障を最小限とす
る記録再生（伝送）装置におけるデータ構造変換方式に
関するものである。

〔発明の概要〕

ディジタルデータを記録再生または、伝送する装置には
、その記録再生（伝送）をシリアルデータとして扱う装
置が多く１通常、ワード構造のパラレルデータなシリア
ルデータに変換したり、また、その逆にシリアルデータ
をワード構造のパラレルデータに戻すデータ構造変換回
路が含まれている。４嚢ヰこのような装置で扱うデータ
としてはワード内のビットの誤る位置により、その誤り
による支障が異なるようなデータがある。例えば映像信
号や音声信号をＡ／Ｄ変換し、上記装置のディジタルデ
ータとして扱うとワード内のＭＳＢ（Ｍｏｓｔ　５１ｇ
ｎ１ｆｉｃａｎｔ　Ｂｉｔ　）　　に誤りが生じた場合
よりはＬＳＢ（Ｌｅａｓｔ　５１ｇｎ１ｆｉｃａｎｔＢ
ｉｔ）　　に誤りが生じた場合の方が、その支障は極め
て軽くすむ。

ところで上記した装置におけるパラレルデータからシリ
アルデータへの変換は、従来第２図に示スヨウに、パラ
レルデータのバス構造ＤＯ〜Ｄｎ−１（１ワードｎビツ
トの場合。）に従いＤｏ、　Ｄ＋。

・・・・・・Ｄｎ−１またはＤｎ−１、］）ｎ−２、・
・・・・・ｌ）ｏというように順にシリアルデータに変
換されていた。このため、シリアルデータ上のワードの
区切りでは。

必ずＭＳＢが存在する構造になっていた。

一般に、このような装置では記録再生（伝送）中にデー
タに誤りが発生するが、その誤りは上記シリアルデータ
の状態の時に発生する。この誤りの発生の仕方には、単
一ビットにランダムに発生する場合の他に、ある箇所で
数ビツト連続して発生する場合も多くある。このような
誤りを効率よく訂正するのに一般にワード単位の誤り訂
正処理回路が装置に含まれている。仮にワード構成が８
ビツトのデータに対し、１ワード誤り訂正処理回路が含
まれていれば基本的に１〜８ビツトの連続した誤りが訂
正可能となる。しかし、実際には。

単なる２ビツトの連続した誤りでも第３図に示すよ°う
にｉワード目と　ｉ＋１　　ワード日にワードわたりを
して発生すると、すでに２ワード誤りとみなされ訂正不
可能な状態になる。特にこのような状態で訂正不可能に
なると、従来では、上記したようにワードの区切りでＭ
ＳＢが存在する構造になっているため、必ず、そのＭＳ
Ｂが誤まることになり、その誤りによる支障は最大限の
状態として現われていた。

以上のように従来技術では、訂正不能になりやすいワー
ドわたりの数ビットの誤りに対し、誤りによる支障の大
きいＭＳＢが必ず破壊されるシリアルデータ構造になっ
ていた。

そこで９本発明では、パラレルデータからシリアルデー
タに変換する回路で、誤りによる支障の大きいビット（
ＭＳＢ）順にワードの中央から配置するようにし、シリ
アルデータにした状態のワードの区切り付近には誤りに
よる支障の小さいビットが並ぶようにするものとする。

また、このシリアルデータをパラレルデータに戻せるよ
うに。

シリアルデータからパラレルデータへの変換回路も構成
する。

これによりワードわたりの数ビット誤りで訂正不能にな
った場合でも、ワード区切り付近にある支障の小さいビ
ットが壊れるものの、支障の大きいビットはワード区切
りの中央に位置するため壊れにくいように保護される。

従って９本発明により、同じワード訂正能力の装置でも
従来の装置に比べ実用上は訂正能力の高い装置とするこ
とができる。

〔従来の技術〕

従来ディジタルデータを記録再生または伝送する装置で
、特に記録再生（伝送）をシリアルデータとして扱う装
置のパラレルデータからシリアルデータへの変換とシリ
アルデータからパラレルデータへの変換の回路例を第４
図に示す。第４図では１ワード８ビツト構成とし、装置
内のバス２２゜２３のデータ構造はＤｏからＤ７にかげ
てＬＳＢからＭＳＢの贋になっているとする。まずワー
ド構造のＤＯ〜Ｄ７のバス２２のデータは記録媒体（伝
送経路）２１に出力するために８ピットシブトレジスタ
１７の１０〜１７にパラレルクロック１６で入力され、
その後シリアルクロック１８でＤｏ’からＤ７にかけて
順にシリアルデータ１９として記録媒体（伝送経路）２
１に出力される。

次に記録媒体（伝送経路）２１の出力であるシリアルデ
ータ２０は、ラッチ２４〜３１ヘシリアルクロツク３２
でラッチされ、ラッチ２４〜３１の出力にＤｏ−Ｄ７の
データが１唾にそろった時点でパラレルクロック４１で
ラッチ３３〜４０に取り込み。

元のワード構造のデータＤＯ〜Ｄ７のバス２３にするも
のである。

上記回路で記録媒体（伝送経路）２１に入出力されるシ
リアルデータ１９．２０の構造は第５図に示すようにワ
ードの区切りに必ずＭＳＢが配置されている。一般にこ
のような装置では、記録再生（伝送）中にデータに誤り
が発生するが、その誤りは第５図のシリアルデータの状
態になっている記録媒体（伝送経路）２１上で生じる。

この誤り発生の仕方には、記録媒体（伝送経路）２１の
種類などによっているいろの場合が考えられるが。

通常単一ピントにランダムに発生するもの、数ビツト連
続したものがランダムに発生するもの、あるいは数ワー
ドにわたり連続して発生するバーストエラーなどがある
。この中でよくある場合のものとして数ビツト連続する
誤りについては、一般にワード単位の誤り訂正処理によ
り効率的に対策することが図られている。つまり第４図
の回路が含まれている装置で仮に１ワード誤り訂正処理
があれば、基本的に１〜８ピツト（１ワードが８ビツト
構成のため）の連続する誤りが訂正可能である。しかし
、実際には誤りが必ずしも第５図に示したシリアルデー
タのワード内に連続した誤りとして発生するとは限らず
、第３図に示したように単なる２ビツトの連続した誤り
でもワードわたりをしていると２ワード誤りとなり１ワ
ード誤り訂正では訂正不可能となる。つまり、従来技術
によるシリアルデータの構造では、ワードの区切りに必
ずＭＳＢが存在するため、上記したワードわたりの誤り
で訂正不能となると必ずＭＳＢが誤まることになる。こ
のことは、データとして仮に映像信萼をＡ／Ｄ変換した
データを扱ったとすれば。

そのＭＳＨに誤りが生じることから、再生された映像に
は明らかに大きなノイズとして現れ、実用上致命的な問
題となる。

以上のように従来技術では、ワード内のビットの誤る位
置によりその誤りによる支障が異なるデータ（ＭＳＢの
誤りによる支障が太きく、ＬＳＢの誤りによる支障が小
さいデータ。）に対し、数ビットの連続したワードわた
りの誤りにより、訂正不能となると必ず最大限の支障を
生じていた。

〔発明が解決しようとする課題〕

前述の従来技術では、映像信号、音声信号などワード内
のビットの誤る位置により、その誤りによる支障が異な
るデータに対し、数ビットの連続したワードわたりの誤
りにより訂正不能となると必ず実用上致命的な支障を生
じる欠点がある。

そこで本発明は、記録媒体（伝送経路）でのシリアルデ
ータ構造を上記欠点を解決する構造とするパラレル−シ
リアル変換回路及びシリアル−パラレル変換回路を提供
することな目的とする。

〔課題？解決するための手段〕

第１図に本発明の記録再生（伝送）装置のブロック図を
示す。ここでは１ワードｎビツトのデータを扱うものと
する。まず、装置に対する入力信号１４は、記録（伝送
）に必要な処理をするコーティング部１２に入力され、
前記コーディング部１２１７’）出力はバス１となりＭ
ＳＢセンターバス変換部２に入力され、その出力である
バス３がシフトレジスタ４のパラレル入力（ｐｎ−１〜
ＰＯ）になり、前記シフトレジスタ４のシリアルアウト
（Ｓ）からのシリアルデータ５が記録媒体（伝送経路）
６に入力され、前記記録媒体（伝送経路）６の出力であ
るシリアルデータ７は、シフトレジスタ８のシリアルイ
ン（Ｓ）の入力となる。前記シフトレジスタ８のパラレ
ルアウト（Ｐｎ−１〜ＰＯ）　がバス９になり、ＭＳＢ
センターバス逆変換部１０の入力になる。前記ＭＳＢセ
ンターバス逆変換部１０の出力は、バス１１として誤り
訂正処理等？するデコーディング部１３に入力され、前
記デコーディング部１３の出力は装置の出力信号１５と
なる。

ここで、シフトレジスタ４はＰｏ、Ｐ＋、・・・・・・
Ｐ　　の順にシリアルアウト（Ｓ）から出力し。

シフトレジスタ８では、シリアルイン（Ｓ）　　から入
力されるデータをＰｎｌ、Ｐｎ−ｚ、・・・・・・ＰＯ
の順にシフトするものとする。

なお、シフトレジスタ４，８のＰｒｎはＰｏ〜Ｐｎ−］
の中心、もしくは中心付近を示すものである。例えば　
ｎ−１が偶数ならばｍは（＋）で、ｎ−１が奇数ならば
ｍは（ｎ／２　＞か（＋＋１　）となる。

〔作用〕

以下１本発明の動作について説明する。第１図は、１ワ
ードｎビツト構成のデータをシリアルデータとして記録
媒体（伝送経路）に入出力する記録再生（伝送）装置で
ワード内ではＤｏからり。−１のビットにかけてＬＳＢ
からＭＳＢの順になっているものとする。まず、データ
な記録（送信）する場合には、装置に入力された信号が
コーディング部１２でワード誤り訂正用のパリティ付加
処理等がされ、バス１の信号となる。このバス１のデー
タをＭＳＢセンターバス変換部２により、ＭＳＢを中央
とし両端にＬＳＢ及びＬＳＢに近いビットを配置する第
６図のバス３とし、これを従来使用していたのと同様の
シフトレジスタ４に入力することで、第７図にその構造
を示すシリアルデータ５とする。そして、このシリアル
データ５が記録媒体（伝送経路）６に出力される０ 次に前記記録媒体（伝送経路）６からシリアルデータ７
を再生（受信）するのであるか、このシリアルデータ７
は前記シリアルデータ５に記録媒体（伝送経路）６の中
でノイズ等の影響により誤りが含まれたものである。こ
れが従来と同様のシフトレジスタ８によりパラレルデー
タであるバス９とされる。これは前記バス３と同様にＭ
ＳＢが中央に配置されている構造のため、ＭＳＢセンタ
ーバス逆変換部１０によりバス１１とされ、誤り訂正処
理等がデコーディング部１３でされ、装置の出力信号１
５となる。

上記において記録媒体（伝送経路）６に発生する誤りに
は、その発生原因によって、単一ビット誤′す、数ビッ
ト連続誤り、及び数ワードにわたるバースト誤り等があ
るが、ここでは、その中で従来技術で問題となっている
数ビット連続誤りがワードをわたって発生した場合につ
いて述べる。

まず１本発明の動作の特徴は、シリアルデータの構造が
第７図に示すように従来のようにＭＳＢがワードの区切
りにはなく、常にワードの区切りト区切りの中央にあり
、ワードの区切り付近にはＬＳＢもしくはＬＳＢに近い
ビットが配置されていることである。そこで問題とする
ワードわたりの数ビット誤りが上記シリアルデータに発
生した状態を考えると第８図のようになる。この第８図
から明らかなように、ワードわたりの数ビット誤りによ
りワード誤り訂正不可能となっても、ＭＳＢがワードの
区切りと区切りの中央に位置しているため従来のように
ＭＳＢが壊れるケースはほとんどな（なり、さらにワー
ドの区切り近くにはＬＳＢもしくはＬ　Ｓ　Ｂに近いビ
ットが位置していることから、誤りによる影響も実用上
大きな問題とならない。従って１本発明により、同じワ
ード訂正能力の装置でも従来の装置に比べ実用上は訂正
能力の高い装置とすることができる。

〔実施例〕

以下、この発明の第１の実施例を第９図により説明する
。第９図の例は映像信号を８ビツトのディジタル信号と
し磁気テープに記録再生する装置で、仮に１ワード誤り
訂正能力のある装置とする。

また、第９図の中で使用している回路は全て従来のもの
と同じで１本発明を実現するための従来と異なる箇所は
、コーディング部４５とシフトレジスタ４８のデータの
接続と、シフトレジスタ５５とデコーディング部５８の
データの接続の２点だけである。

実施例の構造を以下に述べる。装置に対する入力信号で
ある映像信号４２はＡ／Ｄ変換器４３に入力され、Ａ／
Ｄ変換器４３の出力データはバス４４としてコーディン
グ部４５に入力されるｏＤ。

〜Ｄ７のデータはＬＳＢからＭＳＨの順になっている。

コーディング部４５では、誤り訂正のために必要なパリ
ティを付加する処理等が行なわれ。

出力データはバス４６となる。このバス４６は。

シフトレジスタ４８０入力ｐｏ〜７に対し両端から中央
にかけてＬＳＢからＭＳＢになるように接続されバス４
７となる。シフトレジスタ４８の出力であるシリアルデ
ータ４９はスイッチ回路５０の記録側の入力になる。ス
イッチ回路５０の出力であるシリアルデータ５２はヘッ
ド５１に接続される。

５３はヘッド５１により記録再生される磁気テープであ
る。またスイッチ回路５０の再生出力であるシリアルデ
ータ５４はシフトレジスタ５５に入力され、シフトレジ
スタ５５の出力データはバス５６となる。こ・のイ（、
ス５６のデータをＡ／Ｄ変換器４３の出力データと同じ
構造とするためにバス５７になるようにデコーディング
部５８の入力に接続する。テコ−ティング部５８では、
磁気テープ５３の上で発生した誤りを訂正する処理等が
含まれている。このテコ−ティング部５８の出力デ−タ
はバス５９としてＤ／Ａ変換器６０’に入力され、装置
の出力信号である映像信号６１はＤ／Ａ変換器６０の出
力となる。

以下この動作について説明する。基本的に記録再生のた
めの動作は従来と同じであるが、前述したように従来と
異なるコーディング部４５　とシフトレジスタ４８の間
の接続によって、シリアルデータ４９の構造が第１１図
のようにワードの区切りと区切りの中心にＭＳＢを配置
し、ワード区切り付近にはＬＳＢもしくはＬＳＢに近い
ビットを配置するものにできる。このシリアルデータ４
９はスイッチ回路５０を通りシリアルデータ５２となり
、ヘッド５１で磁気テープ５３に記録される。

次に再生では、スイッチ回路５０のスイッチを再生側に
切換え、前記した磁気テープ５３に記録された信号をヘ
ッド５１で再生し、シリアルデータ５４としてシフトレ
ジスタ５５に送る。このシリアルデータ５４の構造は当
然第１１図に示したのと同じであるが、シリアルデータ
５４はシリアルデータ４９に誤りが含まれたものである
。次にシフトレジスタ５５とデコーディング部５８の接
続が従来と異なるのは、前記したコーディング部４５と
シフトレジスタ４８の接続により変えたビットの簾びを
元に戻すためであり、その後の動作は従来と同様である
。

以上のように、第１１図のシリアルデータ構造により、
仮に第１２図に示すようにｉワード及びｉ＋１ワードに
対し、ワードわたりの２ビット誤りが発生し訂正不可能
となっても、装置の出力信号６１でのノイズはｉワード
が１／１２８（約−４２ｄＢ）、ｉ＋ｌワードが　１／
２５６　（約−４８ｄＢ）と実用上問題のないレベルに
押えることが可能である。ところが従来はワードの区切
りに必ずＭＳＢが存在していたため、上記の場合片方の
ワードは１／２（約−６ｄＢ　）のノイズとして現われ
、致命的であった。さらに本実施例は従来装置に対し回
路機能の追加削除及び変更を全くせずに、コーディング
部４５とシフトレジスタ４８及びシフトレジスタ５５と
デコーディング部５８の間のデータの接続変更だけで実
現可能である。

また１本発明を実現する上でデータの接続変更は必ずし
も第９図の第１の実施例に従う必要はなく、第１０図の
第２の実施例のようにＡ／Ｄ変換器４３とコーディング
部４５０間及びデコーディング部５８とＤ／Ａ変換器６
０の間でもよく、さらにコーディング部４５やデコーデ
ィング部５８の内部でもかまわない。

〔発明の効果〕

本発明により、ディジタル記録再生（伝送）装置でワー
ドわたりの数ビット誤りのため、ワード誤り訂正不可能
となっても、従来のようにＭＳＢが壊れ致命的な影響’
に！えることを防ぎ、実用上問題とならないようにする
ことができる。従って。

同じ訂正能力の装置でも本発明により実用上訂正能力の
高い装置とすることができる。さらに本発明を実現する
うえで、従来装置に対し特別な回路機能を追加する必要
はなく、データの接続変更のみで対応でき、容易に実現
できる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図は従来のシリアルデー
タ構造図、第３図は２ビツトにょる２ワード誤りの例な
示す図、第４図は従来例の構成図。 第５図はシリアルデータ１９，２０の構造図、第６図は
バス１からバス３への変換を示す図、第７図は本発明の
シリアルデータ構造図、第８図は本発明に対する数ビッ
ト誤りの例を示す図、第９図は本発明の第１の実施例の
構成図、第１０図は本発明の第２の実施例の構成図、第
１１図は本発明の第１の実施例のシリアルデータの構造
図、第１２図は９本発明の第１の実施例に対するワード
わたりの誤りの例を示す図である。 １．３．９．１・・・・・・バス、２・・・・・・ＭＳ
Ｂ　　センターハス変換部、４．８・・・・・・シフト
レジスタ、６・・・記録媒体、１０・・・・・・ＭＳＢ
センターバス逆変換部。 １３・・・・・・デコーディング部。 ７２１２１　ｆｌＬ−ｐシソｆｎｙｆ”）Ｊ４Ｌンｚ図
パノ３゜っ凌娩− 含　　　　　　　　ｔ−ｒｓＢ

Claims (1)

【特許請求の範囲】
1. １、ワード内のビットの誤る位置により、その誤りによ
   る支障が異なるディジタルデータをシリアルデータとし
   て、記録再生または伝送する装置で、ワード単位の誤り
   訂正処理が含まれているものにおいて、前記、記録再生
   または伝送のためにデータをパラレル−シリアル変換を
   したりその逆変換をするデータ構造変換処理に対し、ワ
   ードのビット列の中心に誤りによる支障の最も大きいビ
   ットを配置し、その両側に残るビットの中から誤りによ
   る支障の大きいビット順に交互に内側から外側に並ぶよ
   うにシリアルデータに変換するパラレル−シリアル変換
   回路と、該変換回路によるシリアルデータをもとのワー
   ドに戻すシリアル−パラレル変換回路を具備することを
   特徴とするデータ構造変換方式。