JPH01270329A - マスタスライス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（ａ！を要） Ｐチャネルトランジスタとｎチャネルトランジスタから
なる基本セルを配列してなるトランジスタアレイのマス
クスライス方法に関し、ターンアラウンドタイムの短縮
化とともに、トランジスタアレイの作成面積の縮小化を
目的とし、平行に延在する２本のゲート電極と、該ゲー
ト電極の間およびこれらのゲート電極の両側に形成され
たｐチャネルトランジスタのソース・ドレインとしての
ｐ型不純物領域と、前記２本のゲート電極を共通ゲート
電極とし、これらのゲート電極の問およびこれらのゲー
ト電極の両側に形成されたｎチャネルトランジスタのソ
ース・ドレインとしてのｎ型不純物領域と、該ρ型不純
物領域とｎ型不純物？■域との間を絶縁分離する分離Ｓ
ｒ１城と、該ゲート電極を外部に引き出すため両側の２
７！９不純物領域およびｎ型不純物ｆｉｌ’［域の端部
に設けられた４つのゲート電極引き出しｐｆｌ域部と分
離領域トに設けられた２つのゲート電極引き出し聞誠部
とをイ１するセルを基本セルとし、かつ該基本セルを軸
対称に並列に配置してなる２つのセルを−１（本ブロッ
クとして該基本ブロックを多数配列してなるトランジス
タアレイにおいて、 基本セルはゲート電極に平行な少なくとも３本の配線チ
ャネルとこれと垂直な方向の１４本又は１６本の配線チ
ャネルを有し、 コンタクトホール、第１の配線層およびビアホールを予
め適宜作成しておき、 要求する回路機能に従って、ビアホールを介して第１の
配線層を電気的に１を続する第２の配線満を形成するこ
とを特徴とする。 〔産業上の利用分野〕 本発明はｐチャネルトランジスタとｎチャネルトランジ
スタからなる基本セルを配列してなるトランジスタアレ
イのマスクスライス方法に関するものである。 〔従来の技術〕 第１４図はＣＭＯ３構成の半導体装置のマスクスライス
方法の桟木セルパターンである０図において、１５８は
基本セルであり、２つのｐチャネルトランジスタと２つ
のｎチャネルトランジスタとによって構成されている。 １つのｐチャネルトランジスタはポリＳ１ゲート電極１
５９とソース・ドレイン領域１６０．１６１　（ｐ型不
純物ｅＴＪ域）からなり、ｆｔｈ方のｐチャネルトラン
ジスタはポリＳ１ゲート電Ｆ＠１６２とソース・ドレイ
ン領域１６１．１６３（Ｐ型不純物領域）からなってい
る。 また１つのｎチャネルトランジスタはポリＳ１ゲート電
極１５９とソース・ドレイン領域１６４．１６５（ロ型
不純物＄ｉ域）からなり、他方のれチャネルトランジス
タはポリＳｉゲート電極！６２とソース・ドレイン領域
１６５．１６６　Ｃｎ型不純物ＳＩＴ　ｂＲ）からなっ
ている、そして、これらの領域を保＝任するためにｔｊ
Ａ縁膜（第１の層間絶Ｉｉ膜）がその上に形成されてい
る。 ここまで作成した半導体装置をストックしておき、要求
される回路機能に応じて絶ｊｌＦ！にコンタクトホール
を開け、次いで第１の配線膜（へ１膜）を形成し、次に
第２の絶縁膜（第２の層間絶縁膜）を形成してこの第２
の絶縁膜にビアホールを形成し、更にビアホールを介し
て第１の配線膜に接続する第２の配線膜を形成する。 このようにして、コンタクトホール、第１層口のへｌ配
線、ビアホールおよび第２屑目のＡｌ配線の４つの各パ
ターンを変更することにより、所定の機能の回路を自在
に形成できるので、設計時間およびｖ３ｉＦｒ工程の短
縮化を図ることが可能となる。

【発明が解決しようとする！！１ｉｆｔ）ところで、従
来例のマスクスライス方法によれば、コンタクトホール
パターンマスク、ｆｆ＄１ｗＪ目のＡｌ配線パターンマ
スク、ビアホールバクーンマスクおよび第２１ｉ目のＡ
ｆｆｉ配線パターンマスクの少なくとも４つのパターン
マスクを必要とする。 これらの変更パターンマスクを減らすことが出来れば、
従来よりも更にターンアラウンドタイムを短くすること
ができる。 本発明はかかる従来の問題に鑑みて創作されたものであ
り、変更パターンマスクを第２層目の配線パターンマス
クのみに減らして、ターンアラウンドタイムの短縮が可
能な半導体装置のマスクスライス方法の提供を目的とす
る。 〔課題を解決するための手段〕 本発明の第１のマスクスライス方法は、第２図、第３図
に示すように、平行に延在する２本のゲート電ＩＶＩ２
．３と、該ゲート電極の間およびこれらのゲート電極の
両側に形成されたＰチャネルトランジスタのソース・ド
レインとしてのρ型不純物ｓｒＩ域４〜６と、前記２本
のゲート電極２．３を共通ゲート電極とし、これらのゲ
ート電極の間およびこれらのゲート電極の両側に形成さ
れたｎチャネルトランジスタのソース・ドレインとして
のｎ型不純物領域７〜９と、該ｐ型不純物ｓｌＩ域４〜
６とｎ型不純物：ＩＴ３４７〜９との間を絶縁分離する
分Ｆｌｌ　？ｉＴＩ域ｌＯと、該ゲート電極を外部に引
き出すためｐ型不純物Ｓａ域４．６およびｎ型不純物領
域７．９の端部に設けられた４つのゲート電極引き出し
ｔｒＩ域部１１〜！４と分Ｍ’Ｒ域上に設けられた２つ
のゲート電極引き出し領域部１５．１６とを有するセル
を基本セルとし、かつ該基本セルを軸対称に並列に配置
してなる２つのセルを一基本ブロック１Ａとして該基本
ブロックを多数配列してなるトランジスタアレイにおい
て、 前記基本セルはゲート電８ｉ２．３に平行な少なくとも
３本の配線チャネルとこれと＠直な方向の１４本の配線
チャネルを有し、 前記各ゲート電極引き出し領域部１１−１４上の第１の
層間絶縁膜および各不純物領域４〜９−１―の第１の層
間ｗＡ！１膜にはそれぞれ少なくとも１つのコンタクト
ホール１７〜２６を形成し、前記各ゲート１！極引き出
し？ｎ域部上の第２の層間絶＄ｉｌＩ！２には同一領域
内のコンタクトホール（１７）〜（２０）に隣接して少
なくとも１つのビアホール２７〜３０を、前記ゲート電
極の両側の各不純物？１０域上０第２の層間絶縁膜には
互に隣接して少なくとも３つのビアホール３１〜３３を
、また前記分ｊＩ領域」二の第２の層間絶縁膜に少なく
とも４つのビアホール３４〜３７を形成し、前記ゲート
電極引き出し会ａ域部内にはコンタクトホールとビアホ
ールとを接続する第１の配線層３８を、前記ゲートＴｔ
、Ｊ′ｉｉの両側の不純物領域上の１つのビアホール同
士を接続する第１の配線層３９を、また前記両側の不純
物領域上の別の１つのビアホール同士を接続して主とし
て電源線として使用する第１の配ｔｌｌｌｌ’１４０を
、前記同一の不純物つｉ成上のビアホールとコンタクト
ホールとを互に接続する第１の配線層４１を、前記ゲー
ト？ＩｔＪ２ｊｉの間の不純物？ｉ域内のコンタクトホ
ールと分１１　Ｅｌ’ｌ域内の１つのビアホールとを接
続する第１の配線層４２を、前記分離？ｎ域内の別のビ
アホールと軸重ａにある基本セルの分ＱＩ　領域内の別
のビアホールとを接続する第１の配線層４３を予め形成
しておき、 要求されるｌ１７１路機能に従って、前記第２のｔｐ！
ｊ！膜に形成されたビアホールを介して第１の配線層を
電気的に接続する第２の配線層を形成することを特徴と
している。 本発明の第２のマスクスライス方法は、第４図、第５図
に示すように、平行に延在する２本のゲート電極２，３
と、該ゲート電極の間およびこれらのゲートＴＬＱｉの
両側に形成されたｐ　Ｗ：１チヤネルトランジスタのソ
ース・ドレインとしてのｐ型不純物領域４〜６と、前記
２本のゲート電極２．３を共；ｍゲート電極とし、これ
らのゲート電極の間およびこれらのゲート電極のｖ両側
に形成されたｎ型チャネルトランジスタのソース・ドレ
インとしてのｎ型不純物領域７〜９と、該ｐ型不純物１
０　Ｊｙ！４〜６とｎ型不純物領域７〜９との間を絶縁
分離する分離領域１０と、該ゲート１！極を外部に引き
出すためρ型不純物領ｉ４４，６およびｎ型不純物ＳＩ
Ｔ域７．９の端部に設けられた４つのゲート電極引き出
しＳＩ域部［１〜１４と分離領域上に設けられた２つの
ゲート電極引き出し＄…域郡部１５．１６を有するセル
を基本セルとし、かつ該大木セルを軸ル１称に並列に配
置してなる２つのセルを一基本ブロックＩＡとして該基
本ブロックを多数配列してなるトランジスタアレイにお
いて、 前記基本セルはゲート電極２．３に平行な少なくとも３
本の配線チャネルとこれと垂直な方向の１４本の配線チ
ャネルを有し、かつ基本セル間に少なくと１）ゲート電
極に平行な少なくとも１本の配線チャネル３１域を設け
、 前記各ゲート電極引き出し領域部上の第１の層間絶縁膜
に少なくとも１つのコンタクトホール４４〜４７を、お
よびゲート電極の両側の不純物領域上の第１の絶Ａｉ１
１＋２に少なくとも１つのコンタクトホール４８、４９
を、ゲート１！極の間の不純物９ｎ域上の第１の絶縁膜
に少なくとも２つのコンタクトホール５０．５１を形成
し、 前記各ゲート電極引き出し領域部上の第２の層間絶縁膜
には前記コンタクトホールに隣接して少なくとも１つの
ビアホール５２．５３を、前記ゲート電極の両側の一方
の不純物ｉｌｌ上上第２の層間絶縁膜には互に隣接して
少なくとも３つのビアホール５４，５５．５６を、前記
ゲート電極の両側の１１う方の不純物領域上の第２の層
間ＭＡ１１膜にはコンタクトホールの両側に２つのビア
ホール５７．５８を、また前記分閤領成上の第２の層間
絶倉１貯に少なくとも２つのビアホール５９ ．６０を、前記基本セル間の１本の配線チャネルａ　Ｊ
？！上に少なくとも２つのビアホール６１．６２を形成
し、 前記ゲート電極引き出し領域部内にはコンタクトポール
とビアホールとを接続する第１の配線層６３を、前記ゲ
ート電極の両側の不純物領域の一方のｔｒＩ域上成上つ
のビアホールとゲート電極の間の不純物ｔｒ！域内のコ
ンタクトホールとをＩＤＬＥする第１の配線Ｆ！Ｉ６４
を、前記ゲート電極の両側の不純物領域上の１つのビア
ホール同士を接続して主として電源線として使用する第
１の配線ＲＧ５を、前記両側の不純物領域上の別の１つ
のビアホールと同一領域内のコンタクトホールとを接続
する第１の配線層６６、ｔ３７を、前記ゲート電極引間
の不純物領域内の別のコンタクトホール５１と前記分Ｒ
ｆｉＴＩ域内のビアホール５９とを接続する第１の配線
層６８を、前記基本セル間の配線チャネル上に第１の配
線層１ｆ６９を予め形成しておき、要求される回路機能
に従って、前記第２の絶縁膜に形成されたビアホールを
介して第１の配線層を電気的に接続する第２の配ｍＭを
形成することを特徴としている。 本発明の第３のマスクスライス方法は、第６図、第７図
に示すように、平行に延在する２本のゲート電極２．３
と、該ゲート電極の間およびこれらのゲート電極の両側
に形成されたＰチャネルトランジスタのソース・ドレイ
ンとしてのｐ型不純物Ｈｎ域４〜６と、前記２本のゲー
ト電極２，３を共通ゲート電極とし、これらのゲート電
極の間およびこれらのゲート電極の両側に形成されたｎ
チャネルトランジスタのソース・ドレインとしてのｒｌ
型不鈍物領域７〜９と、該ｐ型不純物ＥｆｆＪＪｉ４〜
Ｇとｎ型不純物領域７〜９との間を絶縁分子Ａ１する分
離領域！０と、該ゲート電極を外部に引き出すためρ型
不純物領域４，６およびｎ型不純物９ａ域７．９の端部
に設けられた４つのゲート電極引き出し９？域部１１〜
！４と分４１　ｕＩ域成上設けられた２つのゲート電極
引き出し領域部１５，１［ｉとを有するセルを基本セル
とし、かつ該基本セルを軸対称に並列に配置してなる２
つのセルを一基本ブロックＩＡとして該基本ブロックを
多数配列してｔ【るトランジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
線チャネルとこれと垂直な方向の１４本の配線チャネル
を有し、かつ基本セル間にゲート電極に平行な少なくと
も１本の配線チャネル＄ｉ域を有し、 前記各ゲート電極引き出し領域部上の第１の層間ｍ！ｉ
［に少なくとも１つのコンタクトホール７０を、および
ゲー）１？を極の両側の不純物Ｅｌｌ上上第１の絶縁膜
に少なくとも１つのコンタクトホール７１．７２を、ゲ
ート電極の間の不純物領域上の第１の絶！１１１Ｉ２に
少なくとも２つのコンタクトホール７３．７４を形成し
、 前記各ゲート電極引き出し領域部上の第２の層間絶縁膜
には前記コンタクトホールに隣接して少なくとも１つの
ビアホール７５を、前記ゲート電極の両側の一方の不純
物領域上の第２の府間絶ｊ！膜に互に隣接して少なくと
も３つのビアホール７６〜７８を、前記ゲート電極の両
側の他方の不純物３１域上の第２の周間絶縁膜にはコン
タクトホールの両側に２つのビアホール７９．ｎｏを、
前記分１１８１１域上の第２の周間絶縁膜に少なくとも
２つのビアホール８１．８２を前記基本セル間の１本の
配線チャネルＨＨ成上に少なくとも４つのビアホール８
３〜８６を形成し、 前記ゲート電極引き出し領域部内にはコンタクトホール
とビアホールとを接続する第１の配線層８７を、前記ゲ
ート電極の両側の不純物領域の一方の領域上の１つのビ
アホール７６とゲート′８ｊ極の間の不純物領域内のコ
ンタクトホール７３とを接続する第１の配線層８８を、
２つの基本セルのゲート電極の両側の不純物領域上の１
つのビアホール７７．７９同士を同一チャネル上に連続
的に接続して主としてＴｖ、源線として使用する第１の
配線層８９を、前記両側の不純物領域上の別の１つのビ
アホールと同一ｆｉｒｌ域内のコンタクトホールとを接
続する第１の配線層９０を、前記ゲートＴｉ掻の間の不
純物領域内の別のコンタクトホールと前記分離領域内の
ビアホールとを接続する第１の配線層９１を、前記電源
線用の第１の配線層８９とｔｇ触しないように基本セル
間の配線チャネル上の各ビアホール８３〜８６を断続的
に接続する第１の配線層９２を予め形成しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
されたビアホールを介して第１の配線層を電気的に接続
する第２の配線層を形成することを特徴としている。 本発明の第４のマスクスライス方法は、第８図、第９図
に示すように、平行に延在する２本のゲート電極２．３
と、該ゲー）？ｌ！極の間およびこれらのゲート電極の
両側に形成されたρチャネルトランジスタのソース・ド
レインとしてのｐ型不純物領域４〜Ｇと、前記２本のゲ
ー１［極２．３を共通ゲート電極とし、これらのゲート
電極の間およびこれらのゲート電極の両側に形成された
ｎチャネルトランジスタのソース・ドレインとしてのｎ
型不純物ＳｎＭ！１〜９と、該Ｐ型不純物領域４〜６と
ｎ型不純物９ｒＩ域７〜９との間を絶縁分離する分ＨＳ
ＴＩ域１０と、該ゲート電極を外部に引き出すためρ型
不純物Ｅｌｌ域４．６およびｎ型不純物ＳＴｆ域７．９
の端部に設けられた４つのゲート電極引き出し領域部１
１−１４と分ｊ！Ｉ領域」二に設けられた２つのゲート
電極引き出しＳｎｎ郡部１５１６とを有するセルを基本
セルとし、かつ該基本セルを軸対称に並列に配置してな
る２つのセルを一基本ブロックＩＡとして該基本ブロッ
クを多数配列してなるトランジスタアレイにおいて、 前記基本セルはゲートＴｒ、極に平行な少なくとも３本
の配線チャネルとこれと垂直な方向の１６本の配線チャ
ネルを有し、かつ基本セル間にゲート電極に平行な少な
くとも１本の配線チャネルＳｒＩ域を設け、 前記各ゲート電極引き出し；■域部上の第１の層間ｔｆ
’ｖｌｉ膜に少なくとも１つのコンタクトホール９３を
、７？よびゲート電極の両側の不純物ｆｉＴｌ域上の成
上の絶本１膜に少なくとも１つのコンタクトホール９４
．９５を、ゲート電極の間の不純物ｓＩ′ｌ域上の成上
のｔｊＡ縁膜に少なくとも２つのコンタクトホール９（
ｉ、９７を形成し、 前記各ゲート′ｒｒｔ、極引き出し１■域部」二の第２
の層間絶縁膜には前記コンタクトホール９３に隣接して
少なくとも１つのビアホール９８を、前記ゲート電極の
両側の一方の不純物領域上の第２の層間絶縁膜に２つ９
９４００は隣接して、他の１つ！０１はｌ配線チャネル
＄ａ域分の間隔を置いた少なくとも３つのビアホールを
、前記ゲート電極の両側の他方の不純物領域上の第２の
層間絶縁膜には同一領域内のコンタクトホールの両側に
１つ１０２は該コンタクトホールに隣接して、他の１つ
！０３は該コンタクトホールに１配線チャネル＄■域分
の間隔を置いて２つのビアホールを、また前記分離領域
上の第２の層間１！！！膜に少なくとも２つのビアホー
ル１０４４０５を、前記基本セル間の１本の配線チャネ
ルｔｒｌ成上に少なくとも４つのビアホール１０６〜１
０９を形成し、 前記ゲート電極引き出し端域部内にはコンタクトホール
とビアホールとを接続する第１の配線層１１０を、前記
ゲート電極の両側の不純物領域の一方の領域上の１つの
ビアホールとゲートｔｔｖｔ間の不純物領域内のコンタ
クトホールとを接続する第１の配線Ｆ１１１１を、２つ
の基本セルのゲート電極の両側の不純物領域トの１つの
ビアホール同士を同一チャネル」二に連続的に接続して
主として電源線として使用する第１の配線ｊｉ９Ｉｌ１
２を、前記両側の不純物領域上の別の１つのビアホール
と同一？ｉｎ域内のコンタクトホールとを接続する第１
（７）配Ｌ１１Ｊｍｌ　１３．　１１４ヲ、ａ　記’ｒ
　　）　１Ｙｔｗ４間の不純物ＩＴ　Ｊ＋ｍ内の別のコ
ンタクトホールと前記分離領域内のビアホールとを接続
する第１の配線層１ｉ１１５を、前記電源線用の第１の
配線層１１２と接触しないように基本セル間の配線チャ
ネル上の各ビアホールを断続的に接続する第１の配線層
１１６を予め形成しておき、 要求される回路機能に従って、前記第２の絶縁■りに形
成されたビアホーノ帖を介して第１の配線層を電気的に
接続する第２の配線層を形成することを特徴としている
。 本発明の第５のマスクスライス方法は、第１０図、第１
１図に示すように、平行に延在する２本のゲート電極２
．３と、該ゲート電極の間およびこれらのゲート電極の
両側に形成されたｐチャネルトランジスタのソース・ド
レインとしてのｐ型不純物領Ｊ、！４〜Ｇと、前記２本
のゲート電極２゜３を共通ゲート電極とし、これらのゲ
ート電極の間およびこれらのデー電極の両側に形成され
たｎチャネルトランジスタのソース・ドレインとしての
ｎ型不純物＄ｎ域７〜９と、咳ρ型不純物領域４〜６と
ｎ型不純物領域７〜９との間を絶霧（分離する分１１１
１　ＳＥＴ域ｌＯと、該ゲート電極を外部に引き出すた
めρ型不純物領域４．６およびｎ型不純物領域７．９の
端部に設けられた４つのゲート電極引き出しｆｉｉ域部
１１−１４と分動ＴＪｎ成上に設けられた２つのゲート
′Ｉｉ極引き出し６Ｗ域部１５．１６とを有するセルを
基本セルとし、かつ該基本セルを軸対称に並列に配置し
てなる２つのセルを一基本ブロックＩＡとして該基本ブ
ロックを多数配列してなるトランジスタアレイにおいて
、 前記基本セルはゲート電極に平行な少なくとも３本の配
線チャネルとこれと垂直な方向の１４本の配線チャネル
を有し、かつ基本セル間にゲート電極に平行な少なくと
も１本の配線チャネルｇｉ城を設け、 前記各ゲート電極引き出し領域部上の第１の層間絶ｌ！
膜に少なくとも１つのコンタクトホールｌ１７を、およ
びゲート電極の両側の不純物領域上の第１のｔａｕ膜に
少なくとも１つのコンタクトホール１１Ｂ、１１９を、
ゲート電極の間の不純物クトホール１２０を形成し、 前記各ゲート′ｒｒＬ極引き出しＴｊｎ域部上の第２の
層間ｔｊ！Ａ！１膜には同一３１１域内のコンタクトホ
ールに隣接して少なくとも１つのビアホール１２１を、
前記ゲート電極の両側の一方の不純物領域上の第２の層
間ｍ　本ｉｎ２には同一領域内のコンタクトホールを中
心にして１つ１２２は該コンタクトホールに隣？Ｂして
他のｉつ１２３は該コンタクトホールから１配線チャネ
ル領域分の間隔を置いた２つのビアホールを、前記ゲー
ト電極の両側の他方の不純物領域上の第２の層間ｗＡ！
ｉ膜には同一領域内のコンタクトホールの片側に１つ１
２４は該コンタクトホールに隣接して、他の１つ１２５
は該ビアホールに１配線ヂャネル；ｉ載置の間隔を置い
た２つ目のビアホールを、前記分ＩｌＩ領成上の第２の
層間絶縁膜に少なくとも２つのビアホール１２６．１２
７を形成し、前記基本セル間の１本の配線チャネル；■
部上に少なくとも４つのビアホール１２１１〜１３１を
形成し、 前記ゲート電極引き出しｆｉｌｌ域部内にはコンタクト
ホールとビアホールとを接続する第１の配線層１３２を
、２つの基本セルのゲート電極の両側の不純物領域上の
１つのビアホール同士およびゲー）？ｉ！極間の不純物
領域内のビアホールを連続的に接続して主として電源線
として使用する第１の配線Ｊ！！１３３を、前記ゲート
電極の両側の不純物事ｉ域の一方の領域内のコンタクト
ホールと他のビアホールとを接続する第１の配線ＷＪ１
３４．１３５を、前記ゲート電極引の不純物領域内のコ
ンタクトホールと前記分ｊ１１１ｌｌ域内のビアホール
とを接続する第１の配！！ＷＪ１３６を、前記ｉｔ源線
用の第１の配線層と接触しないように基本セル間の配線
チャネル上の各ビアホールを断続的に接続する第１の配
線層１３１を予め形成しておき、 要求されるｒＦ！回路機能に従って、前記第２の絶縁膜
に形成されたビアホールを介して第１の配線層を電気的
に接続する第２の配線層を形成することを特徴としてい
る。 本発明の第６のマスクスライス方法は、第１２図、第１
３図に示すように、平行に延在する２本のゲートＴ：、
極２．３と、該ゲート電極の間およびこれらのゲート電
極の両側に形成されたＰチャネルトランジスタのソース
・ドレインとしてのρ型不純物領域４〜６と、前記２本
のゲート電極２゜３を共通ゲート電極とし、これらのゲ
ート電極の間およびこれらのゲート電極の両側に形成さ
れたｎチャネルトランジスタのソース・ドレインとして
のｎ型不純物領域７〜９と、該ρ型不純物領域４〜Ｇと
ｎ型不純物領Ｊｊｉ７〜９との間を１！縁分離する分離
領域ｌＯと、該ゲートＮ極を外部に引き出すためｐ型不
純物領域４．６およびｎ型不純物りａ域７．９の端部に
設けられた４つのゲーＩＪ’ｊ＋引き出しｆｉＱ域部１
１〜１４と分＊領成上に設けられた２つのゲート電極引
き出しヤＩ’１３！ｉ部１５．ＩＧとを有するセルを基
本ブロックとし、かつ該基本ブロックを多数配列してな
るトランジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
線チャネルとこれと垂直な方向の！４本の配線チャネル
を有し、かつ基本セル間にゲートＴｒｔ、極に平行な少
なくとも１本の配線チャネルｚｒＩ域を設け、 前記各ゲート電極引き出し領域部上の第１の借問絶縁膜
に少なくとも１つのコンタクトホール１３８を形成し、
ゲート電極の両側の不純物領域Ｅの第１のｍｊｌｌｌＱ
に少なくとも１つのコンタクトホール１３９，１４０を
、ゲート型温の間の不純物領域−ヒの第１の絶を電膜に
少なくとも１つのコンタクトホール１４１をそれぞれ同
一垂直配線チャネル」二に形成し、 前記各ゲート電極引き出し領域部上の第２の層間絶１１
１Ｐ２には同一領域内のコンタクトホールに隣接して少
なくとも１つのビアホール１４２を形成し、前記ゲート
１！極間の不純物領域上の第２の層間絶縁膜には同一領
域内のコンタクトホールに隣接して１つのビアホール＋
４３を形成し、該ビアホールに隣接する垂直同一配線チ
ャネル上のゲート電極の両側の不純物領域およびゲート
電極間の不純物領域内にそれぞれ１つずつビアホール１
４４．１４！’ｉ、１４Ｇを、前記基本セル間の１本の
水平配線チャネル領域上に少なくとも４つのビアホール
１４７〜１５０を形成し、 前記ゲート電極引き出し？ａ域部内にはコンタクトホー
ルとビアホールとを接続する第１の配ＬＨＦｊ１５１を
、ゲート電極の両側の不純物領域Ｈの１つのビアホール
間中を連続的に接続して？１ｔＩａ線として使用する第
１の配線［１５２を、前記ゲート電極の両側の不純物領
域のそれぞれの同一８０域内のコンタクトホールと他の
ビアホールとを接続する第１の配線層１５３，１５４を
、前記ゲート電極間の不純物Ｃｍ域内のコンタクトホー
ルと該コンタクトホールに隣接するビアホールとを接続
する第１の配Ｌ’ＡＦｍ　Ｉ　５５を、前記ゲート電極
間のρ型の不純物領域内の他のビアホールと前記ゲート
電極間のｎ型の不純物ＳＴ！域内の他のビアホールとを
接続する第１の配線Ｊｉ１５６を、電源線用の第１の配
Ｌ３層と接触しないように基本セル間の配線チャネルＥ
の各ビアホールを断続的に接続する第１の配線Ｐ４１５
７を予め形成しておき、要求される回路機能に従って、
前記第２の絶縁膜に形成されたビアホールを介して第１
の配線層を電気的に接続する第２の配線層を形成するこ
とを特徴としている。 〔作用〕 第１の発明によれば、第２Ｕ２１に示すように、コンタ
クトホール、第１の配線層およびビアホールを所定の位
置に予め形成しておく、そして、要求される回路Ｖ＆能
に従って、第３図に示すように第２の配線層を形成する
。 なお、第３図では基本的な機能の回路についてのみ示し
ているが、第２の配線層のパターンを変えることにより
、他の基本的な機能の回路および複雑な機能の回路につ
いても当業者ならば容易に作成可能である。 第２の発明によれば、第１の発明と同様に、第５図に示
すように、第２の配線層のパターンのみを変えることに
より種々の機能の回路を作成することができる。 第２の発明（第４ｉｌ；２Ｉ）と第１の発明（第２図）
とを比べると、第２の発明ではセル間配線チャネル？■
域を設け、かつ該セル間配線チャネル８１１３Ａにビア
ホール６１．６２．第１の配線層６９を設けている点が
異なっている。これにより、例えば第１の配線層６９を
水平方向の信号線を通す場合に利用することが可能とな
るので、大ｕｉ模な回路の作成が容易となる。 第３の発明によれば、第７図に示すように、他の発明と
同様に第２の配線層のパターンを変えることにより種々
の機能の回路を作成することができる。 第３の発明（第６図）と第２の発明（第４図）とを比べ
ると、第３の発明ではセル間配線チャネル領域に４つの
ビアホール８３〜８６を設けて水平方向の第１の配線Ｆ
！！９２−と電？！Ｘ線としての第１の配線層９２とが
短絡しないようにしている。また第１の配線層９２がコ
ンタクトホールを介さないで連続的に配線されるので、
電圧降下の少ない良質の電源線を形成することができる
。 第４の発明によれば、第９図に示すように、他の発明と
同様に第２の配線層パターンを変えることにより種々の
１機能の回路を作成することができる。 第４の発明（第８図）と第３の発明（第６図）とを比べ
ると、第４の発明では垂直方向の配線チャネルを１６本
に増やしている。これによりセル間配線チャネルＳ′ａ
域のビアホール１０７をセル内のビアホール１０１とを
１垂直配線チャネル分ずらすことができるので、特に第
９図に示す直列接続された２つのトランスミツシランゲ
ートを１つの基本セル上に作成することが可能となる。 第５の発明によれば、第１１図に示すように、他の発明
と同様に第２の配ｔ！ｉＩＮパターンを変えることによ
り挿々のｌＩ＆能の回路を作成することができる。 第５の発明（第１Ｏ図）と第４の発明（第８図）とを比
べると、第５の発明では第１１図に示すように、垂直方
向の配線チャネルが１４本の状態でも直列接続された２
つのトランスミツシ目ンゲー第６の発明によれば、第１
３図に示すように、他の発明と同様に、第２の配線層パ
ターンを変えることにより種々の機能の回路を作成する
ことができる。 第６の発明（第１２図）と第５の発明（第１０図）とを
比べると、第５の発明では２つの基本セルを１つの基本
ブロックとしているので、下側の基本セルのみを使用す
る場合には上側の基本セルが無駄になり、逆に上側の基
本セルのみを使用する場合には下側の基本セルが無駄に
なる場合があるが、第６の発明では１つの基本セルが１
つの基本ブロックとなっているので、基本セルの使用効
率が向上する。 〔実施例〕 次に図を参照しながら本発明の実施例について説明する
。 第１図は第１〜５の発明のマスクスライス方法の基本ブ
ロックの説明図である０図において、基本ブロックＩＡ
は１対の基本セル１よりなり、また１つの基本セルｌは
直列接続の２つのｐチャネルトランジスタと同じく直列
接続の２つのｎチャネルトランジスタとによって構成さ
れている。１つのｐチャネルトランジスタはゲート電ｗ
４２とソース・ドレイン用のｐ型不純物領域４，５より
なり、もう一つのｐチャネルトランジスタはゲート電極
引 ．６よりなっている。また１つのｎチャネルトランジス
タはゲート電ｗ４２とソース・ドレイン用のｎ型不純物
ｓｒｉ域７．８よりなり、もう一つのｎチャネルトラン
ジスタはゲート電極３とソース・ドレイン用のｎ型不純
物領域８．９よりなっている。 ＩＯはｐチャネルトランジスタの形成領域とｎチャネル
トランジスタの形成ｓｎ域とを分離する＄ｎ域であり、
該分＃領成上および各トランジスタの端部にはゲート電
極引き出し頚域部１１〜１６が設けられている。このゲ
ート電極引き出しｉｌｌ郡部１１〜１６よびゲーｔ？１
ｔｉ２，３は、例えばポリＳ１によって形成される。 （イ）第１の発明のマスクスライス方法の説明第２図は
第１の発明のマスクスライス方法を説明する共通パター
ン図である０図において、黒でｔ２りつぶした四角中は
第１層目の絶縁膜に形成されるコンタクトポール、細い
実線は第１の配線層、塗りつぶしていない四角中は第２
層目のｔｊＡ縁膜に形成されるビアホールである。 なお、ウェハプロセスで形成される順序について説明す
ると、ゲート電極やソース・ドレイン用不純物＄ｎ域を
形成した後に、これらを被覆する第ｔのｓ縁膜（例えば
ＣＶ　Ｄ　　５ｔｏｉｌＰ２　）を形成する。 次に該第１の絶縁ｎ２にコンタクトホールを形成した後
に、第１の配線層を形成する０次いで第２の絶霧（膜（
例えばＣＶＤ−ＰｓＧ膜）を被着した後に、該第２の絶
縁膜にビアホールを形成する。このようにして形成され
たのが第２図のパターン図である。以下、第４図、第６
図、第８図、第１０図および第１２図のパターン図も同
様のウェハプロセスで形成される。 次に第２図を参照しながら第１の発明のコンタクトホー
ル、第１の配線層オフよびビアホールの各パターン配置
について説明する。基本セルは３本の水平側配線チャネ
ルとこれに交差する１４本の垂直側配線チャネルで形成
されるＳＯ成域上形成されており、コンタクトホール、
第１の配ＬＡ層およびビアホールはこれらの配線チャネ
ルで定まる（ｑｌに形成される。 ゲート電極引き出し；ｎ酸部１１ではコンタクトホール
１７とビアホール２７が第１の配線層３８によって接続
されている。これによりゲートＪ’％２をビアホール２
７を介して外に引き出すことができる。他のゲート電極
引き出し領域部１２〜１４についても同様なパターン配
置となっている。 またＰ型不純物９ｎ域４には４本の垂直側配線チャネル
上に３つのビアホール３１〜３３と１つのコンタクトホ
ール２１が連続して配列されている。 またｐ型不純物間域６．ｎ型不純物間域７．９について
もそれぞれρ型不純物間域４と対称的な位置にコンタク
トホールとビアホール（番号省略）ゲート電極２と３の
間のｐ型不純物間域５およびｎ型不純物間域８には対称
的な位置に１つのコンタクトホール２２．２５が形成さ
れている０分離？ＩｒＩ域１０のゲート電極引き出し領
域部１６にはヒフホー／Ｉ／３５．　３７カ：ｌ／）、
マタ分ＭＳＴＩＪ４１０上のゲート電極引き出し領域部
がない所にもビアホール３１１．３６が形成されている
。 ρ型不純物領域４上のビアホール３１はこれとχ・１称
的なρ型不純物領域６上のビアホールと第１の配ｔ２１
ｉ３９によって接続されている。またビアホール３２も
これと対称的な不純物領域上のビアホールと第１の配線
層４０によって互いに接続され、更に該第１の配線ＩＦ
Ｉ４０は延長されて隣接する基本セルのビアホールに接
続し、−ａに電源線（Ｖｌｌ）として利用される。また
コンタクトホール２１とビアホール３３とは第１の配線
層４１によって接続され、コンタクトホール２２とビア
ホール３４とは第１の配線ｊｉ１４２によって接続され
ている。更にビアホール３５と３７はこれと対称な位置
の隣接する基本セルの各ビアホールと第１の配置７１１
４３によって接続されている。 第２図に示すように、コンタクトホール、第１の配線層
およびビアホールの各パターンは、基本ブロックｌへの
中心に対して点対称の配置となっている。 第３図は１１ｈの論理回路を形成する第１の発明の第２
の配線層パターン図であり、太い実線は第２の配線層で
ある。このように、第２図のビアホールまでの共通パタ
ーンを基にして、第２の配線層を変えるだけで適宜所定
の論理回路を得ることができるので、ターンアラウンド
タイムの短縮化を図ることが可能となる。 （ロ）第２の発明のマクスタライス方法の説明第４図は
第２の発明のマスクスライス方法を説明する共通パター
ン図である。なお基板のトランジスタ列は第１図のトラ
ンジスタ列と同様な配列となっている。 ゲート電極引き出し領域部ではコンタクトホール４４と
ビアホール５２が第１の配線ＩＦＩ６３によって接続さ
れており、Ｐ型不純物領域５内のコンタクトホール５０
はｐ型不純物領域４内のビアホール５４と第１の配線層
６４によって接続されている。またρ型不純物ｆｉｎ域
４．Ｇ内のビアホール５５．５１は互いに第１の配線層
６５によって接続されている。そしてρ型不純物領域４
内のコンタクトホール４８とビアホール５６とは第１の
配線層６Ｇにより、Ｐ型不純物領域Ｇ内のコンタクトホ
ール４９とビアホール５８とは第１の配１５層６７によ
り、ｐ型不純物５ｌＩＪｊ４５内のコンタクトホール５
１と分ＭりｒＩＪ４１Ｏ内のビアホール５９とは第１の
配ｆ１１ｍ６Ｂによって接続されている。 図のように、これらのコンタクトホール、第１の配線層
およびビアホールの各パターンは、基本ブロックの中心
に対して対称な位置に配置される。 そして、基本セルの間には配線チャネルヤｎ域が設けら
れ、第１の配線層６９により接続されたビアホールＧ１
．６２が形成されている。 第５図は種々の論理回路を形成する第２の発明の第２の
配＆！ｉＩＦ？！４パターン図であり、太い実線は第２
の配線層である。このように、第４図のビアホールまで
の固定共通パターンを基にして、第２の配線層を変える
だけで適宜所定の論理回路を得ることができるので、第
１の発明のマスクスライスと同様にターンアラウンドタ
イムの短縮化を図ることが可能となる。 また、第２の発明ではセル間に配線チャネル６■域を設
け、該セル間配線チャネル？ｎ域にビアホール６１Ｊ２
右よび第１の配線層Ｇ９を設けている。この第１の配線
層６９を横方向の信号線として利用することができるの
で、横方向のセル間の接続等が容易となり、大規模な回
路の作成が可能となる。なお電源線（Ｖａｎ、　　Ｖｓ
ｓ）は、第５図に示すように、第２の配線層によりセル
間を縦方向に１き続するので、横方向のセル間の信号線
（第１の配線層）と短絡することはない。 （ハ）第３の発明のマスクスライス方法の説明第６図は
第３の発明のマスクスライス方法を説明する共通パター
ン図である０図において、７０〜７４はコンタクトホー
ル、７５〜８６はビアホリ、各パターンは基本ブロック
の中心に対して対称である。この発明では前述の第２の
発明と異なり、ｖｏＴ：、源線８９（第１の配線層）が
コンタクトホールを介することなくｔｉ力方向伸びてい
る（ＶＳＳＴＬ源線に電源ても同様である。）、従って
、Ｔ：、源線にＴＬ流が流れたときの電圧降下を少なく
することができるので、より回路動作の高速化を図るこ
とができる。 第７図は第６図の第１の配線層までの共通パターンを７
５に、第２の配線層（太い実線）のみによってｊｌｓの
論理回路を形成する図である。 （ニ）第４の発明のマスクスライス方法の説明第８図は
第４の発明のマスクスライス方法を説明する共通パター
ン図である０図において、９３〜９７はコンタクトホー
ル、９８〜１０９はビアホール、１１Ｏ〜１１６は第１
の配線層のパターンであり、同様に基本ブロックの中心
に対して対称構造となっている。 第８図の共通パターン図を基に、第２の配線層のパター
ンのみを変更することによって、禅々の論理回路を形成
したのが第９図である。 特に本発明では第９図（その４）に示すように、直列に
該べた２つのトランスミクシタンゲートを１つの基本セ
ル（基本ブロックの半分）の上に形成することができる
ので、フリップフロップ回路やカウンク回路を構成する
場合、より回路の高集積化を図ることが可能となる。 （ホ）第５の発明のマスクスライス方法の説明第１Ｏ図
は第５の発明のマスクスライス方法を説明する共通パタ
ーン図である０図において、１１７〜！２０はコンタク
トホール、１２１−１３１はビアホール、１３２〜１３
７は第１の配線層のパターンであり、基本ブロックの中
心に対して対称である。 第】０図の共通パターン図を基に、第２の配線層のみを
変更することによって、種々の論理回路を形成したのが
第１１図である。 第５の発明も第４の発明と同様に、２つの直列のトラン
スミクシタンゲートを１つの基本セル上に作成すること
ができる（第１１図（その４））が、第５の発明は第４
の発明に比べてパターン形成面積を少なくすることがで
きる点でを利である。 ず２（わち、第８図（第４の発明）と第１０図（第５の
発明）の共通パターン図を比較すれば、第８図では１６
本の垂直側配線チャネルを要しているのに対し、第１Ｏ
図では１４本の平向側配線チャネルで形成することがで
きる。 （へ）第６の発明のマスクスライス方法の説明第１２図
は、第６の発明のマスクスライス方法を説明する共通パ
ターン図である０図において、１３０〜１４１はコンタ
クトホール、１４２〜１５０はビアホール、１５１〜１
５７は第１の配線層のパターンである０本発明では他の
発明と異なり、基本ブロックは１つの基本セルによって
構成されている。そして各パターンは基本セルの中心に
）・１して対称な位置に配置されている。また基本セル
は３本の水平側配線チャネル、セル間配線チャネルと１
４本の垂直側配線チャネル上に形成されている。 第１３図はこの第１２図の共通パターン図を基に、第２
の配線層のみを変更することによって、ｉｌｌ々の論理
回路を形成したものである。 本発明では特に１つのフ、（本セルを論理回路を形成す
るための基本ブロックとした点に意義がある。 すなわち、他の発明では２つの基本セルを１つの基本ブ
ロックとするため、下側のみの基本セルを使用して論理
回路を作成する場合には上側の基本セルが無駄になり、
逆に上側の基本セルのみを使用して論理回路を作成する
場合には下側の基本セルが無駄になる。この点、本発明
ではどの基本セルを使用しても所定の論理回路を作成す
ることができるので、基本セルの使用効率が向１−シ、
回路の高！ａ積化が可能となる。 〔発明の効果〕 以上、説明したように、第１〜第６のいずれの発明によ
っても、第２の配線層のみを変更することにより、種々
の論理回路を作成することができるので、ターンアラウ
ンドタイムの短縮化を図る第２の発明ではセル間配線チ
ャネル領域を設けることにより、信号線を横方向に通す
ことができるので、第１の発明に比べて論理回路間の接
続が容易となる。 第３の発明ではセル間配線チャネル領域にビアホールを
形成し、電源線は第１の配線層によって形成している。 このため、第２の発明に比べ、電源線に電流が流れたと
きの該電源線での電圧降下を少なくすることができるの
で、回路動作の高速化が可能となる。 第４の発明では直列接続された２つのトランスミッショ
ンゲートを１つの基本セル上に作成することが可能とな
る。このためフリップフロンブ回路やカウンタ回路等、
２つの直列のトランスミッションゲートを構成要素とす
る回路を作成する場合、形成面積の縮小化が可能となる
。 第５の発明では第４の発明と同様に、１つの基本セル上
に直列接続された２つのトランスミッションゲートを作
成することができる。特に第５の発明では垂直方向の配
線チャネル数を１６から１４に減らすことができるので
、より面積の縮小化が可能となる。 第６の発明では、１つの基本セルを基本ブロックとして
、直列接続された２つのトランスミッションゲートやそ
の他の種々の論理回路を形成することができる。このた
め、第１〜第５の発明よりも更に論理回路の形成が簡単
になる。

【図面の簡単な説明】

第１図は第１〜第５の発明の基本ブロックのトランジス
タ列の説明図、 第２図は第１の発明の共通パターン説明図、第３図は第
１の発明の第２の配線パターン図、第４図は第２の発明
の共通パターン説明図、第５図は第２の発明の第２の配
線パターン図、第６図は第３の発明の共通パターン説明
図、第７図は第３の発明の第２の配線パターン図、第８
図は第４の発明の共通パターン説明図、第９図は第４の
発明の第２の配線パターン図、第１Ｏ図は第５の発明の
共通パターン説明図、第１１図は第５の発明の第２の配
線パターン図、 第１２図は第６の発明の共通パターン説明図、（符号の
説明） 第１図において、 ｌ・・・基本セル、 ＩＡ・・・基本ブロック、 ２．３・・・ゲート電極、 ４〜６・・・Ｐ型不純物領域、 ７〜９・・・ｎ型不純物領域、 １０・・・分離領域、 １１〜１６・・・ゲート電極引き出し領域部、第２図に
おいて（第１の発明）、 １７〜２６・・・コンタクトホール、 ２７〜３７・・・ビアホール、 ３８〜４３・・・第１の配線層、 第４図において（第２の発明）、 ４４〜５１・・・コンタクトホール、 ５２〜６２・・・ビアホール、 ６３〜６９・・・第１の配線層、 第６図において（第３の発明）、 ７０〜７４・・・コンタクトホール、 ７５〜８６・・・ビアホール、 ８７〜９２・・・第１の配線層、 第８図において（第４の発明）、 ９３〜９７・・・コンタクトホール、 ９８〜１０９・・・ビアホール、 １１０〜１１６・・・第１の配線層、 第１Ｏ図において（第５の発明）、 １１７〜１２０・・・コンタクトホール、１２１〜１３
１・・・ビアホール、 １３２〜１３７・・・第１の配線層、 第１２図において（第６の発明）、 １３８〜１４１・・・コンタクトホール、１４２〜１５
０・・・ビアホール、 １５１〜１５７・・・第１の配線層。 第１の発明の共通Ｃ々ターン説明図 第２図 １４本の垂１９１配璋チャネル ：ｉ２□二）発明・Ｄ共通・（ター、・説臼λ！第４図 １４本の垂ｌ［りＩＥｉ！チャネル 第３０第３０共明）ｅターン説明図 第６図 第３の発明の第２の配線パター７図 第　７　図（その２） 第３・：）発明：）第２１：）配線・♀ター／ズ第　７
　図（その３） 第４の発明の第２の配線・やターン因 業　９　図（その１） 第４の発明の第２０配線・ンターン因 業　９図（その２） １４本の垂Ｉ［乍・配線チャネル 第５の発明Ｏ共通パターン図 第１０図 第５の発明の第２、＝）配線・９夕〜、／、）−第　１
１　図　（−そつ１　） 第５０発明の第２ｖ配線・２タ一ン図 第　１１　　図（その２） 第５の発明の第２の配線パターン之 第１１図（そｕ）３） ＋Ａ −〇 一〇 一〇 ＋Ｅ 第５の発明の第２の配線パターン固 溶　１１　　図（その４） ミ

Claims (1)

1. 【特許請求の範囲】 ［１］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたＰチャネルトランジスタのソース・ドレイ
   ンとしてのｐ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎチャネルトランジスタのソース・ドレイ
   ンとしてのｎ型不純物領域（７）〜（９）と、該ｐ型不
   純物領域（４）〜（６）とｎ型不純物領域（７）〜（９
   ）との間を絶縁分離する分離領域（１０）と、該ゲート
   電極を外部に引き出すためｐ型不純物領域（４）、（６
   ）およびｎ型不純物領域（７）、（９）の端部に設けら
   れた４つのゲート電極引き出し領域部（１１）〜（１４
   ）と分離領域上に設けられた２つのゲート電極引き出し
   領域部（１５）、（１６）とを有するセルを基本セルと
   し、かつ該基本セルを軸対称に並列に配置してなる２つ
   のセルを一基本ブロック１Ａとして該基本ブロックを多
   数配列してなるトランジスタアレイにおいて、 前記基本セルはゲート電極（２）、（３）に平行な少な
   くとも３本の配線チャネルとこれと垂直な方向の１４本
   の配線チャネルを有し、 前記各ゲート電極引き出し領域部（１１）〜（１４）上
   の第１の層間絶縁膜および各不純物領域（４）〜（９）
   上の第１の層間絶縁膜にはそれぞれ少なくとも１つのコ
   ンタクトホール（１７）〜（２６）を形成し、 前記各ゲート電極引き出し領域部上の第２の層間絶縁膜
   には同一領域内のコンタクトホール（１７）〜（２０）
   に隣接して少なくとも１つのビアホール（２７）〜（３
   ０）を、前記ゲート電極の両側の各不純物領域上の第２
   の層間絶縁膜には互に隣接して少なくとも３つのビアホ
   ール（３１）〜（３３）を、また前記分離領域上の第２
   の層間絶縁膜に少なくとも４つのビアホール（３４）〜
   （３７）を形成し、 前記ゲート電極引き出し領域部内にはコンタクトホール
   とビアホールとを接続する第１の配線層（３８）を、前
   記ゲート電極の両側の不純物領域上の１つのビアホール
   同士を接続する第１の配線層（３９）を、また前記両側
   の不純物領域上の別の１つのビアホール同士を接続して
   主として電源線として使用する第１の配線層（４０）を
   、前記同一の不純物領域上のビアホールとコンタクトホ
   ールとを互に接続する第１の配線層（４１）を、前記ゲ
   ート電極の間の不純物領域内のコンタクトホールと分離
   領域内の１つのビアホールとを接続する第１の配線層（
   ４２）を、前記分ｎ領域内の別のビアホールと軸対称に
   ある基本セルの分離領域内の別のビアホールとを接続す
   る第１の配線層（４３）を予め形成しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
   されたビアホールを介して第１の配線層を電気的に接続
   する第２の配線層を形成することを特徴とするマスクス
   ライス方法。 ［２］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたｐチャネルトランジスタのソース・ドレイ
   ンとしてのｐ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎ型チャネルトランジスタのソース・ドレ
   インとしてのｎ型不純物領域（７）〜（９）と、該ｐ型
   不純物領域（４）〜（６）とｎ型不純物領域（７）〜（
   ９）との間を絶縁分離する分離領域（１０）と、該ゲー
   ト電極を外部に引き出すためＰ型不純物領域（４）、（
   ６）およびｎ型不純物領域（７）、（９）の端部に設け
   られた４つのゲート電極引き出し領域部（１１）〜（１
   ４）と分離領域上に設けられた２つのゲート電極引き出
   し領域部（１５）、（１６）とを有するセルを基本セル
   とし、かつ該基本セルを軸対称に並列に配置してなる２
   つのセルを一基本ブロック１Ａとして該基本ブロックを
   多数配列してなるトランジスタアレイにおいて、 前記基本セルはゲート電極（２）、（３）に平行な少な
   くとも３本の配線チャネルとこれと垂直な方向の１４本
   の配線チャネルを有し、かつ基本セル間に少なくともゲ
   ート電極に平行な少なくとも１本の配線チャネル領域を
   設け、 前記各ゲート電極引き出し領域部上の第１の層間絶縁膜
   に少なくとも１つのコンタクトホール（４４）〜（４７
   ）を、およびゲート電極の両側の不純物領域上の第１の
   絶縁膜に少なくとも１つのコンタクトホール（４８）、
   （４９）を、ゲート電極の間の不純物領域上の第１の絶
   縁膜に少なくとも２つのコンタクトホール（５０）、（
   ５１）を形成し、 前記各ゲート電極引き出し領域部上の第２の層間絶縁膜
   には前記コンタクトホールに隣接して少なくとも１つの
   ビアホール（５２）、（５３）を、前記ゲート電極の両
   側の一方の不純物領域上の第２の層間絶縁膜には互に隣
   接して少なくとも３つのビアホール（５４）、（５５）
   、（５６）を、前記ゲート電極の両側の他方の不純物領
   域上の第２の層間絶縁膜にはコンタクトホールの両側に
   ２つのビアホール（５７）、（５８）を、また前記分離
   領域上の第２の層間絶縁膜に少なくとも２つのビアホー
   ル（５９）、（６０）を、前記基本セル間の１本の配線
   チャネル領域上に少なくとも２つのビアホール（６１）
   、（６２）を形成し、前記ゲート電極引き出し領域部内
   にはコンタクトホールとビアホールとを接続する第１の
   配線層（６３）を、前記ゲート電極の両側の不純物領域
   の一方の領域上の１つのビアホールとゲート電極の間の
   不純物領域内のコンタクトホールとを接続する第１の配
   線層（６４）を、前記ゲート電極の両側の不純物領域上
   の１つのビアホール同士を接続して主として電源線とし
   て使用する第１の配線層（６５）を、前記両側の不純物
   領域上の別の１つのビアホールと同一領域内のコンタク
   トホールとを接続する第１の配線層（６６）、（６７）
   を、前記ゲート電極の間の不純物領域内の別のコンタク
   トホール（５１）と前記分離領域内のビアホール（５９
   ）とを接続する第１の配線層（６８）を、前記基本セル
   間の配線チャネル上に第１の配線層（６９）を予め形成
   しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
   されたビアホールを介して第１の配線層を電気的に接続
   する第２の配線層を形成することを特徴とするマスタス
   ライス方法。 ［３］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたｐチャネルトランジスタのソース・ドレイ
   ンとしてのＰ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎチャネルトランジスタのソース・ドレイ
   ンとしてのｎ型不純物領域（７）〜（９）と、該ｐ型不
   純物領域（４）〜（６）とｎ型不純物領域（７）〜（９
   ）との間を絶縁分離する分離領域（１０）と、該ゲート
   電極を外部に引き出すためｐ型不純物領域（４）、（６
   ）およびｎ型不純物領域（７）、（９）の端部に設けら
   れた４つのゲート電極引き出し領域部（１１）〜（１４
   ）と分離領域上に設けられた２つのゲート電極引き出し
   領域部（１５）、（１６）とを有するセルを基本セルと
   し、かつ該基本セルを軸対称に並列に配置してなる２つ
   のセルを一基本ブロック１Ａとして該基本ブロックを多
   数配列してなるトランジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
   線チャネルとこれと垂直な方向の１４本の配線チャネル
   を有し、かつ基本セル間にゲート電極に平行な少なくと
   も１本の配線チャネル領域を有し、 前記各ゲート電極引き出し領域部上の第１の周間絶縁膜
   に少なくとも１つのコンタクトホール（７０）を、およ
   びゲート電極の両側の不純物領域上の第１の絶縁膜に少
   なくとも１つのコンタクトホール（７１）、（７２）を
   、ゲート電極の間の不純物領域上の第１の絶縁膜に少な
   くとも２つのコンタクトホール（７３）、（７４）を形
   成し、前記各ゲート電極引き出し領域部上の第２の層間
   絶縁膜には前記コンタクトホールに隣接して少なくとも
   １つのビアホール（７５）を、前記ゲート電極の両側の
   一方の不純物領域上の第２の層間絶縁膜に互に隣接して
   少なくとも３つのビアホール（７６）〜（７８）を、前
   記ゲート電極の両側の他方の不純物領域上の第２の層間
   絶縁膜にはコンタクトホールの両側に２つのビアホール
   （７９）、（８０）を、前記分ｎ領域上の第２の層間絶
   縁膜に少なくとも２つのビアホール（８１）、（８２）
   を、前記基本セル間の１本の配線チャネル領域上に少な
   くとも４つのビアホール（８３）〜（８６）を形成し、 前記ゲート電極引き出し領域部内にはコンタクトホール
   とビアホールとを接続する第１の配線層（８７）を、前
   記ゲート電極の両側の不純物領域の一方の領域上の１つ
   のビアホール（７６）とゲート電極の間の不純物領域内
   のコンタクトホール（７３）とを接続する第１の配線層
   （８８）を、２つの基本セルのゲート電極の両側の不純
   物領域上の１つのビアホール同士（７７）、（７９）を
   同一チャネル上に連続的に接続して主として電源線とし
   て使用する第１の配線層（８９）を、前記両側の不純物
   領域上の別の１つのビアホールと同一領域内のコンタク
   トホールとを接続する第１の配線層（９０）を、前記ゲ
   ート電極の間の不純物領域内の別のコンタクトホールと
   前記分離領域内のビアホールとを接続する第１の配線層
   （９１）を、前記電源線用の第１の配線層（８９）と接
   触しないように基本セル間の配線チャネル上の各ビアホ
   ール（８３）〜（８６）を断続的に接続する第１の配線
   層（９２）を予め形成しておき、要求される回路機能に
   従って、前記第２の絶縁膜に形成されたビアホールを介
   して第１の配線層を電気的に接続する第２の配線層を形
   成することを特徴とするマスタスライス方法。 ［４］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたｐチャネルトランジスタのソース・ドレイ
   ンとしてのｐ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎチャネルトランジスタのソース・ドレイ
   ンとしてのｎ型不純物領域（７）〜（９）と、該ｐ型不
   純物領域（４）〜（６）とｎ型不純物領域（７）〜（９
   ）との間を絶縁分離する分離領域（１０）と、該ゲート
   電極を外部に引き出すためｐ型不純物領域（４）、（６
   ）およびｎ型不純物領域（７）、（９）の端部に設けら
   れた４つのゲート電極引き出し領域部（１１）〜（１４
   ）と分離領域上に設けられた２つのゲート電極引き出し
   領域部（１５）、（１６）とを有するセルを基本セルと
   し、かつ該基本セルを軸対称に並列に配置してなる２つ
   のセルを一基本ブロック１Ａとして該基本ブロックを多
   数配列してなるトランジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
   線チャネルとこれと垂直な方向の１６本の配線チャネル
   を有し、かつ基本セル間にゲート電極に平行な少なくと
   も１本の配線チャネル領域を設け、 前記各ゲート電極引き出し領域部上の第１の層間絶縁膜
   に少なくとも１つのコンタクトホール（９３）を、およ
   びゲート電極の両側の不純物領域上の第１の絶縁膜に少
   なくとも１つのコンタクトホール（９４）、（９５）を
   、ゲート電極の間の不純物領域上の第１の絶縁膜に少な
   くとも２つのコンタクトホール（９６）、（９７）を形
   成し、前記各ゲート電極引き出し領域部上の第２の層間
   絶縁膜には前記コンタクトホール（９３）に隣接して少
   なくとも１つのビアホール（９８）を、前記ゲート電極
   の両側の一方の不純物領域、上の第２の層間絶縁膜に２
   つ（９９）、（１００）は隣接して、他の１つ（１０１
   ）は１配線チャネル領域分の間隔を置いた少なくとも３
   つのビアホールを、前記ゲート電極の両側の他方の不純
   物領域上の第２の層間絶縁膜には同一領域内のコンタク
   トホールの両側に１つ（１０２）は該コンタクトホール
   に隣接して、他の１つ（１０３）は該コンタクトホール
   に１配線チャネル領域分の間隔を置いて２つのビアホー
   ルを、また前記分離領域上の第２の層間絶縁膜に少なく
   とも２つのビアホール（１０４）、（１０５）を、前記
   基本セル間の１本の配線チャネル領域上に少なくとも４
   つのビアホール（１０６）〜（１０９）を形成し、 前記ゲート電極引き出し領域部内にはコンタクトホール
   とビアホールとを接続する第１の配線層（１１０）を、
   前記ゲート電極の両側の不純物領域の一方の領域上の１
   つのビアホールとゲート電極間の不純物領域内のコンタ
   クトホールとを接続する第１の配線層（１１１）を、２
   つの基本セルのゲート電極の両側の不純物領域上の１つ
   のビアホール同士を同一チャネル上に連続的に接続して
   主として電源線として使用する第１の配線層（１１２）
   を、前記両側の不純物領域上の別の１つのビアホールと
   同一領域内のコンタクトホールとを接続する第１の配線
   層（１１３）、（１１４）を、前記ゲート電極間の不純
   物１１域内の別のコンタクトホールと前記分領域内のビ
   アホールとを接続する第１の配線層（１１５）を、前記
   電源線用の第１の配線層（１１２）と接触しないように
   基本セル間の配線チャネル上の各ビアホールを断続的に
   接続する第１の配線層（１１６）を予め形成しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
   されたビアホールを介して第１の配線層を電気的に接続
   する第２の配線層を形成することを特徴とするマスタス
   ライス方法。 ［５］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたｐチャネルトランジスタのソース・ドレイ
   ンとしてのｐ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎチャネルトランジスタのソース・ドレイ
   ンとしてのｎ型不純物領域（７）〜（９）と、該ｐ型不
   純物領域（４）〜（６）とｎ型不純物領域（７）〜（９
   ）との間を絶縁分離する分離領域（１０）と、該ゲート
   電極を外部に引き出すためｐ型不純物領域（４）、（６
   ）およびｎ型不純物領域（７）、（９）の端部に設けら
   れた４つのゲート電極引き出し領域部（１１）〜（１４
   ）と分離領域上に設けられた２つのゲート電極引き出し
   領域部（１５）、（１６）とを有するセルを基本セルと
   し、かつ該基本セルを軸対称に並列に配置してなる２つ
   のセルを一基本ブロック１Ａとして該基本ブロックを多
   数配列してなるトランジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
   線チャネルとこれと垂直な方向の１４本の配線チャネル
   を有し、かつ基本セル間にゲート電極に平行な少なくと
   も１本の配線チャネル領域を設け、 前記各ゲート電極引き出し領域部上の第１の層間絶縁膜
   に少なくとも１つのコンタクトホール（１１７）を、お
   よびゲート電極の両側の不純物領域上の第１の絶縁膜に
   少なくとも１つのコンタクトホール（１１８）、（１１
   ９）を、ゲート電極の間の不純物領域上の第１の絶縁膜
   に少なくとも１つのコンタクトホール（１２０）を形成
   し、前記各ゲート電極引き出し領域部上の第２の層間絶
   縁膜には同一領域内のコンタクトホールに隣接して少な
   くとも１つのビアホール（１２１）を、前記ゲート電極
   の両側の一方の不純物領域上の第２の層間絶縁膜には同
   一領域内のコンタクトホールを中心にして１つ（１２２
   ）は該コンタクトホールに隣接して他の１つ（１２３）
   は該コンタクトホールから１配線チャネル領域分の間隔
   を置いた２つのビアホールを、前記ゲート電極の両側の
   他方の不純物領域上の第２の層間絶縁膜には同一領域内
   のコンタクトホールの片側に１つ（１２４）は該コンタ
   クトホールに隣接して、他の１つ（１２５）は該ビアホ
   ールに１配線チャネル領域分の間隔を置いた２つ目のビ
   アホールを、前記分離領域上の第２の層間絶縁膜に少な
   くとも２つのビアホール（１２６）、（１２７）を形成
   し、前記基本セル間の１本の配線チャネル領域上に少な
   くとも４つのビアホール（１２８）〜（１３１）を形成
   し、 前記ゲート電極引き出し領域部内にはコンタクトホール
   とビアホールとを接続する第１の配線層（１３２）を、
   ２つの基本セルのゲート電極の両側の不純物領域上の１
   つのビアホール同士およびゲート電極間の不純物領域内
   のビアホールを連続的に接続して主として電源線として
   使用する第１の配線層（１３３）を、前記ゲート電極の
   両側の不純物領域の一方の領域内のコンタクトホールと
   他のビアホールとを接続する第１の配線層（１３４）、
   （１３５）を、前記ゲート電極間の不純物領域内のコン
   タクトホールと前記分離領域内のビアホールとを接続す
   る第１の配線層（１３６）を、前記電源線用の第１の配
   線層と接触しないように基本セル間の配線チャネル上の
   各ビアホールを断続的に接続する第１の配線層（１３７
   ）を予め形成しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
   されたビアホールを介して第１の配線層を電気的に接続
   する第２の配線層を形成することを特徴とするマスタス
   ライス方法。 ［６］平行に延在する２本のゲート電極（２）、（３）
   と、該ゲート電極の間およびこれらのゲート電極の両側
   に形成されたＰチャネルトランジスタのソース・ドレイ
   ンとしてのｐ型不純物領域（４）〜（６）と、前記２本
   のゲート電極（２）、（３）を共通ゲート電極とし、こ
   れらのゲート電極の間およびこれらのゲート電極の両側
   に形成されたｎチャネルトランジスタのソース・ドレイ
   ンとしてのｎ型不純物領域（７）〜（９）と、該ｐ型不
   純物領域（４）〜（６）とｎ型不純物領域（７）〜（９
   ）との間を絶縁分離する分離領域（１０）と、該ゲート
   電極を外部に引き出すためｐ型不純物領域（４）、（６
   ）およびｎ型不純物領域（７）、（９）の端部に設けら
   れた４つのゲート電極引き出し領域部（１１）〜（１４
   ）と分離領域上に設けられた２つのゲート電極引き出し
   領域部（１５）、（１６）とを有するセルを基本ブロッ
   クとし、かつ該基本ブロックを多数配列してなるトラン
   ジスタアレイにおいて、 前記基本セルはゲート電極に平行な少なくとも３本の配
   線チャネルとこれと垂直な方向の１４本の配線チャネル
   を有し、かつ基本セル間にゲート電極に平行な少なくと
   も１本の配線チャネル領域を設け、 前記各ゲート電極引き出し領域部上の第１の層間絶縁膜
   に少なくとも１つのコンタクトホール（１３８）を形成
   し、ゲート電極の両側の不純物領域上の第１の絶縁膜に
   少なくとも１つのコンタクトホール（１３９）、（１４
   ０）を、ゲート電極の間の不純物領域上の第１の絶縁膜
   に少なくとも１つのコンタクトホール（１４１）をそれ
   ぞれ同一垂直配線チャネル上に形成し、 前記各ゲート電極引き出し領域部上の第２の層間絶縁膜
   には同一領域内のコンタクトホールに隣接して少なくと
   も１つのビアホール（１４２）を形成し、前記ゲート電
   極間の不純物領域上の第２の層間絶縁膜には同一領域内
   のコンタクトホールに隣接して１つのビアホール（１４
   ３）を形成し、該ビアホールに隣接する垂直同一配線チ
   ャネル上のゲート電極の両側の不純物領域およびゲート
   電極間の不純物領域内にそれぞれ１つずつビアホール（
   １４４）、（１４５）、（１４６）を、前記基本セル間
   の１本の水平配線チャネル領域上に少なくとも４つのビ
   アホール（１４７）〜（１５０）を形成し、 前記ゲート電極引き出し領域部内にはコンタクトホール
   とビアホールとを接続する第１の配線層（１５１）を、
   ゲート電極の両側の不純物領域上の１つのビアホール同
   士を連続的に接続して電源線として使用する第１の配線
   層（１５２）を、前記ゲート電極の両側の不純物領域の
   それぞれの同一領域内のコンタクトホールと他のビアホ
   ールとを接続する第１の配線層（１５３）、（１５４）
   を、前記ゲート電極間の不純物領域内のコンタクトホー
   ルと該コンタクトホールに隣接するビアホールとを接続
   する第１の配線層（１５５）を、前記ゲート電極間のｐ
   型の不純物領域内の他のビアホールと前記ゲート電極間
   のｎ型の不純物領域内の他のビアホールとを接続する第
   １の配線層（１５６）を、電源線用の第１の配線層と接
   触しないように基本セル間の配線チャネル上の各ビアホ
   ールを断続的に接続する第１の配線層（１５７）を予め
   形成しておき、 要求される回路機能に従って、前記第２の絶縁膜に形成
   されたビアホールを介して第１の配線層を電気的に接続
   する第２の配線層を形成することを特徴とするマスタス
   ライス方法。