JPH01270316A - 電子ビーム露光方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 電子ビームの露光方法、特に位置合わせや露光処理中に
、不良チップ又はその発生確率が高い被露光対象にパタ
ーンを露光する方法に関し、不良チップと認められる被
露光対象の描画パターンを有効とせずに後段の形成工程
や検査工程において、不良チップとして容易かつ確実に
検出すること、及びその製品化を閉止することを目的と
し、 第１の方法をステージ基準位置と被露光対象の位置検出
マークとを検出し、位置補正に基づいて、該被露光対象
に描画パターンを露光する電子ビーム露光方法であって
、 前記位置補正が許容範囲を越えたときに描画データとは
別の異常認識データに基づいて、被露光対象に異常認識
パターンを露光することを★み構成し、 第２の方法を被露光対象の露光処理中又は露光終了時に
異常を認識した場合、ｆｉ７ｉ１ｉｉデータとは別の異
常認識データに基づいて、被露光対象に異常認識パター
ンを露光することを含み構成する。

〔産業上の利用分野〕

本発明は電子ビーム露光方法に関するものであり、更に
詳しく言えば位置合わせやｎ光処理中に、不良チップ又
はその発生確率が高いと認められる被露光対象にパター
ンを露光する方法に関するものである。

〔従来の技術］ 第７〜８図は従来例に係る説明図である。第７図は従来
例に係る電子ビーム露光方法のフローチャートを示して
いる。

図において、例えば所定形成工程を経た半導体チップ等
の被露光対象上にＡｅ配線等の描画パターンをｎ＊する
場合、Ｐ、のスタートと共に被露光対象をＰ、でステー
ジ移動し、Ｐ、で位置合わせをし、Ｐ、で偏向補正をし
、Ｐ、でパターン露光し、Ｐ、で全チップ終了の確認を
し、Ｐ、で露光処理を終了する。

第８図は従来例の電子ビーム露光の課題を説明する図で
あり、同図（ａ）は半導体チップの製造から出荷に至る
までを説明するブロック図を示している。

図において、ｌは設計データに基づいて半導体チップを
形成するＩＣチップ前段製造工程、２は配線パターン露
光工程、３は配線製造工程、４は動作不良品等を検査す
る出荷前の検査工程を示している。

同図（ｂ）は動作不良品検査工程を経て、出荷された半
導体チップのコンタクトホール５と配線６との接続部分
を示している。これは配線パターン露光工程において、
位置ずれ補正したのにも拘らずコンタクトホール５と配
線パターン６とを位置ずれ生じたまま形成された該接続
部分の状態を示している。また、破線で囲んだ部分が正
規の位置であり、斜線で囲んだ部分８は、コンタクトホ
ール５と配線６との存効接続部分である。なお、同図（
ａ）に示す動作不良品等を検査する検出工程においては
正常な動作特性を示すため不良ＩＣチップとして除外さ
れない。

同図（Ｃ）は正常と思われていた半導体千ノブのコンタ
クトホールと配線パターン６との断線部分を示す図であ
る。

図において、９は市場に出荷された半導体チップが、ユ
ーザの使用条件、例えは熱的、Ｒ械的振動等により半導
体チップ内部に生じた断線部分を示している。これによ
り、導電不良等を起こし、当該半導体チップを内蔵する
電子機器等が誤動作して、他に悪影響を及ぼすという問
題がある。

〔発明が解決しようとする！１８〕 ところで従来例によれば、電子ビーム露光方法は、第７
図に示すように前段製造工程を経たＩＣデツプの位置合
わせマークと基準位置座標データとをＰ、で位置合わせ
し、その補正を行い、これを電子ビームの偏向系の補正
偏向パターンとして決定し、ｐｓで補正された描画デー
タに基づいて、被露光対象にパターン露光をしている。

また、電子ビーム露光装置において、露光処理中の例え
ば位置検出マーク検出誤処理、偏向系の誤動作及び電子
ビームのショット誤動作等の異常については、第８図（
ａ）に示すように、検査工程４において不良チップの除
外をしている。

このため、同図（ｂ）に示すように検査工程４では、正
常として合格検定された半導体チップがユーザの使用条
件によって、描画パターンの位置ずれ等を原因とする接
合不良を起こし、動作不良を発生することがある。

これにより、寿命、耐久性及び信頼性等の向ヒが要求さ
れる昨今、不良ＩＣチップ等を早期に効亨良く発見し、
また、不良と成りうる可能性のあるＩＣ１例えばｔｉｉ
ｉ［ｆパターン露光がされているものの位置ずれがある
ＩＣなどを事前に検出し、市場に流出させないようにす
るという課題がある。

本発明はかかる従来例の課題に鑑み創作されたものであ
り、不良チップと認められる被露光対象の描画パターン
をを効とせずに、後段の形成工程や検査工程において、
不良チップを容易かつ確実に検知すること、及びその製
品化をｌｌ１１＋トすることを可能とする電子ビームの
露光方法の堤供を口約とする。

〔課題を解決するための手段〕

本発明の電子ビームの露光方法は、その一実施例を第１
〜６図に示すように、その第１の方法をステージ基準位
置と被露光対象の位置検出マークとを検出し、位置補正
に基づいて、該被露光対象に描画パターンを露光する電
子ビーム露光方法であって、 前記位置補正が許容範囲を越えたときに描画データとは
別の異常認識データに基づいて、被露光対象に異常認識
パターンを露光することを特徴とし、 第２の方法を被露光対象の露光処理中又は露光終了時に
異常を認識した場合、描画データとは別の異常認識デー
タに基づいて、被露光対象に異常認識パターンを露光す
ることを特徴とし、第３の方法を前記請求項１及び２記
載の異常認識パターンを露光する電子ビーム露光方法を
併用することを特徴とし、上記目的を達成する。

本発明の第１の露光方法によれば、後工程に必要な描画
のパターン露光するときに、位置補正が許容範囲を越え
た場合、被露光対象に不良認識パターン等の異常１１ｍ
パターンを露光している。

このため、半導体素子の後工程では、異常認識パターン
に基づいて正常描画パターンの露光処理をした他の半導
体チップと同様に金属配線等の形成工程が施され、その
後の目視検査又は動作試験工程等によって容易に不良半
導体チップと、正常半導体チップとを見極めることが可
能となる。これにより他の工程や出荷に移行するのを阻
止することが可能となる。

また、第２の露光方法によれば、被露光対象の露光処理
中又は露光処理終了時に露光処理等の異常を認識したと
きに、被露光対象に機能阻止パターン等の異常８！識パ
ターンの露光処理をしている。

このため、電子ビームのショットミス等による不良品の
発生確率が高くなる半導体素子を、例えば後工程におい
て配線端子を短絡するように製造することにより、後の
動作試験等の検査工程において、確実に該不良半導体チ
ップを除外することが可能となる。

さらに第３の露光方法によれば、第１の露光方法による
位置補正の許容範囲内により不良認識パターンの露光処
理を免れた被露光対象について描画パターンの露光処理
中又は露光処理終了時に異常を認識したときに機能［＋
ドパターン等の異常認識パターンを露光している。

このため、第２の露光方法に比べて、露光処理について
二重の異常を認識することができ、より一層不良半導体
チップ等を除外することが可能となる。

これ等により、市場に高信頼廖の半導体装置を供給する
ことが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明する
。

第１〜６図は、本発明の実施例に係る電子ビーム露光方
法を説明する図であり、第１図は本発明の第１の実施例
゛に係る電子ビーム露光方法のフローチャートを示して
いる。

図において、Ｐｌのスタートと共に半導体素子等の被露
光対象を、Ｐ、でステージ移動をする。

次にＰ、で位置合わせをし、Ｐ、で位置合わせの正否判
断する。ここで、位置合わせ不良や位置合わせ誤差が位
置補正の許容範囲を越えた場合（ＮＯ）は、Ｐ、でＩｉ
画対象外を１１認し、次にＰｌ。で不良認識パターンを
露光し、Ｐ、で全チップの終了ｆｌＦ認をし、ＰＩｌで
露光処理を終了する。

なお、Ｐ、の正否判断において、補正許容範囲内の被露
光対象（ＹＥＳ）については、従来通り、ＰＳで偏向補
正をし、Ｐ、で描画データに基づいてパターン露光をす
る。

また位置合わせの正否判断については、第４゜５図に示
し、また不良認識パターンについては第６図において説
明をする。

このようにして、位置合わせ不良や位置合わせ誤差が補
正許容範囲を越える場合、描画データとは別の目視検査
可能な異常認識パターンを露光している。

このため後工程において、不良半導体チップを容易に検
査することができる。

第２図は、本発明の第２の実施例に係る電子ビーム露光
方法のフローチャートである。

図において、Ｐ、のスタートと共に、半導体素子等の被
露光対象をＰｇでステージ移動をする。

次にＰ、で（ｉ７ｗ合わせをし、Ｐ、で偏向補正をし、
Ｐ、でパターン露光をする。ここでＰ９で露光処理中の
ショット力うント不一致を認識した場合、Ｐ、で機能阻
止パターン露光をする。また、Ｐ。

のパターン露光を終了した後、Ｐあて露光処理の正否判
断をし、Ｐｅａでショントデータカウント不−ｉｔを認
識したとき、Ｐ　ＩＩで機能１１Ｆ？＋）ニパターン露
光をし、Ｐ、で全部ップ終了隋認をし、ＰＩｌで露光処
理を終了する。

なお、機能床！）、パターンについては、第７図におい
て説明をする。

このようにして、露光処理中や露光終了時に、ント不−
敗を認識したとき、被露光対象に機能阻止パターン露光
をしている。

このため、後工程において、不良半導体チップを容易に
検査することが可能となる。

第３図は、本発明の第３の実施例に係る電子ビーム露光
方法のフローチャートであり、第１の実施例と第２の実
施例とを併用する電子ビーム露光方法を示している。

図において、Ｐ、のスタートと共に、第１．２の実施例
と同様に半導体素子等の被露光対象をＰ。

でステージ移動をし、Ｐ、で位置合わせをする。

Ｐ、で第１の実施例と同様に位置合わせの正否判断をし
、ここで、位置合わせ不良や位置合わせ誤差が補正許容
範囲を帷えた場合（ＮＯ）は、ＰＩＯで描画対象外を認
識し、Ｐ、で不良認識パターン露光をする。

一方Ｐ、の位置合わせの正否判断において、補正許容範
囲の被露光対象（ＹＥＳ）については、Ｐ、で偏向補正
をし、Ｐ、でパターン露光をする。

ここで第２の実施例と同様に、Ｐｌ、でｎ光処理中のシ
ッットカウント不一致を認識したとき、Ｐ　１４で機能
阻止パターン露光をする。

また、Ｐ、のパターン露光を終了した後、Ｐ。

で露光処理正否判断をし、Ｐｌｒでショットデータカウ
ント不一致を認識したとき、Ｐ、、でＷ能ＢＦｉｔヒバ
ターン露光をし、Ｐ、で全部チップ終了をし、Ｐ、で露
光処理を終了する。

このようにして、第１．２の実施例に比べて第３の実施
例では、Ｐ４の位置合わせの正否判断により補正許容範
囲内に選択された被ｎｙｆ、対象について、露光処理中
又は露光処理終了時にパターン露光ミス等を認識し、機
能阻止パターンを露光している。これにより、二重に不
良チップとなる発生確率の高い被露光対象をマークする
ことができ、後工程において、不良半導体チップを容易
かつ確実に検出することが可能となる。

第４図は、本発明の各実施例に係る（Ｌ！２合わせと露
光処理の正否ｔｎ断を説明する図であり、同図（ａ）は
電子ビーム露光装置の構成図を示してい図において、被
露光対象１５の位置合わせの正否判断について説明をす
る。

先ず鏡筒１１内のステージ１６の被露光対象＋５をＣＰ
Ｕ１７のデータによりステージ駆動制御系２５を介して
ステージ移動し、位置測長系２４によりステージ１６の
基準位置１６ａと被露光対象１５との相互位置を把握し
、パターン補正回路１９に位置測長等の出力データを入
力する。

一方、被露光対象１５に設置された位置検出マーク１５
ａに電子ビーム１２を照射し、その二次電子１４を検出
器Ａ、Ｂ（実際は４１１１設置されている）により検出
し、二次電子増幅器２２と、波形メモリ２１とを介して
、その出力データをパターンジェネレータ１Ｂに入力す
る。

これらのデータに基づいて、パターン補正を行い、偏向
制御系２０．ブランキング増幅器２３及び偏向系１３を
介して、電子ビーム１３を走査し、被露光対象１５に所
定描画パターン露光をする。

ここで破線円内図は被露光対象の位置検出マーり１５ａ
の拡大図である。

図において、１５ｂは絶縁物であり、１５ｃは、電子ビ
ーム１２を受けて二次電子１４ａ、１４ｂを発生する金
属である。また、１４ａはＢ検出器へ飛来する二次電子
、１４ｂはへ検出器に飛来する二次電子である。なおＷ
は位置検出マークの幅である。

同図（ｂ）は二次電子を検出する検出器Ａ、　Ｂの出力
電圧の関係図を示している。

図において、縦軸はＡ、Ｂ検出器の各々の出力電圧及び
Ａ、Ｂ検出器の出力電圧を合成した電圧を示している。

また横軸は時間ｔを示している。

また、Ｓ、、ＳｔはＡ、Ｂ検出器に現れる電圧ピークの
周期を示している。これは破線円内に示す位置検出マー
ク１５ａの上面図において、そのエツジＰｌ、Ｐｉ、Ｐ
ｔ、Ｐａを電子ビーム１２を水平走査した場合、エツジ
の幅を示すものであり、線分Ｐ、、ＰＫ、Ｐ１＋　　Ｐ
、の平均値が位置検出マーク１５ａの輻Ｗとなる。

従ってＣＰＵｌ７等の７ｊ準位置データと位置検の正否
判断をし、被露光対象１５がある許容値を越える位置ず
れをしている場合には、ＣＰＵ１７等を介して、異常認
識パターンデータを不良認識パターン制御回２＃１２６
に入力する。これにより被露光対象１５に不良認識パタ
ーンの露光処理をすることがてきる。

また、露光処理の正否判断は、ＣＰＵ１７等の描画パタ
ーンデータと、ブランキング増幅器２３の電子ビームの
照射回数（シヲフト回数）をショットカウンタ２７によ
り計数し、そのデータを露光処理中又は露光処理終了時
比較することにより行う、これにより、シロットデータ
の差等の異常を認識した時は異常認識パターンデータに
基づいて機能阻止パターン制御回路２８を介して、被露
光対象１５に機能阻止パターンの露光処理をすることが
できる。

第５図は、本発明の第１の実施例の不良認識パターンに
係る説明図であり、同図（ａ）は被露光領域５０の不良
認識パターン２９ａを示している。

図において、１５ａは位置検出マーク、５０は半導体素
子等の被露光対象１５のある一つのチップ等の被露光領
域であり、２９ａはＣＰＵ等の異常認識パターンデータ
に基づいて被露光領域５０に描いた不良認識パターンで
ある。なお、不良認識パターン２９ａは後工程において
目視検査を容易にするため、スクライブライン等を描く
ように、その領域を囲んでいる。

同図（ｂ）は被露光領域５０の不良認識パターン２９ｂ
を示している。

図において、２９ｂは後の検査工程等において、目視検
査を容易にするため「×Ｊ字等により明確に不良チップ
である旨を表示している。

同図（ｃ、）（ｃ、）は、被露光領域５１の不良認識パ
ターン２９ｃを示している。同図（Ｃ９）において５１
は電子ビーム露光装置の露光能力等により１６チツプを
一括して露光する場合、又は半導体チップ形成ｓｌ城が
小さくなっている場合等により、電子ビーム１２を走査
する被露光ＴＪ域を示している。５２は同図（ｂ）のよ
うに「×」字等により不良認識パターン２９ｂを被露光
領域５１に露光した場合、不良Ｉｆｆパターン２９ｂが
外れる領域を示している。

この場合は、同図（Ｃ７）のように１チツプ毎に、例え
ば格子杖に不良８！識パターン２９ｃの露光処理をする
。

これにより後の検査工程において、目視検査が容易とな
る。

第６図は、本発明の第２．３の実施例の機能阻１ヒバタ
ーンに係る説明図であり、同図（ａ）は半導体チップ等
の配線端子等を短絡する短絡パターン３０ａを示してい
る。

図において、３０ａは例えば多層配線工程において、不
良半導体チップとなる確率の高い被露光対象に露光する
短絡パターンの一例を示している。

なお、短絡パターン３０ａは所定ｍ画パターンの露光処
理中又は、露光処理終了時に、電子ビームのショットデ
ータカウントの差異等を認識した時、ＣＰＵＩ　７等に
よる異常認識パターンデータに基づいて、機能阻止パタ
ーンとして被露光対象１５に描画されるものである。例
えば一つの半導体チップの配線端子５３を短絡するよう
に短絡パターン３ｎａを露光することにより、後工程に
おいて、他の正常な半導体チップと同様にＡｆｆ配線等
の製造工程を実施された場合、当該不良半導体チップは
当然短絡パターンに従って製造が実施される。

これにより後の検査工程における９ｈ作試験等において
、情実に不良半導体チップと正常半導体チップとを振り
分けることが可能となる。

同図（ａ）は半導体素子等のバルク製造ｉＩ！Ｊ稈にお
ける短絡パターン３０ｂを示している。

図において、３０ｂは例えばバイポーラトランジスタの
コレクタＣ，ベースＢ及びエミフタＥを短絡するような
短絡パターンを示している。

これにより、同図（ｂ）と同様に、次工程におけるパタ
ーン露光処理中又は露光処理終了時に露光ミス等があっ
た場合は、短絡パターン３０ｂを被露光対象１５に描画
することにより、葎の検査工程において容易に不良半導
体チップを検知することが可能となる。

このようにして、第１の実施例によれば、後工程に必要
描画パターン露光をするときに、位置補正が許容範囲を
越えた場合、被露光対象１５に不良認識パターン２９ａ
、２９ｂ及び２９ｃ等の異常認識パターンを露光処理し
ている。

このため半導体素子の後工程では「×１字等の異常認識
パターンに基づいて、正常描画パターンの露光処理をし
た他の半導体チップと同様にへ〇配線等の形成工程が施
され、その後の目視検査又は動作試験工程等によって容
易に不良半導体チップと正常半導体チップとを見極める
ことが可能となる。これにより、不良半導体デツプを他
の工程や出荷に移行するを■正することが可能となる。

また、第２の実施例によれば被露光対象Ｉ５の露光処理
中又は露光処理終了時に、露光処理等の異常を認識した
時に、被露光対象１５に短絡パターン３０ａ、３０ｂ等
の機能阻止パターンを露光処理している。

このため、電子ビーム１２等のショットミス等による不
良品の発生確率が高くなる半導体素子を、例えば後工程
において、配線端子５３を短絡するようにＡＰ配線等を
製造することにより、後の動作試験等の検査工程におい
て、確実に該不良半導体チップを除外することが可能と
なる。

さらに第３の実施例によれば、第１の実施例による位置
補正の許容範囲内により、「×１字等の不良認識パター
ン等露光処理を免れた被露光対象１５について、ｌｆ画
パターンの露光処理中又は露光処理終了時に異常を３２
ツした時に、異常認識パターンとして短絡パターン３０
ａ、３０ｂ等の機能阻１！−パターンの露光処理をして
いる。

このため、第１．２の実施例に比べて、第３の実施例で
は露光処理について、二重の異常を認識することができ
、より一同不良半導体チ、ブ等を除外することが可能と
なる。

〔発明の効果〕

以−ト説明したよろに本発明によれば、位置合わせ不良
や露光処理中等の露光処理ミスについて（詩画パターン
とは別の異常認識パターンの露光処理をしている。この
ため、後の検査工程において、不良半導体チップを容易
かつ確実に見極めることが可能となる。

これにより、市場に高償頼凌かつ高品質の半導体￥［等
を供給することが可能となる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例に係る電子ビーム露光
方法のフローチャート、 第２図は、本発明の第２の実施例に係る電子ビーム露光
方法のフローチャート、 第３図は、本発明の第３の実施例に係る電子ビームｎ尤
方法のフローチャート、 第４図は、本発明の各実施例の位置合わせと露光処理と
の正否判断を説明する図、 第５図は、本発明の第１の実施例の不Ｊ）：認識パター
ンに係る説明図、 第６図は、本発明の第１．２の実施例の機能■＋ｈパタ
ーンに係る説明図、 第７図は、従来例に係る電子ビーム露光方法のフローチ
ャート、 第８図は、従来例に係る電子ビーム露光方法の課題を説
明する図である。 （符号の説明） ｌ・・・ＩＣチップ前段製造工程、 ２・・・配線パターン露光工程、 ３・・・配線製造工程、 ４・・・検査工程、 ５・・・コンタクトホール、 ６・・・配線、 ７・・・正規の位置、 ８・・・を効接続部分、 ９・・・断線部分、 １１・・・鏡筒、 １２・・・電子ビーム、 １３・・・偏向系、 １４・・・二次電子、 １４ａ・・・Ｂ検出器に飛来する二次電子、１４ｂ・・
・Ａ検出器に飛来する二次電子、Ｉ５・・・被露光対象
、 １６・・・ステージ、 １７・・・ＣＰＵ　（中央演算処理制御袋Ｗ）、１８・
・・パターンジェネレータ、 １９・・・パターン補正回路、 ２０・・・偏向制御系、 ２１・・・波形メモリ、 ２２・・・二次電子増幅器、 ２３・・・ブランキング増幅器、 ２４・・・位置測長系、 ２５・・・ステージψ動制御′ｎ系、 ２６・・・不良認識パターン制御回路、２７・・・シコ
ットカウンク、 ２８・・・機能阻止パターン制御回路、２９ａ、２９ｂ
、２９ｃｍ−・不良認識パターン、３０ａ、３０ｂ・・
・短絡パターン、 １６ａ・・・基準位置、 ＋５ａ・・・位置検出マーク、 １＋ｂ・・・二次電子を発生するもの（金属）、１５ｃ
・・・絶縁物、 ５０．５１．５２・・・被露光領域、 ５３・・・配線端子。 第１図 本発明の第２の実施例だ係る電子ビーム露光方法のフロ
ーチャート第２図 本発明の第３の実施例に係る電子ビーム露光方法のフロ
ーチャーＥ第３図 （ａ） （ｂ） 不！認識パターン （ｃｌ） 本発明の第１実施例の不良認識・ぐターンに係る説明図
第５図 （ａ） 従来例に係る電子ビーム露光方法の フロチャート 第７図 （ａ） （ｃ） 従来例に係る電子ビーム露光方法の課題を説明する図第
８図

Claims (2)

【特許請求の範囲】
1. （１）ステージ基準位置と被露光対象の位置検出マーク
   とを検出し、位置補正に基づいて、該被露光対象に描画
   パターンを露光する電子ビーム露光方法であって、 前記位置補正が許容範囲を越えたときに描画データとは
   別の異常認識データに基づいて、被露光対象に異常認識
   パターンを露光することを特徴とする電子ビームの露光
   方法。
2. （２）被露光対象の露光処理中又は露光終了時に異常を
   認識した場合、描画データとは別の異常認識データに基
   づいて、被露光対象に異常認識パターンを露光すること
   を特徴とする電子ビームの露光方法。